JP3485885B2 - 半導体集積回路装置の設計方法 - Google Patents
半導体集積回路装置の設計方法Info
- Publication number
- JP3485885B2 JP3485885B2 JP2000375490A JP2000375490A JP3485885B2 JP 3485885 B2 JP3485885 B2 JP 3485885B2 JP 2000375490 A JP2000375490 A JP 2000375490A JP 2000375490 A JP2000375490 A JP 2000375490A JP 3485885 B2 JP3485885 B2 JP 3485885B2
- Authority
- JP
- Japan
- Prior art keywords
- gated clock
- circuit
- gated
- semiconductor integrated
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
装置およびその設計方法に関し、特に、階層構造を有す
る回路ブロックを含む半導体集積回路装置の設計方法に
関する。
装置およびその設計方法に関し、特に、階層構造を有す
る回路ブロックを含む半導体集積回路装置の設計方法に
関する。
【０００２】
【従来の技術】近年、電子機器などに用いられる半導体
集積回路装置には、小型化、軽量化、省電力化およびコ
ストの削減が要求されている。そして、このような要求
を考慮して、メモリや各種の論理回路を１つのチップ上
に設けたシステムＬＳＩが開発されている。このような
システムＬＳＩに対応した設計技術として、従来、ある
機能を実現する多くのセルを含む回路ブロック（機能ブ
ロック（ＩＰ）とも呼ばれる）を基本単位として設計を
行う設計方法が知られている。また、このような回路ブ
ロックを基本単位として設計を行う方法のうち、回路ブ
ロックを基本単位として階層構造を作ることにより設計
を行う設計方法も知られている。
集積回路装置には、小型化、軽量化、省電力化およびコ
ストの削減が要求されている。そして、このような要求
を考慮して、メモリや各種の論理回路を１つのチップ上
に設けたシステムＬＳＩが開発されている。このような
システムＬＳＩに対応した設計技術として、従来、ある
機能を実現する多くのセルを含む回路ブロック（機能ブ
ロック（ＩＰ）とも呼ばれる）を基本単位として設計を
行う設計方法が知られている。また、このような回路ブ
ロックを基本単位として設計を行う方法のうち、回路ブ
ロックを基本単位として階層構造を作ることにより設計
を行う設計方法も知られている。
【０００３】また、上記した回路ブロックを基本単位と
して階層構造を作ることにより設計を行う設計方法にお
いて、消費電力を削減する設計方法として、たとえば、
クロックを必要なときだけオンするゲートを用いたゲー
テッドクロックを使用する方法も提案されている。この
ゲーテッドクロックについては、たとえば、日経マイク
ロデバイス別冊「低電力ＬＳＩの技術白書」（日経ＢＰ
社１９９４年発行）の８０頁に記載されている。
して階層構造を作ることにより設計を行う設計方法にお
いて、消費電力を削減する設計方法として、たとえば、
クロックを必要なときだけオンするゲートを用いたゲー
テッドクロックを使用する方法も提案されている。この
ゲーテッドクロックについては、たとえば、日経マイク
ロデバイス別冊「低電力ＬＳＩの技術白書」（日経ＢＰ
社１９９４年発行）の８０頁に記載されている。
【０００４】また、上記した回路ブロックを基本単位と
する半導体集積回路装置の設計方法は、たとえば、特開
２０００−１２３０５９号公報に開示されている。この
公報には、１つの階層内のブロック間で共有できる部分
を共有することにより電力を削減する設計方法が開示さ
れている。
する半導体集積回路装置の設計方法は、たとえば、特開
２０００−１２３０５９号公報に開示されている。この
公報には、１つの階層内のブロック間で共有できる部分
を共有することにより電力を削減する設計方法が開示さ
れている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記公
報には、１つの階層内での消費電力削減に関する設計方
法のみが開示されており、階層構造を有する場合の消費
電力削減に関する設計方法については何ら開示されてい
ない。このため、従来では、階層構造を有する複数の回
路ブロックを含む半導体集積回路装置の設計において
は、消費電力を軽減するための簡易な設計方法を提供す
るのは困難であった。特に、３つ以上の階層構造を有す
る場合には、階層構造が複雑になるので、消費電力削減
に関する簡易な設計方法を提供するのは困難であった。
このため、従来では、３つ以上の階層構造を有する場合
に、低消費電力の半導体集積回路装置を簡単な方法で設
計するのは困難であった。
報には、１つの階層内での消費電力削減に関する設計方
法のみが開示されており、階層構造を有する場合の消費
電力削減に関する設計方法については何ら開示されてい
ない。このため、従来では、階層構造を有する複数の回
路ブロックを含む半導体集積回路装置の設計において
は、消費電力を軽減するための簡易な設計方法を提供す
るのは困難であった。特に、３つ以上の階層構造を有す
る場合には、階層構造が複雑になるので、消費電力削減
に関する簡易な設計方法を提供するのは困難であった。
このため、従来では、３つ以上の階層構造を有する場合
に、低消費電力の半導体集積回路装置を簡単な方法で設
計するのは困難であった。
【０００６】また、従来、階層構造を有する場合に、消
費電力削減のためのゲーテッドクロックを採用しようと
すると、ゲーテッドクロックの構成が複雑になるという
問題点もあった。特に、３層以上の階層構造を有する場
合には、階層構造が複雑になるので、この傾向が著し
い。また、従来では、各回路ブロックの組み合わせを変
えるような設計変更や階層構造を変更する設計変更を行
う場合、１からゲーテッドクロックの構成を設計しなお
す必要があった。このため、従来では、設計変更を行う
場合に、ゲーテッドクロックの構成を簡単に設計するの
は困難であった。
費電力削減のためのゲーテッドクロックを採用しようと
すると、ゲーテッドクロックの構成が複雑になるという
問題点もあった。特に、３層以上の階層構造を有する場
合には、階層構造が複雑になるので、この傾向が著し
い。また、従来では、各回路ブロックの組み合わせを変
えるような設計変更や階層構造を変更する設計変更を行
う場合、１からゲーテッドクロックの構成を設計しなお
す必要があった。このため、従来では、設計変更を行う
場合に、ゲーテッドクロックの構成を簡単に設計するの
は困難であった。
【０００７】 この発明は上記のような課題を解決する
ためになされたものであり、この発明の目的は、階層構
造を有する場合に、消費電力削減のためのゲーテッドク
ロックを容易に選択することが可能な半導体集積回路装
置の設計方法を提供することである。
ためになされたものであり、この発明の目的は、階層構
造を有する場合に、消費電力削減のためのゲーテッドク
ロックを容易に選択することが可能な半導体集積回路装
置の設計方法を提供することである。
【０００８】この発明のもう一つの目的は、階層構造を
有する場合に、消費電力削減のためのゲーテッドクロッ
クを容易に選択することが可能な半導体集積回路装置の
設計方法を提供することである。
有する場合に、消費電力削減のためのゲーテッドクロッ
クを容易に選択することが可能な半導体集積回路装置の
設計方法を提供することである。
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【課題を解決するための手段】
請求項１における半導体
集積回路装置の設計方法は、少なくとも３つの階層構造
を有するとともに、各階層ごとに、上位階層から下位階
層に動作制御信号が出力される複数の回路ブロックを備
えた半導体集積回路装置の設計方法であって、複数の回
路ブロックの内の第３階層以下の下位階層の回路ブロッ
クに入力されるゲーテッドクロックとして、異なる階層
に出力される少なくとも２つの動作制御信号をゲート信
号として生成した少なくとも２つのゲーテッドクロッ
ク、および、最上位階層の回路ブロックに入力される所
定のゲーテッドクロックからなる少なくとも３つのゲー
テッドクロックを含むグループから１つのゲーテッドク
ロックを選択するステップを備える。
集積回路装置の設計方法は、少なくとも３つの階層構造
を有するとともに、各階層ごとに、上位階層から下位階
層に動作制御信号が出力される複数の回路ブロックを備
えた半導体集積回路装置の設計方法であって、複数の回
路ブロックの内の第３階層以下の下位階層の回路ブロッ
クに入力されるゲーテッドクロックとして、異なる階層
に出力される少なくとも２つの動作制御信号をゲート信
号として生成した少なくとも２つのゲーテッドクロッ
ク、および、最上位階層の回路ブロックに入力される所
定のゲーテッドクロックからなる少なくとも３つのゲー
テッドクロックを含むグループから１つのゲーテッドク
ロックを選択するステップを備える。
【００１４】 請求項１では、上記のように構成するこ
とによって、動作制御信号と、最上位階層に入力される
ゲーテッドクロックとに基づいて、消費電力を軽減する
ための複数のゲーテッドクロックが機械的に簡単に決定
されるので、その複数のゲーテッドクロックの中から所
定の回路制約を満足する１つのゲーテッドクロックを選
択すれば、容易に、低消費電力の半導体集積回路装置を
設計することができる。また、回路ブロックの組み合わ
せを変更するような設計変更や階層構造を変更するよう
な設計変更を行う場合にも、動作制御信号および最上位
階層に入力されるゲーテッドクロックに基づいて、容易
に、各回路ブロックに入力するゲーテッドクロックを選
択することができる。したがって、回路ブロックの設計
変更を行う場合にも、簡単に対処することができる。
とによって、動作制御信号と、最上位階層に入力される
ゲーテッドクロックとに基づいて、消費電力を軽減する
ための複数のゲーテッドクロックが機械的に簡単に決定
されるので、その複数のゲーテッドクロックの中から所
定の回路制約を満足する１つのゲーテッドクロックを選
択すれば、容易に、低消費電力の半導体集積回路装置を
設計することができる。また、回路ブロックの組み合わ
せを変更するような設計変更や階層構造を変更するよう
な設計変更を行う場合にも、動作制御信号および最上位
階層に入力されるゲーテッドクロックに基づいて、容易
に、各回路ブロックに入力するゲーテッドクロックを選
択することができる。したがって、回路ブロックの設計
変更を行う場合にも、簡単に対処することができる。
【００１５】 請求項２における半導体集積回路装置の
設計方法では、請求項１の構成において、第３階層以下
の下位階層の回路ブロックに入力する１つのゲーテッド
クロックを選択するステップは、下位階層の動作制御信
号により生成される第１ゲーテッドクロックが、所定の
回路上の制約を満足しているかどうかを判断するステッ
プと、第１ゲーテッドクロックが所定の回路上の制約を
満足している場合には、第１ゲーテッドクロックを選択
するとともに、第１ゲーテッドクロックが所定の回路上
の制約を満足していない場合には、第１ゲーテッドクロ
ックを所定の回路上の制約を満足する上位階層の第２ゲ
ーテッドクロックに置き換えるステップとを含む。請求
項２では、このように構成することによって、所定の回
路上の制約を満足するゲーテッドクロックを自動的に選
択することができる。
設計方法では、請求項１の構成において、第３階層以下
の下位階層の回路ブロックに入力する１つのゲーテッド
クロックを選択するステップは、下位階層の動作制御信
号により生成される第１ゲーテッドクロックが、所定の
回路上の制約を満足しているかどうかを判断するステッ
プと、第１ゲーテッドクロックが所定の回路上の制約を
満足している場合には、第１ゲーテッドクロックを選択
するとともに、第１ゲーテッドクロックが所定の回路上
の制約を満足していない場合には、第１ゲーテッドクロ
ックを所定の回路上の制約を満足する上位階層の第２ゲ
ーテッドクロックに置き換えるステップとを含む。請求
項２では、このように構成することによって、所定の回
路上の制約を満足するゲーテッドクロックを自動的に選
択することができる。
【００１６】 請求項３における半導体集積回路装置の
設計方法では、請求項２の構成において、所定の回路上
の制約は、１つのゲーテッドクロックにより動作するフ
リップフロップが所定の個数以上あることを含む。請求
項３では、このように構成することによって、フリップ
フロップが所定の個数以上動作するより低消費電力に適
したゲーテッドクロックを選択することができる。これ
により、より電力の消費を削減することが可能な半導体
集積回路装置を設計することができる。
設計方法では、請求項２の構成において、所定の回路上
の制約は、１つのゲーテッドクロックにより動作するフ
リップフロップが所定の個数以上あることを含む。請求
項３では、このように構成することによって、フリップ
フロップが所定の個数以上動作するより低消費電力に適
したゲーテッドクロックを選択することができる。これ
により、より電力の消費を削減することが可能な半導体
集積回路装置を設計することができる。
【００１７】 請求項４における半導体集積回路装置の
設計方法では、請求項２または３の構成において、上位
階層の第２ゲーテッドクロックに置き換える場合に、不
要となった下位階層の第１ゲーテッドクロックを抹消す
るステップをさらに備える。請求項４では、このように
構成することによって、自動的に回路制約を満たすゲー
テッドクロックを選択することができる。
設計方法では、請求項２または３の構成において、上位
階層の第２ゲーテッドクロックに置き換える場合に、不
要となった下位階層の第１ゲーテッドクロックを抹消す
るステップをさらに備える。請求項４では、このように
構成することによって、自動的に回路制約を満たすゲー
テッドクロックを選択することができる。
【００１８】
【発明の実施の形態】以下、本発明を具体化した実施形
態を図面に基づいて説明する。
態を図面に基づいて説明する。
【００１９】図１は、本発明の一実施形態による３つの
階層構造を有する半導体集積回路装置の構成を示したブ
ロック図である。また、図２は、図１に示した第３階層
の回路ブロックの内部構成および信号を説明するための
ブロック図である。図３は、図２に示した第３階層の回
路ブロックの内部をブラックボックスとして表した場合
のブロック図である。また、図４は、図１に示したゲー
テッドクロック生成部の詳細構成を示したブロック図で
ある。図５は、図４のゲーテッドクロック生成部のクロ
ック生成動作を説明するためのタイミング図である。
階層構造を有する半導体集積回路装置の構成を示したブ
ロック図である。また、図２は、図１に示した第３階層
の回路ブロックの内部構成および信号を説明するための
ブロック図である。図３は、図２に示した第３階層の回
路ブロックの内部をブラックボックスとして表した場合
のブロック図である。また、図４は、図１に示したゲー
テッドクロック生成部の詳細構成を示したブロック図で
ある。図５は、図４のゲーテッドクロック生成部のクロ
ック生成動作を説明するためのタイミング図である。
【００２０】まず、図１を参照して、本発明の一実施形
態による半導体集積回路装置は、３つの階層構造を有す
る複数の回路ブロック１〜４を備えている。最上位階層
である第１階層の回路ブロック（Ｃｌａｓｓ１）１の下
位階層として、第２階層の回路ブロック（Ｃｌａｓｓ１
＿２）２と、第２階層の回路ブロック（Ｃｌａｓｓ１＿
１）３とが設けられている。また、第２階層の回路ブロ
ック（Ｃｌａｓｓ１＿１）３の下位階層として、第３階
層の回路ブロック（Ｃｌａｓｓ１＿１＿１）４が設けら
れている。
態による半導体集積回路装置は、３つの階層構造を有す
る複数の回路ブロック１〜４を備えている。最上位階層
である第１階層の回路ブロック（Ｃｌａｓｓ１）１の下
位階層として、第２階層の回路ブロック（Ｃｌａｓｓ１
＿２）２と、第２階層の回路ブロック（Ｃｌａｓｓ１＿
１）３とが設けられている。また、第２階層の回路ブロ
ック（Ｃｌａｓｓ１＿１）３の下位階層として、第３階
層の回路ブロック（Ｃｌａｓｓ１＿１＿１）４が設けら
れている。
【００２１】各回路ブロック１〜４には、ゲーテッドク
ロック生成部５から１本ずつゲーテッドクロックが供給
される。また、第２階層の回路ブロック２には、第１階
層の回路ブロック１から動作制御信号ＣＴＬ１＿２が出
力される。また、第２階層の回路ブロック３には、第１
階層の回路ブロック１から動作制御信号ＣＴＬ１＿１が
出力される。また、第３階層の回路ブロック４には、第
２階層の回路ブロック３から動作制御信号ＣＴＬ１＿１
＿１が出力される。このように、各階層ごとに、上位階
層から下位階層に動作制御信号が出力される。これによ
り、上位階層の回路ブロックが動作中にのみその下位階
層の回路ブロックが動作する構造としている。
ロック生成部５から１本ずつゲーテッドクロックが供給
される。また、第２階層の回路ブロック２には、第１階
層の回路ブロック１から動作制御信号ＣＴＬ１＿２が出
力される。また、第２階層の回路ブロック３には、第１
階層の回路ブロック１から動作制御信号ＣＴＬ１＿１が
出力される。また、第３階層の回路ブロック４には、第
２階層の回路ブロック３から動作制御信号ＣＴＬ１＿１
＿１が出力される。このように、各階層ごとに、上位階
層から下位階層に動作制御信号が出力される。これによ
り、上位階層の回路ブロックが動作中にのみその下位階
層の回路ブロックが動作する構造としている。
【００２２】最下位階層である第３階層の回路ブロック
４は、図２に示すように、データを保持するためのフリ
ップフロップ４２と、動作制御信号に基づいてフリップ
フロップ４２に新規入力データをラッチするかどうかを
選択するためのセレクタ４１とを含んでいる。セレクタ
４１には、入力信号と、動作制御信号ＣＴＬ１＿１＿１
とが入力される。また、フリップフロップ４２には、セ
レクタ４１からの信号と、ゲーテッドクロックＣＬＫ１
＿１＿１とが入力される。
４は、図２に示すように、データを保持するためのフリ
ップフロップ４２と、動作制御信号に基づいてフリップ
フロップ４２に新規入力データをラッチするかどうかを
選択するためのセレクタ４１とを含んでいる。セレクタ
４１には、入力信号と、動作制御信号ＣＴＬ１＿１＿１
とが入力される。また、フリップフロップ４２には、セ
レクタ４１からの信号と、ゲーテッドクロックＣＬＫ１
＿１＿１とが入力される。
【００２３】動作としては、動作制御信号ＣＴＬ１＿１
＿１がオンの場合のみ、入力信号をセレクタ４１により
フリップフロップ４２にラッチさせて保持する。動作制
御信号ＣＴＬ１＿１＿１がオフの場合には、フリップフ
ロップ４２は保持している値を出力するだけで良い。本
実施形態では、他の回路ブロック１〜３も、図２に示し
た第３階層の回路ブロック４と同様の構成を有してい
る。
＿１がオンの場合のみ、入力信号をセレクタ４１により
フリップフロップ４２にラッチさせて保持する。動作制
御信号ＣＴＬ１＿１＿１がオフの場合には、フリップフ
ロップ４２は保持している値を出力するだけで良い。本
実施形態では、他の回路ブロック１〜３も、図２に示し
た第３階層の回路ブロック４と同様の構成を有してい
る。
【００２４】図２に示した第３階層の回路ブロック４の
内部をブラックボックスとして表すと図３に示すように
なる。一般に、各階層の回路ブロック１〜４は、図３に
示すように表される。
内部をブラックボックスとして表すと図３に示すように
なる。一般に、各階層の回路ブロック１〜４は、図３に
示すように表される。
【００２５】図２および図３に示した第３階層の回路ブ
ロック４では、上記したように、動作制御信号ＣＴＬ１
＿１＿１がオフのときは、フリップフロップ４２は保持
している値を出力するだけで良いので、この場合にはク
ロックを供給をする必要がない。このような場合、電力
削減のため、動作に必要なときだけクロックを供給する
方法として、本実施形態では、ゲーテッドクロックが用
いられる。ゲーテッドクロック生成部５は、図４に示す
ように、フリップフロップ５１とＡＮＤ回路５２とを含
んでいる。
ロック４では、上記したように、動作制御信号ＣＴＬ１
＿１＿１がオフのときは、フリップフロップ４２は保持
している値を出力するだけで良いので、この場合にはク
ロックを供給をする必要がない。このような場合、電力
削減のため、動作に必要なときだけクロックを供給する
方法として、本実施形態では、ゲーテッドクロックが用
いられる。ゲーテッドクロック生成部５は、図４に示す
ように、フリップフロップ５１とＡＮＤ回路５２とを含
んでいる。
【００２６】フリップフロップ５１の一方の入力端に
は、動作制御信号と等価なゲート信号、または、ゲーテ
ッドクロックとしてのマスタークロックと等価なクロッ
クを出力するためのゲート信号（たとえば、常に「１」
の信号）が入力される。また、フリップフロップ５１の
他方の入力端には、マスタークロックが入力される。Ａ
ＮＤ回路５２には、マスタークロックと、フリップフロ
ップ５１の出力とが入力される。これにより、ＡＮＤ回
路５２からゲーテッドクロックが出力される。図４に
は、図１に示した第３階層の回路ブロック４に入力され
るゲーテッドクロックＣＬＫ１＿１＿１が生成される例
が示されている。この場合、ゲート信号としては、動作
制御信号ＣＴＬ１＿１＿１と等価なゲート信号ＧＴ１＿
１＿１を用いる。たとえば、この時の信号のタイミング
は、図５に示すようになる。
は、動作制御信号と等価なゲート信号、または、ゲーテ
ッドクロックとしてのマスタークロックと等価なクロッ
クを出力するためのゲート信号（たとえば、常に「１」
の信号）が入力される。また、フリップフロップ５１の
他方の入力端には、マスタークロックが入力される。Ａ
ＮＤ回路５２には、マスタークロックと、フリップフロ
ップ５１の出力とが入力される。これにより、ＡＮＤ回
路５２からゲーテッドクロックが出力される。図４に
は、図１に示した第３階層の回路ブロック４に入力され
るゲーテッドクロックＣＬＫ１＿１＿１が生成される例
が示されている。この場合、ゲート信号としては、動作
制御信号ＣＴＬ１＿１＿１と等価なゲート信号ＧＴ１＿
１＿１を用いる。たとえば、この時の信号のタイミング
は、図５に示すようになる。
【００２７】本実施形態の３階層構造を有するブロック
構成の場合、図１に示すように、各回路ブロック１〜４
ごとに個別にゲーテッドクロックを供給する。このと
き、各回路ブロック１〜４につき、１本のゲーテッドク
ロックを供給する。本実施形態では、各回路ブロック１
〜４に供給するゲーテッドクロックが２本ある場合に
は、回路ブロックを分けることによって、上記１本のゲ
ーテッドクロックのルールを守れるようにする。
構成の場合、図１に示すように、各回路ブロック１〜４
ごとに個別にゲーテッドクロックを供給する。このと
き、各回路ブロック１〜４につき、１本のゲーテッドク
ロックを供給する。本実施形態では、各回路ブロック１
〜４に供給するゲーテッドクロックが２本ある場合に
は、回路ブロックを分けることによって、上記１本のゲ
ーテッドクロックのルールを守れるようにする。
【００２８】本実施形態では、各回路ブロック１〜４
に、以下のようなゲーテッドクロックを供給する。
に、以下のようなゲーテッドクロックを供給する。
【００２９】まず、最上位階層である第１階層の回路ブ
ロック（Ｃｌａｓｓ１）１には、図１に示すように、ゲ
ーテッドクロックとして、マスタークロック（ＭＣＬ
Ｋ）を供給する。また、第１階層の下位階層である第２
階層の回路ブロック（Ｃｌａｓｓ１＿２）２には、動作
制御信号ＣＴＬ１＿２をゲート信号として生成されるゲ
ーテッドクロックＣＬＫ１＿２、または、マスタークロ
ック（ＭＣＬＫ）を供給する。また、第２階層の回路ブ
ロック（Ｃｌａｓｓ１＿１）３には、動作制御信号ＣＴ
Ｌ１＿１をゲート信号として生成されるゲーテッドクロ
ックＣＬＫ１＿１、または、マスタークロック（ＭＣＬ
Ｋ）を供給する。
ロック（Ｃｌａｓｓ１）１には、図１に示すように、ゲ
ーテッドクロックとして、マスタークロック（ＭＣＬ
Ｋ）を供給する。また、第１階層の下位階層である第２
階層の回路ブロック（Ｃｌａｓｓ１＿２）２には、動作
制御信号ＣＴＬ１＿２をゲート信号として生成されるゲ
ーテッドクロックＣＬＫ１＿２、または、マスタークロ
ック（ＭＣＬＫ）を供給する。また、第２階層の回路ブ
ロック（Ｃｌａｓｓ１＿１）３には、動作制御信号ＣＴ
Ｌ１＿１をゲート信号として生成されるゲーテッドクロ
ックＣＬＫ１＿１、または、マスタークロック（ＭＣＬ
Ｋ）を供給する。
【００３０】また、第３階層の回路ブロック（Ｃｌａｓ
ｓ１＿１＿１）４には、動作制御信号ＣＴＬ１＿１＿１
をゲート信号として生成されるゲーテッドクロックＣＬ
Ｋ１＿１＿１、その上位階層の動作制御信号ＣＴＬ１＿
１をゲート信号として生成されるゲーテッドクロックＣ
ＬＫ１＿１、または、マスタークロック（ＭＣＬＫ）を
供給する。
ｓ１＿１＿１）４には、動作制御信号ＣＴＬ１＿１＿１
をゲート信号として生成されるゲーテッドクロックＣＬ
Ｋ１＿１＿１、その上位階層の動作制御信号ＣＴＬ１＿
１をゲート信号として生成されるゲーテッドクロックＣ
ＬＫ１＿１、または、マスタークロック（ＭＣＬＫ）を
供給する。
【００３１】図６は、図１に示した第３階層の回路ブロ
ックに対するゲーテッドクロックを選択する際の方法を
説明するための概略図である。図６を参照して、次に、
第３階層の回路ブロック４において、上記した３つのゲ
ーテッドクロック（ＣＬＫ１＿１＿１、ＣＬＫ１＿１、
ＭＣＬＫ）の中から、１つのゲーテッドクロックを選択
する手順について説明する。
ックに対するゲーテッドクロックを選択する際の方法を
説明するための概略図である。図６を参照して、次に、
第３階層の回路ブロック４において、上記した３つのゲ
ーテッドクロック（ＣＬＫ１＿１＿１、ＣＬＫ１＿１、
ＭＣＬＫ）の中から、１つのゲーテッドクロックを選択
する手順について説明する。
【００３２】まず、第３階層の回路ブロック４に入力さ
れる動作制御信号ＣＴＬ１＿１＿１をゲート信号として
生成されるゲーテッドクロックＣＬＫ１＿１＿１が次の
ような回路上の制約を満足しているかどうかを調べる。
たとえば、１つのゲーテッドクロックで動作するフリッ
プフロップが回路制約による所定の数（Ｍ）以上あるか
どうかを調べる。上記制約を満たしている場合は、その
ゲーテッドクロックＣＬＫ１＿１＿１を、図６に示すよ
うに、第３階層の回路ブロック４に接続する。そして、
ゲーテッドクロックＣＬＫ１＿１＿１が上記の回路制約
を満たしていない場合には、そのゲーテッドクロックＣ
ＬＫ１＿１＿１を、その上位階層のゲーテッドクロック
ＣＬＫ１＿１に置き換える。
れる動作制御信号ＣＴＬ１＿１＿１をゲート信号として
生成されるゲーテッドクロックＣＬＫ１＿１＿１が次の
ような回路上の制約を満足しているかどうかを調べる。
たとえば、１つのゲーテッドクロックで動作するフリッ
プフロップが回路制約による所定の数（Ｍ）以上あるか
どうかを調べる。上記制約を満たしている場合は、その
ゲーテッドクロックＣＬＫ１＿１＿１を、図６に示すよ
うに、第３階層の回路ブロック４に接続する。そして、
ゲーテッドクロックＣＬＫ１＿１＿１が上記の回路制約
を満たしていない場合には、そのゲーテッドクロックＣ
ＬＫ１＿１＿１を、その上位階層のゲーテッドクロック
ＣＬＫ１＿１に置き換える。
【００３３】すなわち、ゲーテッドクロックＣＬＫ１＿
１＿１は、本来第３階層の回路ブロック４に供給される
ゲーテッドクロックであるが、上記制約に違反している
場合は、その上位階層のゲーテッドクロックＣＬＫ１＿
１に置き換える。さらに、必要であれば、最上位階層の
ゲーテッドクロックであるマスタークロック（ＭＣＬ
Ｋ）に置き換える。その後、不要となったゲーテッドク
ロックは抹消する。
１＿１は、本来第３階層の回路ブロック４に供給される
ゲーテッドクロックであるが、上記制約に違反している
場合は、その上位階層のゲーテッドクロックＣＬＫ１＿
１に置き換える。さらに、必要であれば、最上位階層の
ゲーテッドクロックであるマスタークロック（ＭＣＬ
Ｋ）に置き換える。その後、不要となったゲーテッドク
ロックは抹消する。
【００３４】上記のような設計方法を用いることによっ
て、階層構造を有するブロックベースの設計方法におい
て、自動的に回路制約を満たすゲーテッドクロックを生
成することができる。
て、階層構造を有するブロックベースの設計方法におい
て、自動的に回路制約を満たすゲーテッドクロックを生
成することができる。
【００３５】なお、第２階層の回路ブロック（Ｃｌａｓ
ｓ１＿２）２についても、本来この回路ブロック２に供
給されるゲーテッドクロックＣＬＫ１＿２が回路制約を
満足するかどうかを調べる。そして、回路制約を満足し
ている場合には、そのゲーテッドクロックＣＬＫ１＿２
を第２階層の回路ブロック２に供給する（図１参照）。
そのゲーテッドクロックＣＬＫ１＿２が回路制約に違反
する場合には、マスタークロック（ＭＣＬＫ）に置き換
える。また、第２階層の回路ブロック（Ｃｌａｓｓ１＿
１）３についても、本来この回路ブロック３に供給され
るゲーテッドクロックＣＬＫ１＿１が回路制約を満足す
るかどうかを調べる。そして、回路制約を満足している
場合には、そのゲーテッドクロックＣＬＫ１＿１を第２
階層の回路ブロック３に供給する。そのゲーテッドクロ
ックＣＬＫ１＿１が所定の回路制約を満足していない場
合には、マスタークロック（ＭＣＬＫ）に置き換える。
ｓ１＿２）２についても、本来この回路ブロック２に供
給されるゲーテッドクロックＣＬＫ１＿２が回路制約を
満足するかどうかを調べる。そして、回路制約を満足し
ている場合には、そのゲーテッドクロックＣＬＫ１＿２
を第２階層の回路ブロック２に供給する（図１参照）。
そのゲーテッドクロックＣＬＫ１＿２が回路制約に違反
する場合には、マスタークロック（ＭＣＬＫ）に置き換
える。また、第２階層の回路ブロック（Ｃｌａｓｓ１＿
１）３についても、本来この回路ブロック３に供給され
るゲーテッドクロックＣＬＫ１＿１が回路制約を満足す
るかどうかを調べる。そして、回路制約を満足している
場合には、そのゲーテッドクロックＣＬＫ１＿１を第２
階層の回路ブロック３に供給する。そのゲーテッドクロ
ックＣＬＫ１＿１が所定の回路制約を満足していない場
合には、マスタークロック（ＭＣＬＫ）に置き換える。
【００３６】本実施形態では、上記のように、第３階層
の回路ブロック４に入力されるゲーテッドクロックとし
て、異なる階層に出力される２つの動作制御信号ＣＴＬ
１＿１＿１およびＣＴＬ１＿１をゲート信号として生成
したゲーテッドクロックおよびマスタークロックのうち
のいずれか１つのゲーテッドクロックを用いることによ
って、消費電力を軽減するための複数のゲーテッドクロ
ックを機械的に簡単に決定することができる。それによ
り、その複数のゲーテッドクロックの中から所定の回路
制約を満足する１つのゲーテッドクロックを選択すれ
ば、容易に、低消費電力の半導体集積回路装置を得るこ
とができる。
の回路ブロック４に入力されるゲーテッドクロックとし
て、異なる階層に出力される２つの動作制御信号ＣＴＬ
１＿１＿１およびＣＴＬ１＿１をゲート信号として生成
したゲーテッドクロックおよびマスタークロックのうち
のいずれか１つのゲーテッドクロックを用いることによ
って、消費電力を軽減するための複数のゲーテッドクロ
ックを機械的に簡単に決定することができる。それによ
り、その複数のゲーテッドクロックの中から所定の回路
制約を満足する１つのゲーテッドクロックを選択すれ
ば、容易に、低消費電力の半導体集積回路装置を得るこ
とができる。
【００３７】また、最上位階層である第１階層の回路ブ
ロック１には、マスタークロックを供給するとともに、
第２階層の回路ブロック２および３には、動作制御信号
に対応するゲーテッドクロックまたはマスタークロック
を供給することによって、第１階層の回路ブロック１
と、第２階層の回路ブロック２および３とに供給する消
費電力軽減のためのゲーテッドクロックを容易に選択す
ることができる。
ロック１には、マスタークロックを供給するとともに、
第２階層の回路ブロック２および３には、動作制御信号
に対応するゲーテッドクロックまたはマスタークロック
を供給することによって、第１階層の回路ブロック１
と、第２階層の回路ブロック２および３とに供給する消
費電力軽減のためのゲーテッドクロックを容易に選択す
ることができる。
【００３８】また、回路ブロックの組み合わせを変更す
るような設計変更や階層構造を変更するような設計変更
を行う場合にも、動作制御信号と最上位階層に入力され
るマスタークロックとに基づいて、容易に、各回路ブロ
ック１〜４に入力するゲーテッドクロックを選択するこ
とができる。その結果、設計変更を行う場合にも、簡単
に対処することができる。
るような設計変更や階層構造を変更するような設計変更
を行う場合にも、動作制御信号と最上位階層に入力され
るマスタークロックとに基づいて、容易に、各回路ブロ
ック１〜４に入力するゲーテッドクロックを選択するこ
とができる。その結果、設計変更を行う場合にも、簡単
に対処することができる。
【００３９】なお、今回開示された実施形態は、すべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
【００４０】たとえば、上記実施形態では、３つの階層
構造を有する回路ブロックを備えた半導体集積回路装置
を例にとって説明したが、本発明はこれに限らず、４つ
以上の階層構造を有する場合にも同様に適用可能であ
る。この場合、第１階層から第３階層の回路ブロックに
ついては、上記実施形態と同様のゲーテッドクロックを
選択して供給する。そして、第４階層以下のブロックに
は、その階層に入力される動作制御信号および上位階層
の動作制御信号ならびにマスタークロックの中から所定
の回路制約を満足するゲーテッドクロックを選択して供
給する。なお、第４階層以下の下位階層の回路ブロック
については、上記した第３階層の回路ブロック４の場合
と同様の方法を用いて、回路制約を満たすゲーテッドク
ロックを自動的に選択することができる。
構造を有する回路ブロックを備えた半導体集積回路装置
を例にとって説明したが、本発明はこれに限らず、４つ
以上の階層構造を有する場合にも同様に適用可能であ
る。この場合、第１階層から第３階層の回路ブロックに
ついては、上記実施形態と同様のゲーテッドクロックを
選択して供給する。そして、第４階層以下のブロックに
は、その階層に入力される動作制御信号および上位階層
の動作制御信号ならびにマスタークロックの中から所定
の回路制約を満足するゲーテッドクロックを選択して供
給する。なお、第４階層以下の下位階層の回路ブロック
については、上記した第３階層の回路ブロック４の場合
と同様の方法を用いて、回路制約を満たすゲーテッドク
ロックを自動的に選択することができる。
【００４１】また、上記実施形態では、１つのゲーテッ
ドクロックで動作するフリップフロップが所定の数
（Ｍ）以上あるという回路制約を例にとって説明した
が、本発明はこれに限らず、状況に応じて他の回路制約
を用いてもよい。たとえば、上記したフリップフロップ
の数に関する回路制約に加えて、ゲーテッドクロックの
種類の総数が所定の数（Ｎ）以下であるという回路制約
を加えてもよい。
ドクロックで動作するフリップフロップが所定の数
（Ｍ）以上あるという回路制約を例にとって説明した
が、本発明はこれに限らず、状況に応じて他の回路制約
を用いてもよい。たとえば、上記したフリップフロップ
の数に関する回路制約に加えて、ゲーテッドクロックの
種類の総数が所定の数（Ｎ）以下であるという回路制約
を加えてもよい。
【００４２】また、上記実施形態では、各回路ブロック
１〜４に１本ずつのゲーテッドクロックを供給する例を
示したが、本発明はこれに限らず、各回路ブロックに複
数本のゲーテッドクロックを供給するようにしてもよ
い。
１〜４に１本ずつのゲーテッドクロックを供給する例を
示したが、本発明はこれに限らず、各回路ブロックに複
数本のゲーテッドクロックを供給するようにしてもよ
い。
【００４３】また、上記実施形態では、各回路ブロック
２〜４に動作制御信号を１つずつ入力する例を示した
が、本発明はこれに限らず、各回路ブロックに複数の動
作制御信号を入力するようにしてもよい。
２〜４に動作制御信号を１つずつ入力する例を示した
が、本発明はこれに限らず、各回路ブロックに複数の動
作制御信号を入力するようにしてもよい。
【００４４】
【発明の効果】以上のように、本発明によれば、階層構
造を有する回路ブロックを含む半導体集積回路装置にお
いて、消費電力を軽減するためのゲーテッドクロックを
簡単に選択することができるので、容易に、低消費電力
の半導体集積回路装置を設計することができる。また、
階層構造を有する場合に、動作制御信号と最上位階層に
入力されるゲーテッドクロックとに基づいて、簡単に、
各回路ブロックに入力するゲーテッドクロックを選択す
ることができるので、各回路ブロックを設計変更する場
合にも、簡単に対処することができる。
造を有する回路ブロックを含む半導体集積回路装置にお
いて、消費電力を軽減するためのゲーテッドクロックを
簡単に選択することができるので、容易に、低消費電力
の半導体集積回路装置を設計することができる。また、
階層構造を有する場合に、動作制御信号と最上位階層に
入力されるゲーテッドクロックとに基づいて、簡単に、
各回路ブロックに入力するゲーテッドクロックを選択す
ることができるので、各回路ブロックを設計変更する場
合にも、簡単に対処することができる。
【図１】本発明の一実施形態による３つの階層構造を有
する回路ブロックを含む半導体集積回路装置の構成を示
したブロック図である。
する回路ブロックを含む半導体集積回路装置の構成を示
したブロック図である。
【図２】図１に示した第３階層の回路ブロックの内部構
成および信号を説明するためのブロック図である。
成および信号を説明するためのブロック図である。
【図３】図２に示した第３階層の回路ブロックの内部構
成をブラックボックスにした場合のブロック図である。
成をブラックボックスにした場合のブロック図である。
【図４】図１に示したゲーテッドクロック生成部の詳細
構成を示したブロック図である。
構成を示したブロック図である。
【図５】図４に示したゲーテッドクロック生成部の動作
を説明するためのタイミング図である。
を説明するためのタイミング図である。
【図６】図１に示した第３階層の回路ブロックに対する
ゲーテッドクロックを選択する際の方法を説明するため
の概略図である。
ゲーテッドクロックを選択する際の方法を説明するため
の概略図である。
１ 第１階層の回路ブロック（Ｃｌａｓｓ１）
２ 第２階層の回路ブロック（Ｃｌａｓｓ１＿２）
３ 第２階層の回路ブロック（Ｃｌａｓｓ１＿１）
４ 第３階層の回路ブロック（Ｃｌａｓｓ１＿１＿１）
５ ゲーテッドクロック生成部
４１ セレクタ
４２ フリップフロップ
５１ フリップフロップ
５２ ＡＮＤ回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/822
H01L 21/82
H01L 27/04
G06F 1/10
Claims (4)
- 【請求項１】 少なくとも３つの階層構造を有するとと
もに、各階層ごとに、上位階層から下位階層に動作制御
信号が出力される複数の回路ブロックを備えた半導体集
積回路装置の設計方法であって、 前記複数の回路ブロックの内の第３階層以下の下位階層
の回路ブロックに入力されるゲーテッドクロックとし
て、異なる階層に出力される少なくとも２つの前記動作
制御信号をゲート信号として生成した少なくとも２つの
ゲーテッドクロック、および、最上位階層の回路ブロッ
クに入力される所定のゲーテッドクロックからなる少な
くとも３つのゲーテッドクロックを含むグループから１
つのゲーテッドクロックを選択するステップを備える、
半導体集積回路装置の設計方法。 - 【請求項２】 前記第３階層以下の下位階層の回路ブロ
ックに入力する１つのゲーテッドクロックを選択するス
テップは、 下位階層の動作制御信号により生成される第１ゲーテッ
ドクロックが、所定の回路上の制約を満足しているかど
うかを判断するステップと、 前記第１ゲーテッドクロックが前記所定の回路上の制約
を満足している場合には、前記第１ゲーテッドクロック
を選択するとともに、前記第１ゲーテッドクロックが前
記所定の回路上の制約を満足していない場合には、前記
第１ゲーテッドクロックを前記所定の回路上の制約を満
足する上位階層の第２ゲーテッドクロックに置き換える
ステップとを含む、請求項１に記載の半導体集積回路装
置の設計方法。 - 【請求項３】 前記所定の回路上の制約は、１つのゲー
テッドクロックにより動作するフリップフロップが所定
の個数以上あることを含む、請求項２に記載の半導体集
積回路装置の設計方法。 - 【請求項４】 前記上位階層の第２ゲーテッドクロック
に置き換える場合に、不要となった前記下位階層の第１
ゲーテッドクロックを抹消するステップをさらに備え
る、請求項２または３に記載の半導体集積回路装置の設
計方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000375490A JP3485885B2 (ja) | 2000-12-11 | 2000-12-11 | 半導体集積回路装置の設計方法 |
| TW090128055A TW535045B (en) | 2000-12-11 | 2001-11-13 | The device of semiconductor integrated circuit and its design method |
| KR10-2001-0072198A KR100427004B1 (ko) | 2000-12-11 | 2001-11-20 | 반도체 집적 회로 장치 및 그 설계 방법 |
| US10/011,978 US6721932B2 (en) | 2000-12-11 | 2001-12-11 | Semiconductor integrated circuit device including circuit block having hierarchical structure and method of designing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000375490A JP3485885B2 (ja) | 2000-12-11 | 2000-12-11 | 半導体集積回路装置の設計方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003276686A Division JP3851300B2 (ja) | 2003-07-18 | 2003-07-18 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002176145A JP2002176145A (ja) | 2002-06-21 |
| JP3485885B2 true JP3485885B2 (ja) | 2004-01-13 |
Family
ID=18844500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000375490A Expired - Fee Related JP3485885B2 (ja) | 2000-12-11 | 2000-12-11 | 半導体集積回路装置の設計方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6721932B2 (ja) |
| JP (1) | JP3485885B2 (ja) |
| KR (1) | KR100427004B1 (ja) |
| TW (1) | TW535045B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7417985B1 (en) | 2003-01-30 | 2008-08-26 | Pmc-Sierra, Inc. | Egress selection switch architecture with power management |
| JP4878727B2 (ja) * | 2003-10-15 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| JP4575795B2 (ja) * | 2005-01-31 | 2010-11-04 | パナソニック株式会社 | クロック供給回路、半導体システムおよびその設計方法 |
| KR100719360B1 (ko) | 2005-11-03 | 2007-05-17 | 삼성전자주식회사 | 디지털 로직 프로세싱 회로, 그것을 포함하는 데이터 처리 장치, 그것을 포함한 시스템-온 칩, 그것을 포함한 시스템, 그리고 클록 신호 게이팅 방법 |
| EP3343769B1 (en) * | 2016-12-27 | 2019-02-06 | GN Hearing A/S | Integrated circuit comprising adjustable back biasing of one or more logic circuit regions |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3156966B2 (ja) | 1988-09-30 | 2001-04-16 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
| JP2622612B2 (ja) | 1989-11-14 | 1997-06-18 | 三菱電機株式会社 | 集積回路 |
| JP2791243B2 (ja) * | 1992-03-13 | 1998-08-27 | 株式会社東芝 | 階層間同期化システムおよびこれを用いた大規模集積回路 |
| JPH08148982A (ja) * | 1994-11-21 | 1996-06-07 | Yamaha Corp | 半導体集積回路 |
| US5598112A (en) * | 1995-05-26 | 1997-01-28 | National Semiconductor Corporation | Circuit for generating a demand-based gated clock |
| JPH1174466A (ja) | 1997-08-27 | 1999-03-16 | Oki Electric Ind Co Ltd | 半導体集積回路のためのクロック回路 |
| US5649176A (en) * | 1995-08-10 | 1997-07-15 | Virtual Machine Works, Inc. | Transition analysis and circuit resynthesis method and device for digital circuit modeling |
| US5949692A (en) * | 1996-08-28 | 1999-09-07 | Synopsys, Inc. | Hierarchical scan architecture for design for test applications |
| CN1157641C (zh) * | 1997-09-03 | 2004-07-14 | 松下电器产业株式会社 | 处理器 |
| KR19990048767A (ko) * | 1997-12-10 | 1999-07-05 | 윤종용 | 글리치 제거 기능을 구비한 게이티드 클럭 회로 |
| JP2000123059A (ja) | 1998-10-16 | 2000-04-28 | Matsushita Electric Ind Co Ltd | 集積回路装置の設計方法 |
| US6536024B1 (en) * | 2000-07-14 | 2003-03-18 | International Business Machines Corporation | Method for making integrated circuits having gated clock trees |
-
2000
- 2000-12-11 JP JP2000375490A patent/JP3485885B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-13 TW TW090128055A patent/TW535045B/zh not_active IP Right Cessation
- 2001-11-20 KR KR10-2001-0072198A patent/KR100427004B1/ko not_active IP Right Cessation
- 2001-12-11 US US10/011,978 patent/US6721932B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW535045B (en) | 2003-06-01 |
| KR20020046149A (ko) | 2002-06-20 |
| KR100427004B1 (ko) | 2004-04-14 |
| JP2002176145A (ja) | 2002-06-21 |
| US20020070759A1 (en) | 2002-06-13 |
| US6721932B2 (en) | 2004-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104937596B (zh) | 用于3d集成电路的时钟分布网络 | |
| EP0664517B1 (en) | Semiconductor integrated circuit having two supply voltage levels | |
| US6053950A (en) | Layout method for a clock tree in a semiconductor device | |
| CN107315448A (zh) | 一种低功耗多核SoC的时钟管理架构设计方法 | |
| US6609232B2 (en) | Logic compound method and logic compound apparatus | |
| US20020038204A1 (en) | Method of designing clock wiring | |
| JP3485885B2 (ja) | 半導体集積回路装置の設計方法 | |
| JP2000315222A (ja) | 集積回路装置の設計用データベース及び集積回路装置の設計方法 | |
| JP2000315223A (ja) | 集積回路装置の設計用データベース及び集積回路装置の設計方法 | |
| JP2841882B2 (ja) | 疑似乱数パタン発生器 | |
| WO2000049653A1 (fr) | Support de stockage et procede de fabrication d'un circuit integre a semi-conducteur | |
| US20050229141A1 (en) | Method and apparatus for creating a mask-programmable architecture from standard cells | |
| JP3851300B2 (ja) | 半導体集積回路装置 | |
| JP2863453B2 (ja) | 半導体集積回路の設計方法及び論理合成方法 | |
| US7260807B2 (en) | Method and apparatus for designing an integrated circuit using a mask-programmable fabric | |
| US7257801B2 (en) | Cell library database and timing verification and withstand voltage verification systems for integrated circuit using the same | |
| KR20110094767A (ko) | 반도체 집적 회로 장치 및 그 설계 방법 | |
| JP3004589B2 (ja) | パストランジスタ論理設計方法 | |
| JP3004961B2 (ja) | 半導体集積回路 | |
| JP2848332B2 (ja) | 論理回路の自動合成方式 | |
| JP2001036020A (ja) | 半導体集積回路及び半導体集積回路設計方法 | |
| JP3189951B2 (ja) | 半導体集積回路 | |
| JP3052847B2 (ja) | Ｌｓｉレイアウト方式 | |
| JP2006049638A (ja) | 半導体装置の設計方法および半導体装置 | |
| JP2005259781A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |