JPH0315984A

JPH0315984A - 機能記述変換方法と論理設計システム

Info

Publication number: JPH0315984A
Application number: JP63237647A
Authority: JP
Inventors: Masahiko Matsunaka; 松中　雅彦; Tamotsu Nishiyama; 西山　保; Masahiko Ueda; 植田　雅彦
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-09-25
Filing date: 1988-09-22
Publication date: 1991-01-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、大規模集積回路の設計に係り、特に論理設計
の自動化に関するものである。

従来の技術本発明に関する分野の従来技術としては、例えばアイ、
イ、イ、イ、デ、工、シ（ＩＥＥＥ　　ＤＡＣ），（１
９７９）第３６０−第３６６頁が知られている。ハード
ウエア記述言語は、構造記述言語と機能記述言語に大き
く分けられる。このうち構造記述言語からの変換は、記
述内容が論理ゲート間の接続関係を直接的に表現してい
るため一定のアルゴリズムによる機械的な処理によって
も変換が可能であった。即ち、記述に対し文単位に変換
を行えば問題はなかった。しかし機能記述言語からの変
換においては、記述が実際の回路を意識しないでなされ
ているため機械的な処理方式だけでは不十分であった。

発明が解決しようとする課題ハードウェア記述言語から論理回路へ自動変換を行う際
には、従来のシステムでは以下のような問題点があった
。

０）処理できるハードウェア記述言語が固定されている従来のシステムでは、特定の記述言語に対してのみ変換
処理が可能なように設計されていた。このため、使用さ
れている記述言語が変更されるとプログラムを大幅に書
き換える必要があった。

（２）　　回路動作について抽象的な表現を用いること
が出来ないハードウェア記述言語は、回路に対し、構造レベル・機
能レベル・動作レベルのいずれで記述するかによって分
類できる。従来の記述言語変換システムは、回路との直
接対応が可能な構造レベルの記述を処理するものが多か
った。機能レベル・動作レベルなどのより抽象的な記述
に対して得られたネットリストと呼ばれる出力は、人手
によるものと比べて品質的に劣っていた。

（３）記述の冗長性を残したまま変換を行う（２）で指
摘した機能レベル以上の記述からの変換結果の品質の悪
さの原因の一つとして、記述の冗長性を残したままの変
換が挙げられる。論理設計の前段階である機能設計にお
いては、設計者は目標とする回路の機能を実現すること
に主眼をおく。したがって、その機能を表現するときの
冗長性については論理設計段階で削除することとし、さ
ほど注意を払われないことが多い。単純な逐次変換アル
ゴリズムでは、表現の冗長性を考慮しないために同一回
路内で同じ機能を持った部分が多数存在する結果となる
。

（４）設計者の意図が出力結果に反映されない記述言語
で表わされた機能を回路で表現する際、多くの選択肢が
存在する場合がある。設計者はその場面場面に応じて最
も適当な実現手段を選択するが、従来のシステムではほ
とんどの場合あらかじめプログラムされた実現方法しか
選択することが出来ず設計者の意図を回路に反映させる
ことは難しかった。

本発明は機能レベル以上の抽象性を含むテキストを、記
述の冗長性を削除しつつ、また設計者の意図が出力であ
るネットリストに反映されるように変換するための方法
及びそれを用いた論理設計システムを提供することを目
的とする。

課題を解決するための手段本発明は、ハードウェア記述言語による機能記述の構文
構造を解析し解析木を生戒する構文解析処理過程と、生
成された前記解析木を変形する木構造変形過程と、変形
された解析木を機能ブロックへと変換する機能ブロック
生成処理過程とを通して前記機能記述を機能ブロック間
の接続情報へと変換する機能記述変換方法であって、設
計者または知識源に問い合わせる手段を有し、前記木構
造変形過程が、前記問い合わせ手段を用いて、変換また
は論理設計に関する情報を問い合わせる処理を含むこと
を特徴とする機能記述変換方法である。

作　　　用各々の処理部は現在処理中のデータにあわせて必要な知
識を知識ベースより取り出す。構戒解析処理の際にはハ
ードウェア記述言語の文法規則と使用される語について
の辞書が参照される。もしシステムの読み込んだテキス
トが受理されれば、解析木が生成される。

木構造変形処理においては、ネットリストへ直接変換し
にくい構造を持つ解析木を、変換を容易に行えるような
構造に変形する手続きが参照される。取り出された手続
きの実行によって、変形が行われる。また、解析水中の
冗長表現の除去について、その可否の問い合わせが設計
者にたいして行われる。問い合わせの結果は知識として
格納されその後の処理に活用される。

機能ブロック生成処理においては、解析木よりネットリ
ストを生威するための機能ブロック生成知識が参照され
る。この結果、機能ブロックをゲートの単位として、ネ
ットリストが生戒される。

モジュール分析部では、モジュールを構戒する部分回路
に変更を加えたいという設計者の要請にたいして、必要
な問い合わせが行える。

機能ブロック接続情報が得られると、それを論理回路へ
と変換する処理が行われる。

実施例以下、図面を用いて本発明の実施例について説明する。

まず変換処理の流れについて説明する。

第１図は本発明の一実施例である機能記述変換システム
の構成図である。本システムへの入力となるのは、ハー
ドウェア記述言語による機能紀述■０１である。これは
計算機の外部記憶装置にファイルとして格納されている
。第２図はファイルの内容の具体例をハードウェア記述
言語ＨＳＬ−ＦＸにより示したものである。本システム
の第１の処理は、ファイル上の機能記述１０１を読み込
み、構文解析１１１を行って解析木１０２を生戒するこ
とである。この際構文ルール及び辞書１２１が、機能記
述が文法的に正しく記述されているかを認識するために
参照される。第３図は、ＨＳＬ−ＦＸの文法規則の一部
を示したものである。

このデータを入れ替えることによって、ＨＳＬＦＸ以外
の記述言語に対しても処理を行うことが可能となる。

解析木が得られると、必要に応じてその木構造を変形す
る処理１１２が行われる。木構造変形のさいには木構造
変形知ｌｌｌ１２２が用いられる。後で詳しく述べるが
、木構造変形処理はユーザである設計者または知識ベー
スに対して問い合わせを行う機能を有しており、その場
合の手段１３１が木構造変形処理と密接な関係にある。

問い合わせの結果は、設計者から得た知識１２５に格納
され、その後も必要しになればこの知識ベースが参照さ
れる。こうして変形された解析木１０３が得られる。

その後、解析木を機能ブロックに変換する機能ブロック
生成処理１１３と、回路のモジュール間での最適化をは
かるモジュール分析処理１１４が行われる。機能ブロッ
ク生成の際には機能ブロック生成知識１２３が用いられ
る。モジュール分析はモジュール分析知識１２４を用い
て行われるが、木構造変形と同じく問い合わせ機能を含
んでおり、そのための千段１３２が用意されている。

問い合わせ結果は、先の設計者から得た合戒知識１２５
格納される。

以上の処理をへて、機能ブロック間のネットリスト１０
４が生成される。これをターゲットテクノロジーにおけ
る実論理に変換するため、論理回路変換処理１１５が行
われ、最終的に実論理によるネットリスト１０５が得ら
れる。論理回路変換１１５は、機能ブロック展開処理及
びテクノロジーマッピング処理を含んでいる。

それでは１１１，１１２，１１３，１１４，１１５の各
処理部に関する詳細な説明を行う。構文解析の処理とし
て、まず最初に読み込んだデータについて単語レベルで
辞書引きが行われる。複数の単語、あるいは記号が連な
っている場合も考えて、検索時の照合には最長一致法が
用いられる。

検索項目が辞書に登録されていることが確認されると、
その語に関する内部表現が取り出される。

辞書引きの後、検索項目であった内部表現を文法規則に
当てはめる。なお、構文解析アルゴリズムは、今日まで
にさまざまなものが開発されてきたが本発明においては
いずれを用いても構わない。

構文解析の次の処理として、木構造変形１１２が行われ
る。この処理により解析木１０２は変形された解析木１
０３へと変形される。木構造変形を行う目的としては、（１）テキスト中の直接論理回路に対応しない表現の変
換を容易にする ■表現上の冗長性を除去する（３）設計者または知識源への問い合わせを行うなどが
ある。

（１）の例として例えばオートマトンの表現が考えられ
る。オートマトンは回路動作を表現する有効な手段とし
てしばしばＶＬＳ　Ｉ設計に用いられる。第５図に、オ
ートマトンの一例をしめす。この例ではＳ１・Ｓ２・Ｓ
３の三つの状態が用意されている。このオートマトンは
次のような遷移規則を持つ。状態Ｓ１においては、信号
ＣＯＮＤＩがＯである限り他の状態へは遷移しない。Ｃ
ＯＮＤ１が１になると状態はＳ２へと遷移する状態Ｓ２
においてはＣＯＮＤ２がＯのときｓ１へ、１のときＳ３
へ状態が遷移する。状ＢＳ３においてはＣＯＮＤ３がＯ
のときＳＬへ、１のときＳ２へ状態が遷移する。

このオートマトンをＨＳＬ−ＦＸで記述すると以下のよ
うになる。

ＡＵＴＯＭＡＴＯＮ：ＡＬＩＴＯＩ：ＲＳＥＴ：ＣＬＫ
；Ｓｌｙ（ＷＡＩＴ　ＣＯＮ旧）−＞５２．Ｓ２：ＩＦ
　ＣＯＮＯ２　ＴＨＥＮ−＞５３ＥＬＳＥ−＞Ｓｔ　　
ＥＮローＩＦ．Ｓ３：ＩＦ　　ＣＯＮロ３　　ＴＨＥＮ−＞Ｓ２ＥＬＳ
Ｅ−＞ＳＩ　　ＥＮローＩＦ． εＮロー＾ＵＴＯ　．ここでＡＵＴＯＩはこのオートマトンの名称、ＲＳＥＴ
はリセット端子名、ＣＬＫはクロック端子名を指してい
る。各状態名に続いて遷移条件が記述されている。Ｓ１
においてＣＯＭＤＩが１となるまでの待ち状ｓ（ＷＡ■
Ｔ　ＣＯＮＤ１）で表わされる。条件分岐などはＩＦ文
で表わされる。

このオートマトンの機能を実現する回路を人手で設計す
る場合は、通常真理値表が用いられる。

しかし本発明においては、真理値表ではなく構文構造を
意味的に変形することによって所望の回路を得る。ＨＳ
Ｌ−ＦＸを用いた場合ではＡＴ文と呼ばれる構文構造に
変形される。上述のＨＳＬ−ＦＸによるオートマトン表
現は、以下のような表現となる。

ＡＴ　Ｒ　ＳＥＴ　ＤＯＲ　ＳＥＴ　（ＡＵＴＯＩ）ＥＮＤーＤＯ；ＡＴ．ＣＬＫ　ＤｏＣＡＳＥ　Ａ［ＩＴ０　０Ｆ１１０　　ＩＦ　　ＣＯＮロｌ　　ＴＨＥＮ　　ＡＵＴ
ＯＩ−２ＥＬＳＥ０１　　ＩＦ　　ＣＯＮロ２　　ＴＨＥＮＥＬＳＥ０２　　＋Ｆ　　ＣＯＮロ３　　ＴＨＥＮＥＬＳＥＡυＴＯ−Ｏ　　ＥＮロ−ＩＦＡＵＴＯ−２Ａ［ＩＴＯ−Ｏ　　ＥＮＩ］−１ＦＡＵＴＯ−１ＡＵＴＯ−Ｏ　　ＥＮロ−ＩＦＥＮＤーＣＡＳＥＥＮＤ一ロ０：ＡＴ文はエッジトリガーによるレジスターへの代入を示
すものである。ここで用いられているＡＵＴＯ１は、オ
ートマトン名ではなくリセット端子Ｒ　　ＳＥＴを付加
したレジスターである。最初のＡＴ文ではリセット信号
によってレジスターＡＵＴＯがリセットされることを示
している。このような表現を用いれば、現在の状態を数
値で表現してその状態を保持しながら遷移規則を表わす
ことができる。これが、２番目のＡＴ文である。ここか
らの回路への変換は後に述べることにする。

木構造変形の第２の目的である、表現上の冗長性につい
ては例えばＩＦ文においてＴＨＥＮ節においてもＥＬＳ
Ｅ節においても同様の処理がなされている場合などが考
えられる。

１Ｆ条件部ＴＨＥＮ処理１；処理２ＥＬＳＥ処理１；処理３ＥＮＤ−ＩＦ．この例で処理１はＴＨＥＮ節にもＥＬＳＥ節にも存在し
、条件部の影響は受けないことがわかる。これは明らか
に冗長な表現であり、直接的に回路に変換すると不必要
なゲートが生成されてしなう。しかもこのような形で生
成されたゲートは、局所的な最適化では除去することが
難しい。

例に挙げたような簡単なものでなく、条件分岐が複雑に
入り組んだ場合は特に困難である。共有によって回路を
小さくすることができるが、設計者があえて共有を望ま
ない場合を考慮して問い合わせが行われる。

木構造変形の目的にそくした例について述べた。これに
よって、変形された解析木が得られる。この解析木をも
とに、機能ブロック生成処理が行われる。機能ブロック
生戒手続きは、使用されているハードウェア記述言語に
よるあらゆる表現に対応しなければならないため、非常
に複雑である。ここではその複雑な処理を柔軟に解決す
るため、知識ベースシステムが用いられている。

この知識ベースに書き込まれている内容は、ｌＦ−ＴＨ
ＥＮ型のルール集合である。第１０図はＩＦ−ＴＨＥＮ
型ルールベースの例を示したものである。各ルールは、
記号一〉をはさんで条件部と実行部に分けられる。条件
部は対リストの集合である。これは、ワーキングメモリ
ーとのマッチングを図るためである。ワーキングメモリ
ーの初期値は解析木をそのまま用いることができる。解
析木は、第２図に示したようなＢＮＦ形式に準じて生成
されるため、構文定義の右辺と左辺を組み合わせたリス
トとなる。条件部の各リストの第一要素は左辺部分と、
また第二要素は右辺部分と照合が行われる。これらの照
合に際しては、変数の使用が認められている。変数は、
変数名の前に識別子＠をつけることによって表わされる
。変数は解析木のどの要素とも適合し、そのルールの範
囲内で有効である。

実行部は、機能ブロックを生戚するために必要な一連の
手続きを記述してある。直接機能ブロックを生成するも
のもあれば、次のルールを適用させるためワーキングメ
モリーの内容を書き変えるだけのものである。以下にＩ
Ｆ文・ＣＡＳＥ文および代入文からの変換手続きについ
て説明する。

第１１図はＩＦ文の変換例を示したものである。１１０
１は、■Ｆ文を用いたＯＵＴへの代入条件を示している
。Ａ，Ｂ．Ｃ，Ｄのいちずれの値が代入されるかは、Ｘ
とＹ１およびＸとＺの組み合わサによって決定される。

変換後のネットリストでは１　１　０２，　１　１　０
３．　１　１　０４（７）各インバータゲートと１１０
５．１１０６．１１０７．１１０８の各ＡＮＤゲート、
および１１０９のセレクターのつながりがこの機能を満
たしている。

この例からわかるように、ＩＦ文の条件式はＴＨＥＮま
たはＥＬＳＥ以下の代入値の制御に用いられている。こ
の信号線をイネーブル信号と呼ぶ。ＴＨＥＮの場合はそ
のまま、ＥＬｓＥの場合にはインバータゲートを接続す
る。ＩＦ文が入れ子構造になっている場合には、内側の
ＩＦ文の条件と外側のＩＦ文の条件とを入力とするＡＮ
Ｄゲートが用いられる。このＡＮＤゲートの出力もイネ
ーブル信号である。出力ＯＵＴへの代入はこれらのイネ
ーブル信号と代入値の対を入力とするセレクターを介し
て行われる。セレクターの機能は、Ｈｌの状態であるイ
ネーブル信号と対の値をセレクター自身の出力とすると
いうものである。

第ｌ２図はＣＡＳＥ文の変換例を示したものである。１
　２　０　１　ハ、ＣＡＳＥ文を用イたＯＵＴへの代入
条件を示している。Ａ．Ｂ．Ｃ，Ｄのいずれの値が代入
されるかは、Ｘの値をデコードした結果による。すなわ
ち、Ｘのデコード結果１，２．３．ＥＬＳＥｌ．Ｊ’［
ｉ’：ＬｒＡ，Ｂ．Ｃ，Ｄが代入される。１２０２は信
号Ｘをデコードするためのデコーダーで多る。Ｘの各値
に対応した出カ信号線は、イネーブルとして１２ｏ３の
セレクターに接続されている。セレクターには各イネー
ブルに対応する代入値が対になって接続されている。

この例がわかるように、ＣＡｓＥ文はその機能を実現す
るためにデコーダーに変換される。

ここに例にあげた変換規則は、前記Ｉ　Ｆ−ＴＨＥＮル
ールにより記述されるが、これ以外にもテーブル等を用
いてＩＦ部の条件とＴＨＥＮ部の実行命令の関係を表す
ことができる。

つぎに、ネットリスト中で用いられてきたインバータ，
ＡＮＤ，セレクター，デコーダーなと機能ブロックのシ
ステム内での表現形式について説明する。第１３図は、
例にあげた各機能ブロックのフレームによる表現例を示
したものである。フレームとは、知識表現の枠組みの一
種である。本発明で用いるフレームの一般形式は以下の
とおりである。

ＦＲＡＭＥ−ＮＡＭＥ　：：：　ＳＬＯＴ−ＮＡＭＥＩ
　：：　（ＦＡＣＥＴ−ＮＡＭＥＩ）　：　ＶＡＬＵＥ
Ｉ　；ＳＬＯＴ−ＮＡＭＥ２　：：　（ＦＡＣＥＴ−ＮＡＭＥ
２＞　：　ＶＡＬ（ＩＥ２　；ＳＬＯＴ−ＮＡＭＥｎ：
：（ＦＡＣＥＴ−ＮＡＭＥｎ）：ＶＡＬｔｌＥｎ．ＦＲ
ＡＭＥ−ＮＡＭＥとはそのフレーム自身の名前を指す。

この場合は、各機能ブロックに与えられた通し番号が割
り当てられる。ＳＬＯＴ−ＮＡＭＥとはフレームが持つ
データの性質を分類するためのものである。

ＳＬＯＴ−ＮＡＭＥとして用意されているデータは各フ
レームがどのような種類かを表わすためのａ−ｋｉｎｄ
−ｏｒスロット、ゲートへの入力を表わすＩＮＰＵＴス
ロット、同じく出力を表わすＯＵＴＰＵＴスロット、そ
の機能ブロックのビット幅を表わす旧ＴＷＩＤＴＨスロ
ットなでが用意されている。ＦＡＣＥＴ−ＮＡＭＥとは
おのおののデータのさらに−詳細な分類を示したもので
ある。本実施例においては、ＦＡＣＥＴ−ＮＡ？ＩＥは
値にデフォルト値を用いる場合以外には省略が可能とし
ている。ＶＡＬＵＥとは実際の値そのものである。値が
複数存在するときには、リスト形式で表現される。

インバータゲートを除くゲートブロックにおける入力ス
ロットの値はすべて複数である。これらは例えば、［　
ｎｅｔｌ６５，ｎｅｔｌ７２　）というなうに表現され
る。ここでｎｅｔというのは、各機能ブロックをつなぐ
信号線のことである。このようなフレーム構造を用いて
機能ブロックを記述することによっり入れることができ
る。

また、機能ブロックの生成と平行してモジュール分析が
行われる。これは、階層設計がなされている場合に、設
計者の要請によるモジュールの合成・分割に必要なモジ
ュール間の調整を行うものである。階層設計においては
、モジュール間での入出力の整合性が不可欠である。第
１４図は、モジュールの合成の一例である。１４０１の
ＭＯＤＵＬＥＡは、入力としてＩｎｋ．Ｉｎｌを、出力
としてＮＥＴＯ．ＮＥＴＩ，ＮＥＴ２，ＮＥＴ３を有し
ている。１１０２，１１０３，１１０４．１１０５はそ
れぞれ１　１０１の出力ＮＥＴＯ．ＮＥＴ１．ＮＥＴ２
．ＮＥＴ３を入力とするＤフリップ７ロップである。各
々のＤフリップフロツブにはクロック信号としてＣＬＯ
ＣＫが、リセット信号としてＲＥＳＥＴが接続されてい
る。また、ｌ１０２と１１０３の出力はＯｕｔＯ．Ｏｕ
ｔｌとなっているが、１１０４と１１０５に関してはＮ
ＥＴ４，ＮＥＴ５を通シテ再びＭＯＯＵＬＥ−Ａ　＋：
：接続されている。このような回路を点線枠１１０６で
囲んだ範囲で一つのモジュールとする場合、新しいモジ
ュールはＣＬＯＣＫ，ＲＥＳＥＴ，Ｉｎｋ，Ｉｎｌ，Ｏ
ｕｔＯ．Ｏｕｔｌの六つの端子を有するものとなる。１
１０７のＭＯロｔｌＬＥ−８は、そのシンボルである。

本発明ではモジュールの合成の際、新しく生戒されるモ
ジュールの入出力をモジュール分析知識１２４を用いて
認識する。合威を行うといった設計者からの要請は、問
い合わせ手段ｌ３２を用いて行なわれる。

以上の処理をへて機能ブロックのネットリストが生威さ
れるわけであるが、論理設計を終了するためにはさらに
機能ブロックを展開する処理とターゲットテクノロジー
に回路を割り付ける処理が必要である。これらの処理を
行った上で、最終的に所望の論理回路が得られる。機能
ブロック展開及びテクノロジーマッピングに関する実施
例は、特願昭６２−２４　１　２８８号公報に詳しい。

発明の効果本発明は、構文解析処理，木構造変形処理，機能ブロッ
ク生戒処理，モジュール分析処理と、ハードウェア記述
言語に関する文法規則と辞書、木構造変形のための知識
、機能ブロック生成のための知識を格納した知識ベース
とを統合することにより、以下の効果をもたらす。

ｌ．高品質なネットリストへの変換ができ、設計者が再
び手直しをする必要がない。

２．設計者の意図に沿った合成ができる。

３．処理部と知識部がたがいに独立しているため、記述
言語の変更等にたいし柔軟に対応できる。さらに、前記
１．２の効果は設計コストの低減、開発効率の向上、設
計者側の負担の軽減という利益をもたらす。

【図面の簡単な説明】

第１図は機能記述変換システムの構成図、第２図はハー
ドウェア記述言語ＨＳＬ−ＦＸによる入力テキスト例を
示す説明図、第３図はＨＳＬ−ＦＸの文法規則の一部を
示した説明図、第４図はオートマトンの状態遷移図、第
５図は展開手段に関する問い合わせの説明図、第６図は
展開手段に関する問い合わせの別の例を用いた説明図、
第７図は部分回路の共有に関する問い合わせの説明図、
第８図はＩＦ−ＴＨＥＮ型ルールベースの一般形式の説
明図、第９図はＩＦ文に関する変換例の説明図、第１０
図はＣＡＳＥ文に関する変換例の説明図、第１１図はフ
レーム形式による機能プロツクの説明図、第１２図はモ
ジュール分析例に関する説明図である。１０１・・・・・・ハートウェア記述言語による機能記
述、１０２・・・・・・解析木、１０３・・・・・・変
形された解析木、１０４・・・・・・機能ブロック、１
０５・・・・・・論理回路、１１１・・・・・・構文解
析処理、１１２・・・・・・木構造変形処理、１１３・
・・・・・機能ブロック生成処理、１１４・・・・・・
モジュール分析処理、ｌ１５・・・・・・論理回路変換
、１２１・・・・・・構文ルール及び辞書、１２２・・
・・・・木構造変形知識、１２３・・・・・・機能ブロ
ック生成知識、１２４・・・・・・モジュール分析知識
、１２５・・・・・・設計者から得た合成知識、１３１
．１３２・・・・・・問い合わせ手段。

Claims

【特許請求の範囲】

（１）ハードウェア記述言語による機能記述の構文構造
を解析し解析木を生成する構文解析処理過程と、生成さ
れた前記解析木を変形する木構造変形過程と、変形され
た解析木を機能ブロックへと変換する機能ブロック生成
処理過程とを通して前記機能記述を機能ブロック間の接
続情報へと変換する機能記述変換方法であって、設計者
または知識源に問い合わせる手段を有し、前記木構造変
形過程が、前記問い合わせ手段を用いて、変換または論
理設計に関する情報を問い合わせる処理を含むことを特
徴とする機能記述変換方法。
（２）階層設計による回路の階層構造の変更に伴って、
階層間あるいは同一階層内の部分回路間の調整を行うモ
ジュール分析処理過程を有し、前記モジュール分析処理
過程において、変更に伴う調整の実行に関する情報を、
前記問い合わせ手段を用いて問い合わせる処理を含むこ
とを特徴とする請求項１記載の機能記述変換方法。
（３）構文解析過程がその処理を行うために必要なハー
ドウェア記述言語の文法規則および辞書を格納した第一
の記憶手段と、木構造変形処理に必要な変形規則を格納
した第二の記憶手段と、変形後の木構造を機能ブロック
間の接続情報へと変換する規則を格納した第三の記憶手
段と、設計者の意図はたは知識源の内容を確認する問い
合わせによって得られた情報を変換知識として格納する
第四の記憶手段とが統合された第一の知識ベースを有し
、前記機能記述から前記機能ブロックへの変換を行う際
に前記第一の知識ベースを使用することを特徴とする請
求項１記載の機能記述変換方法。
（４）第一の知識ベースに、回路の階層構造を変更する
ための規則が格納された第五の記憶手段をさらに統合し
た第二の知識ベースを有し、処理を行う際に前記第二の
知識ベースを使用することを特徴とする請求項２記載の
機能記述変換方法。
（５）請求項１または２または３または４のいずれかに
記載の機能記述変換方法を行う変換手段と、得られた機
能ブロック間の接続情報を回路に変換する回路変換手段
とを有することを特徴とする論理設計システム。