KR100408180B1 - Ａｓｉｃ 설계 지원 시스템 - Google Patents

Ａｓｉｃ 설계 지원 시스템 Download PDF

Info

Publication number
KR100408180B1
KR100408180B1 KR10-2001-0036299A KR20010036299A KR100408180B1 KR 100408180 B1 KR100408180 B1 KR 100408180B1 KR 20010036299 A KR20010036299 A KR 20010036299A KR 100408180 B1 KR100408180 B1 KR 100408180B1
Authority
KR
South Korea
Prior art keywords
file
customer
simulator
configuration file
library
Prior art date
Application number
KR10-2001-0036299A
Other languages
English (en)
Other versions
KR20020000722A (ko
Inventor
이시가미히사시
아오야기다까오
다구찌히데끼
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20020000722A publication Critical patent/KR20020000722A/ko
Application granted granted Critical
Publication of KR100408180B1 publication Critical patent/KR100408180B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00—Data processing: database and file management or data structures
    • Y10S707/99941—Database schema or data structure
    • Y10S707/99942—Manipulating data structure, e.g. compression, compaction, compilation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00—Data processing: database and file management or data structures
    • Y10S707/99951—File or database maintenance
    • Y10S707/99952—Coherency, e.g. same view to multiple users
    • Y10S707/99953—Recoverability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Stored Programmes (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

본 발명은 최신의 라이브러리나 시뮬레이터를 다운로드가 가능한 ASIC 설계 지원 시스템을 제공한다. 웹 서버는 ASIC의 사양 기술을 포함하는 고객으로부터의 요청을 수리하고, 그 사양 기술로부터 ASIC의 설계 및 시뮬레이션에 필요한 배치 파일 및 컨피그레이션 파일을 생성하여 고객에게 전송한다. 또한, 웹 서버는 고객이 마지막으로 배치 파일 및 컨피그레이션 파일을 작성하고 나서, 필요한 라이브러리 또는 시뮬레이터가 업데이트되어 있는지의 여부를 판단하고, 업데이트되어 있는 것이 판명된 경우, 최신의 라이브러리 또는 시뮬레이터를 고객에게 전송한다.

Description

ＡＳＩＣ 설계 지원 시스템{ASIC DESIGN SUPPORT SYSTEM}
본 발명은 ASIC 설계를 지원하는 ASIC 설계 지원 시스템에 관한 것이다.
제품의 조기 시장 투입은 공유-확대로 이어져, 이익 확보를 위한 명제이다.
최근에는 제품의 단수명화 등으로부터 LSI 특히 ASIC의 개발은 이전에 비하여 단기간에 행해야만 하였다. 그 한편으로, 대규모화, 복잡화한 것이 현상으로, 우수한 ASIC의 설계를 단기간에 행하기 위해서는 LSI 벤더의 지원이 불가결하게 되었다.
종래의 ASIC의 개발에는, 우선 고객이 대상이 되는 회로의 사양서를 작성하는 것으로부터 개시된다. 즉, 고객은 어떤 기능·특징의 ASIC가 바람직한지, 어느 정도의 퍼포먼스가 필요한지(최대 동작 주파수 등), 어느 어플리케이션에 사용될지, 어느 신호가 출력되어 있는지와 같은 정보를 명확하게 하는 사양서를 우선 작성한다.
게다가, 고객은 LSI 벤더에게 연락을 취하여 가격의 견적을 받는다. 그래서 발주를 할지의 여부를 판단하고, 발주한다면 라이브러리 및 시뮬레이터의 제공을 받는다. 구체적으로는, LSI 벤더로부터 시뮬레이터 및 라이브러리 등을 우송 혹은 LSI 벤더의 홈페이지로부터 다운로드하여 입수하고 고객의 환경에 인스톨한다. 또한, 시뮬레이터에 관한 조작 방법, 셀, 설계 기술 등의 시뮬레이션 실행 시에 필요한 각종 정보를 메뉴얼이나 전자 매체로 입수한다.
그리고, 고객은 HDL 등을 이용하여 시스템의 논리 설계를 행한다. 그래서 설계한 소스 텍스트를 논리 합성을 행하고 시뮬레이션으로 설계의 검증을 행한다. 시뮬레이션의 결과가 바람직하지 못하면, 재차 설계하여 논리 합성을 행하여, 시뮬레이션으로 설계의 검증을 반복한다.
시뮬레이션을 실행하는 방법으로는 시뮬레이션 커맨드, LSI 벤더나 라이브러리의 버젼에 의존하는 시뮬레이터의 옵션, 실행 조건 등을 기재한 배치(batch) 파일 및 컨피그레이션(configuration) 파일을 작성하고, 이 배치 파일을 실행하는 방법이 일반적이다.
그러나, 배치 파일, 컨피그레이션 파일에 기재하는 내용, 즉 시뮬레이션 커맨드, LSI 벤더나 라이브러리의 버젼에 의존하는 시뮬레이터의 옵션, 실행 조건 등은 시뮬레이터 및 시뮬레이터를 기동하는 오퍼레이션 시스템(OS)의 기능을 해독할 수 있는 스타일로 기술할 필요가 있다. 이 때문에, 시뮬레이터 및 오퍼레이션 시스템의 기능을 숙지할 필요가 있고, 작성을 위해서는 이들 사항에 대하여 학습해야만 하고, 학습에 걸리는 시간이나 비용이 매우 크다. 또한, 시뮬레이션 조건을 변경할 때마다, 배치 파일이나 컨피그레이션 파일을 자작할 필요가 있어 역시 작성 실패가 생기거나 작성에 시간이 걸리기도 한다는 문제가 있다.
또한, 라이브러리, 시뮬레이터는 버그의 수정이나 신규 기능의 추가에 의해 수시로 불규칙하게 LSI 벤더에 의해서 최신판으로 업데이트된다. 업데이트된 경우에 ASIC 사용자는 항상 업데이트된 최신의 것으로 바꿀 필요가 있지만, 업데이트 정보는 종래, LSI 벤더로부터 전자 메일 등에 따른 연락 및 홈페이지에 정보가 기재되는 정도로 밖에 없어 ASIC 사용자는 적시에 업데이트가 곤란하였다.
상기 목적을 달성하기 위해서, 본 발명 중 하나의 양상에 따른 반도체 집적 회로는, ASIC 설계 지원 시스템은 웹 서버와, 상기 웹 서버에 저장되며, 상기 웹 서버로부터 인터넷을 통해 고객에게 송신되는 홈페이지와, 상기 홈페이지는 상기 고객이 구입을 필요로 하는 ASIC의 사양 기술을 수취하는 폼을 포함하고, 상기 웹 서버와 접속하고, 상기 ASIC의 사양 기술을 수취하여, 그 사양 기술로부터 상기 ASIC의 설계 및 시뮬레이션에 필요한 배치 파일 및 컨피그레이션 파일을 생성하는 파일 생성 메카니즘과, 상기 ASIC의 설계 및 시뮬레이션에 필요한 배치 파일 및 컨피그레이션 파일을 상기 고객에게 전송되는 메카니즘과, 배치 파일 및 컨피그레이션 파일의 작성 이력과, 라이브러리 및 시뮬레이터의 업데이트 정보를 참조함에 따라, 상기 고객이 마지막으로 배치 파일 및 컨피그레이션 파일을 작성하고 나서 필요한 라이브러리 또는 시뮬레이터가 업데이트되어 있는지의 여부를 판단하는 업데이트 판단 메카니즘과, 상기 업데이트 판단 메카니즘에 의해서 상기 고객이 마지막으로 배치 파일 및 컨피그레이션 파일을 작성하고 나서 필요한 라이브러리 또는 시뮬레이터가 업데이트되어 있는 것이 판명된 경우, 최신 라이브러리 또는 시뮬레이터가 상기 고객에게 전송되는 메카니즘이다.
적합한 실시예에서는 상기 파일 생성 메카니즘에 의해서 생성된 배치 파일 및 컨피그레이션 파일의 저장 장소(URL)를 연락하는 전자 메일이 상기 고객에게 전송되고, 상기 고객은 이 저장 장소로 액세스하고 이들 생성된 배치 파일 및 컨피그레이션 파일을 다운로드한다.
적합한 실시예에서는, 상기 파일 생성 메카니즘에 의해 생성된 배치 파일 및 컨피그레이션 파일은 전자 메일에 첨부되어 상기 고객에게 전송된다.
적합한 실시예에서는, 상기 파일 생성 메카니즘에 의해서 생성된 배치 파일 및 컨피그레이션 파일은 홈페이지로부터 직접 다운로드된다.
적합한 실시예에서는, 상기 배치 파일 및 컨피그레이션 파일의 작성 이력, 라이브러리 및 시뮬레이터의 업데이트 정보를 참조하고, 상기 고객이 마지막으로 배치 파일 및 컨피그레이션 파일을 작성하고 나서 필요한 라이브러리 또는 시뮬레이터가 업데이트되어 있는 경우, 상기 전자 메일에 최신 라이브러리 또는 시뮬레이터의 저장 장소(URL)가 기재되어 있고, 상기 고객은 홈페이지로부터 상기 라이브러리 또는 시뮬레이터를 직접 다운로드한다.
도 1은 본 발명의 실시예에 따른 ASIC 설계 지원 시스템이 대략적인 처리의 흐름을 설명하는 블록도.
도 2는 고객이 본 발명에 따른 ASIC 설계 지원 시스템에서의 제품 고유 불변인 정보를 입력하기 위한 폼을 포함하는 페이지 화면의 예를 나타내는 도면.
도 3은 고객이 본 발명에 따른 ASIC 설계 지원 시스템에 의해서 작성하는 배치 파일, 컨피그레이션 파일의 각종 조건을 입력하는 폼을 포함하는 페이지 화면의 예를 나타내는 도면.
도 4는 본 발명에 따른 ASIC 설계 지원 시스템에서의 시뮬레이션용 배치 파일의 구체예를 나타내는 도면.
도 5는 본 발명에 따른 ASIC 설계 지원 시스템에서의 컨피그레이션 파일의 구체예를 나타내는 도면.
도 6은 본 발명에 따른 ASIC 설계 지원 시스템에 의해서, ASIC를 설계하는 수순을 나타내는 플로우차트.
<도면의 주요 부분에 대한 부호의 설명>
1 : 웹 서버
2, 4 : ASIC 설계 지원 시스템의 홈페이지
3 : 데이터베이스
5 : 저장 장소
본 출원은, 일본에서 2000년 6월 26일에 출원된 특허 출원 번호 190811호에 관하여, 우선권을 주장함과 함께, 그 모든 내용을 이 출원의 일부로 한다.
이하, 본 발명의 실시 형태를 도면에 기초하여 설명한다. 도 1은 본 발명의 실시예에 따른 ASIC 설계 지원 시스템의 대략적인 처리의 흐름을 설명하는 블록도이다.
우선 고객은 LSI 벤더측의 웹 서버(1)에 인터넷을 통해 접속하고, 이 ASIC 설계 지원 시스템의 홈페이지(2)를 액세스한다. 이 홈페이지는 제품 개발에 있어서, 미리 제품 고유의 불변인 정보를 입력하기 위한 폼이 포함되어 있다. 거기에서의 지시에 따라, 고객은 폼에 정보를 입력한다. 또한 이 홈페이지에는 실행해야 할 CGI 프로그램이 기술되어 있고, 고객이 송신 버튼을 눌러 폼을 LSI 벤더의 웹 서버로 송신하면, CGI 프로그램에 의해서 폼의 정보가 처리된다. 이들 폼의 정보는 제품 정보로서, LSI 벤더측 웹 서버의 제품마다의 데이터베이스(3)에 저장된다. 여기서의 제품 고유의 불변인 정보란, 고객 정보, 사용 용도, 전원 전압, 사용 테크놀러지(제품명), 사용 시뮬레이터, 사용 패키지, 신뢰성 보증 조건(동작 온도) 등에 대해서이다. 도 2에 그와 같은 폼을 포함하는 페이지의 화면의 예를 나타낸다. 또한, 송신 버튼을 누르면, 고객에게는 요구를 접수한 취지를 나타내는 화면이 나타난다.
실제의 배치 파일, 컨피그레이션 파일 작성 단계에서 고객은 본 발명의 실시예에 따른 ASIC 설계 지원 시스템의 홈페이지(4)를 액세스한다. 이 홈페이지에는 작성하는 파일의 각종 조건을 입력하는 폼이 포함되어 있다. 거기에서의 지시에 따라, 고객은 폼에 정보를 입력한다. 또한 이 홈페이지에는 CGI 프로그램이 기술되어 있고, 고객이 송신 버튼을 눌러 폼을 LSI 벤더의 웹 서버로 송신하면, CGI 프로그램에 따라 폼 정보가 처리된다. 이들 폼의 정보로부터 CGI 프로그램은 배치 파일 및 컨피그레이션 파일을 작성하고, 소정의 저장 장소(5)에 저장한다. 또한, 이 저장 장소는 인터넷에 의해서 고객이 액세스할 수 있어, 그 어드레스(URL)를 기록한 전자 메일이 고객에게 송신된다. 또한, 어드레스(URL)를 전자 메일에 의해서 송신하는 것 이외에도, 고객이 송신 버튼을 누름으로써 직접, 저장 장소(5)를 액세스해도 된다.
또한, 이들의 작성 이력은 작성 이력의 데이터베이스(6)에 저장된다. 또한 작성 단계에서 마지막으로 작성하고 나서 라이브러리 및 시뮬레이터가 업데이트되어 있는 경우, 라이브러리 및 시뮬레이터 저장 장소(7)로부터 최신의 라이브러리 및 시뮬레이터도 동시에, 소정의 저장 장소(5)에 저장한다. 도 3에 그와 같은 페이지 화면의 예를 나타낸다. 또한, 송신 버튼을 누르면 고객에게는 요구를 접수한 취지를 나타내는 화면이 기록된다.
전자 메일을 수신한 고객은, 전자 메일에 기록된 어드레스(URL)로부터 소정의 저장 장소(5)를 액세스하여 파일을 입수한다. 또한, 상기 CGI 프로그램의 처리 내용에 대해서는 CGI 프로그램을 행해도 되지만, 다른 처리 프로그램을 기동하여 행해도 된다.
본 발명에 따른 ASIC 설계 지원 시스템에서의 시뮬레이션용 배치 파일의 구체예를 도 4에 도시한다. 이 배치 파일은 시뮬레이터의 커맨드를 실행순으로 기재한 텍스트 파일이다. 또한, 실제의 시뮬레이션을 실행하기 위해서는 또한 그 시뮬레이션 조건을 기재한 컨피그레이션 파일이 필요하다. 이 컨피그레이션 파일도, 시뮬레이션용 배치 파일과 함께 웹 서버측에서 작성되고 고객에게 제공된다. 여기서의 컨피그레이션 파일의 구체예를 도 5에 나타낸다.
이하, 도 6을 참조하여, 이상의 처리 수순을 보다 상세하게 설명한다. 여기서는, ASIC로서 게이트 어레이나 셀 베이스 IC를 상정한다.
우선, 단계 100에서 LSI 벤더의 홈페이지의 지시에 따라, 그 입력 박스에 제품 고유의 불변인 정보, 즉 제품 사양을 입력한다. 사양 기술로서는 예를 들면, 고객 정보, 사용 용도, 전원 전압, 사용 테크놀러지(제품명), 사용 시뮬레이터, 사용 패키지, 신뢰성 보증 조건(동작 온도) 등이 포함된다.
사양 기술의 구체예로서는, 전원 전압은 5V, 3.3V 등, 사용 시뮬레이터로서는 CAD 벤더명의 CAD 제품 명칭(예를 들면, Verilog, VCS, Modelsim 등), 사용 테크놀러지로서는 LSI 벤더명의 제품 명칭(예를 들면, TC200G, TC203G 등), 사용 패키지로서는 LSI 벤더명의 패키지명, 신뢰성 보증 조건으로서는, 동작 온도(예를 들면, -20℃ ∼ +40℃) 등을 지정한다.
이들 정보는 CGI 프로그램에서 이용되는 데이터로서 웹 서버에게 송신되어 제품 정보로서 데이터베이스에 저장된다.
다음에 단계 101에서, LSI 벤더의 홈페이지의 지시에 따라, 그 입력 박스에 배치 파일과 컨피그레이션 파일의 작성 조건을 입력한다. 작성 조건 기술로서는 회로명, 테스트 데이터명(테스트 패턴명), 시뮬레이션 수법 등이다. 작성 조건 기술의 구체예로서는, 회로명은 고객명의 회로의 명칭, 테스트 데이터명은 고객명의 테스트 데이터의 명칭, 시뮬레이션 수법은 실행하는 커맨드나 조건 등을 지정한다. 이들 정보가 고객으로부터 웹 서버에 송신되며, 단계 102에서는 과거의 배치 파일이나 컨피그레이션 파일의 작성 이력의 데이터베이스를 참조하여, 고객이 과거에 배치 파일이나 컨피그레이션 파일을 작성한 이력을 검색한다. 또한, 단계 103에서 라이브러리 및 시뮬레이터의 업데이트 정보의 데이터베이스를 참조하여, 고객이 마지막으로 작성하고 나서, 라이브러리, 시뮬레이터가 업데이트되어 있는지의 여부를 확인한다.
업데이트되어 있지 않으면, 단계 105에서 지연 시간의 계수의 계산을 행한다. 이 계산에서는, 전원 전압, 사용 테크놀러지(모체), 신뢰성 보증 조건(동작 온도) 등의 정보가 사용된다.
다음에, 단계 106에서 시뮬레이션용 컨피그레이션 파일류가 작성된다. 여기서는, 단계 105에서 얻은 지연 계수와 함께, 단계 100 및 단계 101에서 얻은 사용 테크놀러지, 회로명, 테스트 패턴명 및 제품 정보 등이 사용된다.
다음에, 단계 107에서 시뮬레이션용 배치 파일이 작성된다. 여기서는, 사용 시뮬레이터, 시뮬레이터 수법, 회로명, 테스트 패턴명 등의 정보 및 단계 100에서 얻은 제품 정보 등이 사용된다.
다음에, 단계 108에서 이들 입력된 정보로부터 작성된 컨피그레이션 파일 및 배치 파일에 대하여, 제품마다의 디렉토리를 작성하고, 작성한 파일을 이동한다. 이미 제품마다의 디렉토리가 작성되어 있는 경우에는 그곳으로 이동한다.
다음에, 단계 109에서 배치 파일이나 컨피그레이션 파일의 작성 이력의 업 데이트를 행하고, 단계 110에서는 저장 장소(URL)를 표시한 전자 메일을 고객에게 송신한다. 고객은 브라우저 상에서 전자 메일에 기록된 URL을 지정하고, 인터넷을 통해 컨피그레이션 파일 및 배치 파일을 다운로드한다.
단계 104에서 고객이 마지막으로 배치 파일 및 컨피그레이션 파일을 작성하고 나서 라이브러리, 시뮬레이터 등이 업데이트되어 있는 것이 판명된 경우에는 이하와 같은 수순이 된다.
우선, 단계 111에서 배치 파일이나 컨피그레이션 파일의 작성 이력의 데이터베이스나 라이브러리 및 시뮬레이터의 업데이트 정보의 데이터베이스를 참조하여 업데이트되어 있는 것이 무엇인지의 여부를 확인한다. 단계 112에서는, 업데이트된 파일이 저장되어 있는 장소로부터, 그 파일을 제품마다의 디렉토리에 복사한다. 다음에, 단계 108 또는 단계 112가 종료한 후에 단계 109 이후의 처리를 실행한다.
통상, 이상의 업데이트되어 있는 라이브러리나 시뮬레이터의 송신은 컨피그레이션 파일 및 배치 파일의 작성 및 송신과 동시에 행해진다. 그러나, 브라우저 상에서의 지정에 의해서 어느 하나만을 행하는 것도 가능하다. 여하튼, 고객은 브라우저 상에서 전자 메일에 기록된 URL을 지정하고 인터넷을 통해 업데이트된 라이브러리나 시뮬레이터를 다운로드한다.
이들 업데이트된 라이브러리나 시뮬레이터와 함께, 필요한 컨피그레이션 파일 및 배치 파일을 얻은 고객은 역시 다운로드된 그 외의 필요한 정보류를 이용하여 시뮬레이션을 실행한다. 일반적으로, 시뮬레이션은 2단계로 행해진다. 최초로 실행되는 시뮬레이션은 추상 시뮬레이션(가상 배선 길이 시뮬레이션)이다. 가상 배선 길이 시뮬레이션이란, 실제의 셀 배치를 행하기 전에 가상선을 사용하여 행해지는 시뮬레이션이다. 즉, 가상 배선을 사용한 전체의 논리 및 타이밍의 검증을 행하는 것이다. 이 후에 또한, 실배선을 사용한 실배선 길이 시뮬레이션을 행한다. 그때마다, 상기 수속으로 빠르게 처리가 진행된다.
상기 실시예에서는 컨피그레이션 파일 및 배치 파일의 저장 장소(URL)를 표시한 전자 메일을 고객에게 송신함으로써, 이들을 고객에게 제공하고 있다. 이것은 고객의 개발 그룹이 각기 그 저장 장소(URL)로부터 필요로 하는 파일을 다운로드할 수 있어 편리하다. 그러나, 저장 장소(URL)를 표시한 전자 메일을 고객에게 송신하는 대신에, 컨피그레이션 파일 및 배치 파일 그 자체를 전자 메일에 첨부해도 좋은 것은 당연하다.
본 발명에서는 단시간에 실패가 없는 배치 파일, 컨피그레이션 파일을 LSI 벤더의 홈페이지에서 용이하게 작성시킬 수 있다.
또한 그 작성 이력보다 라이브러리, 시뮬레이터 등으로 업데이트가 있는 경우도, 이들 최신판을 LSI 벤더의 홈페이지로부터 컨피그레이션 파일이나 배치 파일의 작성과 동시에 다운로드되므로 개발 기간의 단축에 기여할 수 있다.
이상, 본 발명을 실시예에 의해 상세하게 설명하였지만, 당업자에게 있어서는 본 발명이 본원 중에 설명한 실시예에 한정되지 않는 것은 분명하다. 본 발명의 장치는, 특허 청구 범위의 기재에 의해 정해지는 본 발명의 취지 및 범위를 일탈하지 않고 수정 및 변경 형태로서 실시할 수 있다. 따라서, 본원의 기재는 예시 설명을 목적으로 하는 것으로, 본 발명에 대하여 아무런 제한적인 의미를 갖지는 않는다.
본 발명은 최신의 라이브러리나 시뮬레이터를 다운로드가 가능한 ASIC 설계를 지원하는 ASIC 설계 지원 시스템을 제공하며, 라이브러리 또는 시뮬레이터가 업데이트된 경우에 ASIC 사용자가 항상 업데이트된 라이브러리 또는 시뮬레이터로바꿀 수 있도록 적시에 업데이트를 가능하게 하는 효과가 있다.

Claims (5)

  1. ASIC 설계 지원 시스템에 있어서,
    웹 서버와,
    상기 웹 서버에 저장되며 상기 웹 서버로부터 인터넷을 통해 고객에게 송신되는 홈페이지와,
    상기 홈페이지는 상기 고객이 구입을 필요로 하는 ASIC의 사양 기술을 수취하는 폼을 포함하고,
    상기 웹 서버와 접속하여, 상기 ASIC의 사양 기술을 수취하고, 그 사양 기술로부터 상기 ASIC의 설계 및 시뮬레이션에 필요한 배치(batch) 파일 및 컨피그레이션(configuration) 파일을 생성하는 파일 생성 메카니즘과,
    상기 ASIC의 설계 및 시뮬레이션에 필요한 배치 파일 및 컨피그레이션 파일을 상기 고객에게 전송시키는 메카니즘과,
    배치 파일 및 컨피그레이션 파일의 작성 이력과, 라이브러리 및 시뮬레이터의 업데이트 정보를 참조함으로써, 상기 고객이 마지막으로 배치 파일 및 컨피그레이션 파일을 작성하고 나서 필요한 라이브러리 또는 시뮬레이터가 업데이트되어 있는지의 여부를 판단하는 업데이트 판단 메카니즘과,
    상기 업데이트 판단 메카니즘에 의해서 상기 고객이 마지막으로 배치 파일 및 컨피그레이션 파일을 작성하고 나서 필요한 라이브러리 또는 시뮬레이터가 업데이트되어 있는 것이 판명된 경우, 최신의 라이브러리 또는 시뮬레이터가 상기 고객에게 전송되는 메카니즘을 포함하는 ASIC 설계 지원 시스템.
  2. 제1항에 있어서,
    상기 파일 생성 메카니즘에 의해서 생성된 배치 파일 및 컨피그레이션 파일의 저장 장소(URL)를 연락하는 전자 메일이 상기 고객에게 전송되며, 상기 고객은 이 저장 장소로 액세스하고, 이들 생성된 배치 파일 및 컨피그레이션 파일을 다운로드하는 ASIC 설계 지원 시스템.
  3. 제1항에 있어서,
    상기 파일 생성 메카니즘에 의해서 생성된 배치 파일 및 컨피그레이션 파일은 전자 메일에 첨부되어 상기 고객에게 전송되는 ASIC 설계 지원 시스템.
  4. 제1항에 있어서,
    상기 파일 생성 메카니즘에 의해 생성된 배치 파일 및 컨피그레이션 파일은 홈페이지로부터 직접 다운로드되는 ASIC 설계 지원 시스템.
  5. 제2항에 있어서,
    상기 배치 파일 및 컨피그레이션 파일의 작성 이력, 라이브러리 및 시뮬레이터의 업데이트 정보를 참조하고, 상기 고객이 마지막으로 배치 파일 및 컨피그레이션 파일을 작성하고 나서 필요한 라이브러리 또는 시뮬레이터가 업데이트되어 있는경우, 상기 전자 메일에 최신 라이브러리 또는 시뮬레이터의 저장 장소(URL)가 기재되어 있고, 상기 고객은 홈페이지로부터 상기 라이브러리 또는 시뮬레이터를 직접 다운로드하는 ASIC 설계 지원 시스템.
KR10-2001-0036299A 2000-06-26 2001-06-25 Ａｓｉｃ 설계 지원 시스템 KR100408180B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000190811A JP3813414B2 (ja) 2000-06-26 2000-06-26 Ａｓｉｃ設計支援システム
JP2000-190811 2000-06-26

Publications (2)

Publication Number Publication Date
KR20020000722A KR20020000722A (ko) 2002-01-05
KR100408180B1 true KR100408180B1 (ko) 2003-12-03

Family

ID=18690217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0036299A KR100408180B1 (ko) 2000-06-26 2001-06-25 Ａｓｉｃ 설계 지원 시스템

Country Status (4)

Country Link
US (1) US6634010B2 (ko)
JP (1) JP3813414B2 (ko)
KR (1) KR100408180B1 (ko)
TW (1) TWI233183B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020194091A1 (en) * 2001-05-30 2002-12-19 Ilia Zverev Method and virtual support system for providing semiconductor components and standalone simulators tagged to an individual component
US20040181792A1 (en) * 2003-03-12 2004-09-16 Barajas Gaston M. Method to control, manage and monitor batched command files
US20060224397A1 (en) * 2005-03-29 2006-10-05 Ipac, Llc Methods, systems, and computer program products for saving form submissions
US20060230279A1 (en) * 2005-03-30 2006-10-12 Morris Robert P Methods, systems, and computer program products for establishing trusted access to a communication network
US20060230278A1 (en) * 2005-03-30 2006-10-12 Morris Robert P Methods,systems, and computer program products for determining a trust indication associated with access to a communication network
US20060265737A1 (en) * 2005-05-23 2006-11-23 Morris Robert P Methods, systems, and computer program products for providing trusted access to a communicaiton network based on location
US7720556B2 (en) * 2005-12-21 2010-05-18 Lsi Corporation Web-enabled solutions for memory compilation to support pre-sales estimation of memory size, performance and power data for memory components
US9646121B2 (en) 2013-03-21 2017-05-09 Renesas Electronics Corporation Semiconductor device simulator, simulation method, and non-transitory computer readable medium
CN104426997B (zh) * 2013-09-11 2019-06-21 中兴通讯股份有限公司 信令跟踪的处理方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0765040A (ja) * 1993-08-24 1995-03-10 Matsushita Electric Ind Co Ltd 機能データインターフェース方法および機能データインターフェース装置
JPH07325848A (ja) * 1994-05-31 1995-12-12 Nec Corp 設計データ管理装置
US5703788A (en) * 1995-06-07 1997-12-30 Lsi Logic Corporation Configuration management and automated test system ASIC design software
US5752002A (en) * 1995-06-12 1998-05-12 Sand Microelectronics, Inc. Method and apparatus for performance optimization of integrated circuit designs
WO1999028840A1 (en) * 1997-12-01 1999-06-10 Improv Systems, Inc. Method of generating application specific integrated circuits using a programmable hardware architecture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557774A (en) * 1993-03-22 1996-09-17 Hitachi, Ltd. Method for making test environmental programs
US6151643A (en) 1996-06-07 2000-11-21 Networks Associates, Inc. Automatic updating of diverse software products on multiple client computer systems by downloading scanning application to client computer and generating software list on client computer
US6311309B1 (en) 1996-10-28 2001-10-30 Altera Corporation Methods and apparatus for simulating a portion of a circuit design
US5950201A (en) * 1996-12-06 1999-09-07 International Business Machines Corporation Computerized design automation method using a single logical PFVL paradigm
US5974454A (en) 1997-11-14 1999-10-26 Microsoft Corporation Method and system for installing and updating program module components
JP2001326151A (ja) * 2000-05-16 2001-11-22 Nec Corp 半導体集積回路製作システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0765040A (ja) * 1993-08-24 1995-03-10 Matsushita Electric Ind Co Ltd 機能データインターフェース方法および機能データインターフェース装置
JPH07325848A (ja) * 1994-05-31 1995-12-12 Nec Corp 設計データ管理装置
US5703788A (en) * 1995-06-07 1997-12-30 Lsi Logic Corporation Configuration management and automated test system ASIC design software
US5752002A (en) * 1995-06-12 1998-05-12 Sand Microelectronics, Inc. Method and apparatus for performance optimization of integrated circuit designs
WO1999028840A1 (en) * 1997-12-01 1999-06-10 Improv Systems, Inc. Method of generating application specific integrated circuits using a programmable hardware architecture

Also Published As

Publication number Publication date
JP2002007496A (ja) 2002-01-11
TWI233183B (en) 2005-05-21
US20010056446A1 (en) 2001-12-27
KR20020000722A (ko) 2002-01-05
US6634010B2 (en) 2003-10-14
JP3813414B2 (ja) 2006-08-23

Similar Documents

Publication Publication Date Title
TW315437B (en) Machine translation method and device
KR100290198B1 (ko) 클라이언트와비상주서버프로그램사이의통신을위한시스템
US6112312A (en) Method for generating functional tests for a microprocessor having several operating modes and features
US11914933B2 (en) Generation of dynamic design flows for integrated circuits
US8117576B2 (en) Method for using an equivalence checker to reduce verification effort in a system having analog blocks
US6578174B2 (en) Method and system for chip design using remotely located resources
KR100408180B1 (ko) Ａｓｉｃ 설계 지원 시스템
US20050223029A1 (en) Recognition and referencing method for access to dynamic objects in pages to be browsed on internet
US20050131783A1 (en) System, method, and computer program product for network-based part management system
US7836102B2 (en) Method and system for enhancing software documentation and help systems
GB2350537A (en) Display control apparatus and storage medium
US7949989B2 (en) Methods, systems and computer program products for layout device matching driven by a schematic editor
US20060064290A1 (en) Circuit-level memory and combinational block modeling
Horton Pocket Linux Guide
JP2001101277A (ja) コンポーネント管理システム、コンポーネント管理装置およびコンポーネント管理プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2006285860A (ja) シミュレーションモデル生成方法およびその装置
Libby et al. Migrating from WooCommerce
JP2000172730A (ja) 論理合成装置
Wehn High-Level Synthesis: A Critical Assessment
CN116628378A (zh) 一种基于SaaS平台的网站快速搭建系统
JP2006163523A (ja) 動作モデル生成方法および動作モデル生成方法
Lewis Is Your Web Site Obsolete?
Mathys et al. Design reuse: a methodology and implementation
Raucci et al. Web Sites for NT Hardware
KR20080054170A (ko) 웹 페이지 테스트 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee