JP5067317B2 - 検証支援プログラム、検証支援装置、および検証支援方法 - Google Patents
検証支援プログラム、検証支援装置、および検証支援方法 Download PDFInfo
- Publication number
- JP5067317B2 JP5067317B2 JP2008218411A JP2008218411A JP5067317B2 JP 5067317 B2 JP5067317 B2 JP 5067317B2 JP 2008218411 A JP2008218411 A JP 2008218411A JP 2008218411 A JP2008218411 A JP 2008218411A JP 5067317 B2 JP5067317 B2 JP 5067317B2
- Authority
- JP
- Japan
- Prior art keywords
- description
- node
- implementation
- location
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Description
まず、本実施の形態の概要について説明する。本実施の形態では、検証対象となる半導体集積回路(たとえば、LSI:Large Scale Integration)の仕様変更にともなう仕様と実装との整合性確認を支援する手法を提案する。特に、機能検証に利用されるアサーションに着目し、仕様変更にともなって変更すべき実装記述内のアサーション記述を効率的かつ網羅的に特定する手法を提案する。
つぎに、実施の形態にかかる検証支援装置100のハードウェア構成について説明する。図2は、検証支援装置のハードウェア構成を示すブロック図である。図2において、検証支援装置100は、CPU(Central Processing Unit)201と、ROM(Read‐Only Memory)202と、RAM(Random Access Memory)203と、磁気ディスクドライブ204と、磁気ディスク205と、光ディスクドライブ206と、光ディスク207と、ディスプレイ208と、I/F(Interface)209と、キーボード210と、マウス211と、スキャナ212と、プリンタ213と、を備えている。また、各構成部はバス200によってそれぞれ接続されている。
つぎに、検証対象の仕様記述(たとえば、図1に示した仕様記述S1,S2)のデータ構造について説明する。図3は、仕様記述のデータ構造をモデル化して示す説明図である。図3に示すように、仕様モデル300は、検証対象に関する機能群とシナリオ群と操作群とからなる階層構造を有している。
ここで、図1に示した仕様変更後の仕様記述S2を例に挙げて、仕様記述の具体例について説明する。図4は、仕様記述の具体例を示す説明図(その1)である。図4において、仕様記述S2には、検証対象の機能仕様がXML(Extensible Markup Language)を用いて記述されている。なお、図面では、仕様記述S2の一部を抜粋して表示している。
つぎに、検証対象の仕様変更後の機能「Function_A」に関する実装記述Hを例に挙げて、実装記述の具体例について説明する。図5は、実装記述の具体例を示す説明図である。図5において、実装記述Hには、検証対象の機能「Function_A」を実現するためのプログラムがHDL(Hardware Description Language)を用いて記述されている。
つぎに、検証支援装置100の機能的構成について説明する。図6は、検証支援装置の機能的構成を示すブロック図である。図6において、検証支援装置100は、取得部601と、作成部602と、第1の関連付け部603と、第2の関連付け部604と、検出部605と、抽出部606と、特定部607と、選択部608と、探索部609と、決定部610と、第1の検索部611と、第2の検索部612と、出力部613と、を含む構成である。
つぎに、上述した第1および第2の関連付け結果を用いて、検証対象の仕様変更後の仕様と実装との整合性確認手法について説明する。検証対象の仕様変更には、検証対象の機能の追加、削除、変更などの検証対象全体の変更がある。
ここで、抽出部606による抽出処理の具体的な処理内容について説明する。まず、特定部607は、検証対象の仕様変更前および仕様変更後の仕様記述を用いて、検証対象の仕様変更にともなう仕様変更後の仕様記述内の変更箇所を特定する。
つぎに、検証対象の仕様変更により影響を受ける記述箇所から実装記述内の変更すべき記述箇所を検索する処理について説明する。まず、第1の検索部611は、第2の関連付け部604によって関連付けられた関連付け結果に基づいて、構造体の中から抽出部606によって抽出された記述箇所と関連付けられたノードを検索する。そして、第2の検索部612は、第1の関連付け部603によって関連付けられた関連付け結果に基づいて、実装記述の中から第1の検索部611によって検索されたノードと関連付けられた記述箇所を検索する。
つぎに、本実施の形態にかかる検証支援装置100の検証支援処理手順について説明する。以下に説明する手順は、検証支援装置100に検証対象の仕様変更前後の仕様記述(たとえば、仕様記述S1,S2)および仕様変更後の機能に関する実装記述(たとえば、実装記述H)を入力することでコンピュータにより自動実行される。
つぎに、図17に示したステップS1703における第1の関連付け処理の具体的な処理手順について説明する。図18は、第1の関連付け処理の具体的な処理手順の一例を示すフローチャートである。図18のフローチャートにおいて、まず、選択部608により、図17に示したステップS1702において作成された制御フローグラフの中から任意のノードを選択する(ステップS1801)。
つぎに、図17に示したステップS1704における第2の関連付け処理の具体的な処理手順について説明する。図19は、第2の関連付け処理の具体的な処理手順の一例を示すフローチャートである。図19のフローチャートにおいて、まず、図17に示したステップS1701において取得された仕様変更後の仕様記述の中から検出されていない未検出のシナリオに関する記述箇所があるか否かを判断する(ステップS1901)。
つぎに、図17に示したステップS1705における抽出処理の具体的な処理手順について説明する。図20は、抽出処理の具体的な処理手順の一例を示すフローチャートである。図20のフローチャートにおいて、まず、特定部607により、図17に示したステップS1701において取得された仕様変更前の仕様記述および仕様変更後の仕様記述を用いて、検証対象の仕様変更にともなう仕様変更後の仕様記述内の変更箇所を特定する(ステップS2001)。
つぎに、図17に示したステップS1706における検索処理の具体的な処理手順について説明する。図21は、検索処理の具体的な処理手順の一例を示すフローチャートである。図21のフローチャートにおいて、まず、図20に示したステップS2012において抽出された影響範囲の中から選択されていない未選択のシナリオがあるか否かを判断する(ステップS2101)。
前記コンピュータを、
前記検証対象の機能を実現するために実行される一連の要素群および前記機能を実現するために満たすべき前記要素の制約条件が記述された仕様記述と、前記検証対象の機能に関する実装記述とを取得する取得手段、
前記取得手段によって取得された実装記述に基づいて、前記一連の要素群および当該要素の制約条件をノードとしてグラフ化された構造体を作成する作成手段、
前記作成手段によって作成された構造体内のノードと、当該ノードがあらわす要素または制約条件に関する前記実装記述内の記述箇所とを関連付ける第1の関連付け手段、
前記仕様記述内の要素または制約条件に関する記述を用いて、前記構造体の中から前記要素または前記制約条件をあらわすノードを検出することにより、前記構造体内のノードと、当該ノードがあらわす要素または制約条件に関する前記仕様記述内の記述箇所とを関連付ける第2の関連付け手段、
前記第1および第2の関連付け手段によって関連付けられた関連付け結果を出力する出力手段、
として機能させることを特徴とする検証支援プログラム。
前記仕様記述の中から前記検証対象の仕様変更により影響を受ける記述箇所を抽出する抽出手段、
前記第2の関連付け手段によって関連付けられた関連付け結果に基づいて、前記構造体の中から前記抽出手段によって抽出された記述箇所と関連付けられたノードを検索する第1の検索手段、
前記第1の関連付け手段によって関連付けられた関連付け結果に基づいて、前記実装記述の中から前記第1の検索手段によって検索されたノードと関連付けられた記述箇所を検索する第2の検索手段として機能させ、
前記出力手段は、
前記第2の検索手段によって検索された検索結果を出力することを特徴とする付記1に記載の検証支援プログラム。
前記検証対象の仕様変更前および仕様変更後の仕様記述を用いて、前記検証対象の仕様変更にともなう前記仕様変更後の仕様記述内の変更箇所を特定する特定手段、
前記特定手段によって特定された変更箇所の中から任意の要素を選択する選択手段、
前記仕様変更後の仕様記述の中から前記選択手段によって選択された要素の制約条件を探索する探索手段、
前記探索手段によって探索された制約条件に関する記述箇所を前記検証対象の仕様変更により影響を受ける記述箇所に決定する決定手段として機能させ、
前記抽出手段は、
前記仕様変更後の仕様記述の中から、前記変更箇所と前記決定手段によって決定された記述箇所とを抽出することを特徴とする付記2に記載の検証支援プログラム。
前記仕様変更後の仕様記述に基づく要素間の遷移関係に基づいて、前記選択手段によって選択された要素を起点として遷移元となる要素を順次辿ることにより、前記仕様変更後の仕様記述の中から前記仕様変更により影響を受ける要素を探索し、
前記決定手段は、
前記探索手段によって探索された要素に関する記述箇所と、当該要素の制約条件に関する記述箇所とを前記検証対象の仕様変更により影響を受ける記述箇所に決定することを特徴とする付記3に記載の検証支援プログラム。
前記仕様変更後の仕様記述の中から任意の制約条件を選択し、
前記探索手段は、
前記仕様変更後の仕様記述の中から前記選択手段によって選択された制約条件が定義された要素を探索し、
前記決定手段は、
前記探索手段によって探索された要素に関する記述箇所を前記検証対象の仕様変更により影響を受ける記述箇所に決定することを特徴とする付記3または4に記載の検証支援プログラム。
前記制約条件は、前記シナリオまたは前記操作の事前条件、事後条件および不変条件の少なくともいずれかであり、
前記作成手段は、
前記実装記述に記述されている前記シナリオ、前記操作、前記事前条件、前記事後条件および前記不変条件をノードとして有向グラフ化することにより、前記検証対象の実装時における制御の流れをあらわす制御フローグラフを作成することを特徴とする付記1〜5のいずれか一つに記載の検証支援プログラム。
前記検証対象の機能を実現するために実行される一連の要素群および前記機能を実現するために満たすべき前記要素の制約条件が記述された仕様記述と、前記検証対象の機能に関する実装記述とを取得する取得手段と、
前記取得手段によって取得された実装記述に基づいて、前記一連の要素群および当該要素の制約条件をノードとしてグラフ化された構造体を作成する作成手段と、
前記作成手段によって作成された構造体内のノードと、当該ノードがあらわす要素または制約条件に関する前記実装記述内の記述箇所とを関連付ける第1の関連付け手段と、
前記仕様記述内の要素または制約条件に関する記述を用いて、前記構造体の中から前記要素または前記制約条件をあらわすノードを検出することにより、前記構造体内のノードと、当該ノードがあらわす要素または制約条件に関する前記仕様記述内の記述箇所とを関連付ける第2の関連付け手段と、
前記第1および第2の関連付け手段によって関連付けられた関連付け結果を出力する出力手段と、
を備えることを特徴とする検証支援装置。
前記制御手段により、前記検証対象の機能を実現するために実行される一連の要素群および前記機能を実現するために満たすべき前記要素の制約条件が記述された仕様記述と、前記検証対象の機能に関する実装記述とを取得する取得工程と、
前記制御手段により、前記取得工程によって取得された実装記述に基づいて、前記一連の要素群および当該要素の制約条件をノードとしてグラフ化された構造体を作成する作成工程と、
前記制御手段により、前記作成工程によって作成された構造体内のノードと、当該ノードがあらわす要素または制約条件に関する前記実装記述内の記述箇所とを関連付ける第1の関連付け工程と、
前記制御手段により、前記仕様記述内の要素または制約条件に関する記述を用いて、前記構造体の中から前記要素または前記制約条件をあらわすノードを検出することにより、前記構造体内のノードと、当該ノードがあらわす要素または制約条件に関する前記仕様記述内の記述箇所とを関連付ける第2の関連付け工程と、
前記制御手段により、前記第1および第2の関連付け工程によって関連付けられた関連付け結果を出力する出力工程と、
を実行することを特徴とする検証支援方法。
601 取得部
602 作成部
603 第1の関連付け部
604 第2の関連付け部
605 検出部
606 抽出部
607 特定部
608 選択部
609 探索部
610 決定部
611 第1の検索部
612 第2の検索部
613 出力部
Claims (7)
- 検証対象の仕様と実装との整合性確認をコンピュータに支援させる検証支援プログラムであって、
前記コンピュータを、
前記検証対象の機能を実現するために実行される一連の要素群および前記機能を実現するために満たすべき前記要素の制約条件が記述された仕様記述と、前記検証対象の機能に関する実装記述とを取得する取得手段、
前記取得手段によって取得された実装記述に基づいて、前記一連の要素群および当該要素の制約条件をノードとしてグラフ化された構造体を作成する作成手段、
前記作成手段によって作成された構造体内のノードと、当該ノードがあらわす要素または制約条件に関する前記実装記述内の記述箇所とを関連付ける第1の関連付け手段、
前記仕様記述内の要素または制約条件に関する記述を用いて、前記構造体の中から前記要素または前記制約条件をあらわすノードを検出することにより、前記構造体内のノードと、当該ノードがあらわす要素または制約条件に関する前記仕様記述内の記述箇所とを関連付ける第2の関連付け手段、
前記第1および第2の関連付け手段によって関連付けられた関連付け結果を出力する出力手段、
として機能させることを特徴とする検証支援プログラム。 - 前記コンピュータを、
前記仕様記述の中から前記検証対象の仕様変更により影響を受ける記述箇所を抽出する抽出手段、
前記第2の関連付け手段によって関連付けられた関連付け結果に基づいて、前記構造体の中から前記抽出手段によって抽出された記述箇所と関連付けられたノードを検索する第1の検索手段、
前記第1の関連付け手段によって関連付けられた関連付け結果に基づいて、前記実装記述の中から前記第1の検索手段によって検索されたノードと関連付けられた記述箇所を検索する第2の検索手段として機能させ、
前記出力手段は、
前記第2の検索手段によって検索された検索結果を出力することを特徴とする請求項1に記載の検証支援プログラム。 - 前記コンピュータを、
前記検証対象の仕様変更前および仕様変更後の仕様記述を用いて、前記検証対象の仕様変更にともなう前記仕様変更後の仕様記述内の変更箇所を特定する特定手段、
前記特定手段によって特定された変更箇所の中から任意の要素を選択する選択手段、
前記仕様変更後の仕様記述の中から前記選択手段によって選択された要素の制約条件を探索する探索手段、
前記探索手段によって探索された制約条件に関する記述箇所を前記検証対象の仕様変更により影響を受ける記述箇所に決定する決定手段として機能させ、
前記抽出手段は、
前記仕様変更後の仕様記述の中から、前記変更箇所と前記決定手段によって決定された記述箇所とを抽出することを特徴とする請求項2に記載の検証支援プログラム。 - 前記探索手段は、
前記仕様変更後の仕様記述に基づく要素間の遷移関係に基づいて、前記選択手段によって選択された要素を起点として遷移元となる要素を順次辿ることにより、前記仕様変更後の仕様記述の中から前記仕様変更により影響を受ける要素を探索し、
前記決定手段は、
前記探索手段によって探索された要素に関する記述箇所と、当該要素の制約条件に関する記述箇所とを前記検証対象の仕様変更により影響を受ける記述箇所に決定することを特徴とする請求項3に記載の検証支援プログラム。 - 前記選択手段は、
前記仕様変更後の仕様記述の中から任意の制約条件を選択し、
前記探索手段は、
前記仕様変更後の仕様記述の中から前記選択手段によって選択された制約条件が定義された要素を探索し、
前記決定手段は、
前記探索手段によって探索された要素に関する記述箇所を前記検証対象の仕様変更により影響を受ける記述箇所に決定することを特徴とする請求項3または4に記載の検証支援プログラム。 - 検証対象の仕様と実装との整合性確認を支援する検証支援装置であって、
前記検証対象の機能を実現するために実行される一連の要素群および前記機能を実現するために満たすべき前記要素の制約条件が記述された仕様記述と、前記検証対象の機能に関する実装記述とを取得する取得手段と、
前記取得手段によって取得された実装記述に基づいて、前記一連の要素群および当該要素の制約条件をノードとしてグラフ化された構造体を作成する作成手段と、
前記作成手段によって作成された構造体内のノードと、当該ノードがあらわす要素または制約条件に関する前記実装記述内の記述箇所とを関連付ける第1の関連付け手段と、
前記仕様記述内の要素または制約条件に関する記述を用いて、前記構造体の中から前記要素または前記制約条件をあらわすノードを検出することにより、前記構造体内のノードと、当該ノードがあらわす要素または制約条件に関する前記仕様記述内の記述箇所とを関連付ける第2の関連付け手段と、
前記第1および第2の関連付け手段によって関連付けられた関連付け結果を出力する出力手段と、
を備えることを特徴とする検証支援装置。 - 制御手段および記憶手段を備え、検証対象の仕様と実装との整合性確認を支援するコンピュータが、
前記制御手段により、前記検証対象の機能を実現するために実行される一連の要素群および前記機能を実現するために満たすべき前記要素の制約条件が記述された仕様記述と、前記検証対象の機能に関する実装記述とを取得する取得工程と、
前記制御手段により、前記取得工程によって取得された実装記述に基づいて、前記一連の要素群および当該要素の制約条件をノードとしてグラフ化された構造体を作成する作成工程と、
前記制御手段により、前記作成工程によって作成された構造体内のノードと、当該ノードがあらわす要素または制約条件に関する前記実装記述内の記述箇所とを関連付ける第1の関連付け工程と、
前記制御手段により、前記仕様記述内の要素または制約条件に関する記述を用いて、前記構造体の中から前記要素または前記制約条件をあらわすノードを検出することにより、前記構造体内のノードと、当該ノードがあらわす要素または制約条件に関する前記仕様記述内の記述箇所とを関連付ける第2の関連付け工程と、
前記制御手段により、前記第1および第2の関連付け工程によって関連付けられた関連付け結果を出力する出力工程と、
を実行することを特徴とする検証支援方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008218411A JP5067317B2 (ja) | 2008-08-27 | 2008-08-27 | 検証支援プログラム、検証支援装置、および検証支援方法 |
US12/472,995 US20100058262A1 (en) | 2008-08-27 | 2009-05-27 | Verification assisting program, verification assisting apparatus, and verification assisting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008218411A JP5067317B2 (ja) | 2008-08-27 | 2008-08-27 | 検証支援プログラム、検証支援装置、および検証支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010055293A JP2010055293A (ja) | 2010-03-11 |
JP5067317B2 true JP5067317B2 (ja) | 2012-11-07 |
Family
ID=41727167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008218411A Expired - Fee Related JP5067317B2 (ja) | 2008-08-27 | 2008-08-27 | 検証支援プログラム、検証支援装置、および検証支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100058262A1 (ja) |
JP (1) | JP5067317B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10152406B2 (en) * | 2015-08-25 | 2018-12-11 | Fujistu Limited | Software program repair |
KR101688899B1 (ko) | 2015-09-03 | 2016-12-23 | 경북대학교 산학협력단 | 광대역 발룬 및 이를 이용한 광대역 다이폴 안테나 |
US11262986B2 (en) * | 2019-06-28 | 2022-03-01 | Asapp, Inc. | Automatic software generation for computer systems |
US11537448B1 (en) | 2021-12-14 | 2022-12-27 | Asapp, Inc. | Adapting application programming interfaces with schema mappings |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5659554A (en) * | 1994-01-26 | 1997-08-19 | Kabushiki Kaisha Toshiba | Test case generating apparatus |
JP2004171423A (ja) * | 2002-11-22 | 2004-06-17 | Fujitsu Ltd | サービス効果向上方式 |
US7467122B2 (en) * | 2004-11-05 | 2008-12-16 | Hitachi, Ltd. | System for aiding the design of product configuration |
US7496750B2 (en) * | 2004-12-07 | 2009-02-24 | Cisco Technology, Inc. | Performing security functions on a message payload in a network element |
US20060155862A1 (en) * | 2005-01-06 | 2006-07-13 | Hari Kathi | Data traffic load balancing based on application layer messages |
JP2006285865A (ja) * | 2005-04-04 | 2006-10-19 | Nec Electronics Corp | レジスタ転送レベル記述と動作記述間の対応関係特定方法、装置及びプログラム |
JP4564914B2 (ja) * | 2005-10-20 | 2010-10-20 | Necエンジニアリング株式会社 | アサーション自動生成装置および論理回路設計検証方法 |
JP2007128123A (ja) * | 2005-11-01 | 2007-05-24 | Hitachi Ltd | 影響範囲抽出システム |
JP4445480B2 (ja) * | 2006-03-23 | 2010-04-07 | 富士通株式会社 | シナリオ生成方法、シナリオ生成プログラム、シナリオ生成装置 |
JP4607918B2 (ja) * | 2007-03-27 | 2011-01-05 | 株式会社東芝 | プログラム検証仕様生成装置、方法およびプログラム |
JP2010128583A (ja) * | 2008-11-25 | 2010-06-10 | Toshiba Corp | テスト容易化設計装置ならびにその方法およびプログラム |
US20110046938A1 (en) * | 2009-08-19 | 2011-02-24 | Fujitsu Limited | Verification apparatus and design verification program |
-
2008
- 2008-08-27 JP JP2008218411A patent/JP5067317B2/ja not_active Expired - Fee Related
-
2009
- 2009-05-27 US US12/472,995 patent/US20100058262A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2010055293A (ja) | 2010-03-11 |
US20100058262A1 (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11392485B2 (en) | Auto test generator | |
US8745595B2 (en) | Information processing apparatus and method of acquiring trace log | |
JP4395761B2 (ja) | プログラムテスト支援装置およびその方法 | |
US8095913B2 (en) | Computer readable storage medium that stores a test specifications creating program, test specifications creating apparatus and test specifications creating method | |
Henard et al. | Towards automated testing and fixing of re-engineered feature models | |
JP2010504572A (ja) | モデル検査で用いられる遷移システムの生成 | |
US8769516B2 (en) | Systems and methods for automated support for repairing input model errors | |
KR101554424B1 (ko) | 테스트 케이스 생성 자동화 방법 및 장치 | |
JP4657912B2 (ja) | 設計装置および設計方法とそのプログラム | |
JP6486574B2 (ja) | プログラムコード生成装置、プログラムコード生成方法及びプログラムコード生成プログラム | |
JP5067317B2 (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
US10846059B2 (en) | Automated generation of software bindings | |
US10073764B1 (en) | Method for instruction sequence execution analysis and visualization | |
Müller et al. | A model-based approach to impact analysis using model differencing | |
US20190102166A1 (en) | Creation and execution of customised code for a data processing platform | |
JP2010237841A (ja) | 動作検証装置および動作検証プログラム | |
Mani et al. | Automated support for repairing input-model faults | |
US8458110B2 (en) | Verification support apparatus, verification support method, and computer product | |
US20040205560A1 (en) | Method and apparatus for testing embedded examples in documentation | |
JP7380851B2 (ja) | テストスクリプト生成装置、テストスクリプト生成方法及びプログラム | |
JP2006058172A (ja) | テストパターン生成システム、テストパターン解析システム、テストパターン生成方法、テストパターン解析方法、テストパターン生成プログラム、テストパターン解析プログラム、および記録媒体 | |
JP2014048856A (ja) | ソフトウェア検証用プログラムおよびソフトウェア検証システム | |
JP2013058075A (ja) | シナリオテストのテスト項目生成装置及び方法及びプログラム | |
JP2008117280A (ja) | ソフトウェアソースコードの検索方法及びシステム | |
US11782682B2 (en) | Providing metric data for patterns usable in a modeling environment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |