JPH05290125A - アナログ回路基板の自動設計システム - Google Patents
アナログ回路基板の自動設計システムInfo
- Publication number
- JPH05290125A JPH05290125A JP3314147A JP31414791A JPH05290125A JP H05290125 A JPH05290125 A JP H05290125A JP 3314147 A JP3314147 A JP 3314147A JP 31414791 A JP31414791 A JP 31414791A JP H05290125 A JPH05290125 A JP H05290125A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit blocks
- circuit block
- blocks
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Abstract
(57)【要約】
【目的】 経験の浅い設計者によっても、熟練設計者に
よる設計と同等の期間で、所期の性能を発揮し得るアナ
ログプリント基板を設計出来る自動設計システムを提供
する。 【構成】 複数の回路ブロックの夫々についての標準的
な形状データが格納されているデータベースと、回路ブ
ロックの配置及び配線に際して考慮すべき設計上の制約
についての知識、回路ブロックの配置順序等の設計プロ
セスについての知識が格納されている知識ベースとを具
え、コンピュータシステム(３)は、前記データベースか
ら回路ブロックの形状データを呼び出し、該形状データ
を初期値として、前記知識ベースを参照することによっ
て、設計上の制約を満足し、且つ所定の基板内に収まる
回路ブロックの配置及び回路ブロック間の配線を決定す
る。
よる設計と同等の期間で、所期の性能を発揮し得るアナ
ログプリント基板を設計出来る自動設計システムを提供
する。 【構成】 複数の回路ブロックの夫々についての標準的
な形状データが格納されているデータベースと、回路ブ
ロックの配置及び配線に際して考慮すべき設計上の制約
についての知識、回路ブロックの配置順序等の設計プロ
セスについての知識が格納されている知識ベースとを具
え、コンピュータシステム(３)は、前記データベースか
ら回路ブロックの形状データを呼び出し、該形状データ
を初期値として、前記知識ベースを参照することによっ
て、設計上の制約を満足し、且つ所定の基板内に収まる
回路ブロックの配置及び回路ブロック間の配線を決定す
る。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ回路を配置し
てなるアナログプリント基板の自動設計システムに関
し、特に設計上の知識を記述した知識ベースを利用した
自動設計システムに関するものである。
てなるアナログプリント基板の自動設計システムに関
し、特に設計上の知識を記述した知識ベースを利用した
自動設計システムに関するものである。
【０００２】
【従来の技術】従来、デジタル回路からなるデジタルプ
リント基板の設計においては、所定の外形を有する基板
上に複数のデジタル回路ブロックを自動的に配置し、且
つ回路ブロック間を配線パターンで自動的に連結する自
動設計システムの開発が進んでいる。
リント基板の設計においては、所定の外形を有する基板
上に複数のデジタル回路ブロックを自動的に配置し、且
つ回路ブロック間を配線パターンで自動的に連結する自
動設計システムの開発が進んでいる。
【０００３】これに対し、アナログプリント基板の設計
においては、設計者とＣＡＤとのマンマシンシステムを
構築し、設計者自身が自己の蓄積した設計上の知識を駆
使して、所定の外形を有する基板上の回路ブロックの配
置や、回路ブロック間の配線をマニュアル方式で決定し
ており、完全な自動化には至っていない。これは、アナ
ログ回路においては、回路ブロック間の電気的な干渉
等、アナログ回路特有の問題を考慮せねばならず、熟練
した設計者の知識を設計情報に採り入れる必要があるか
らである。
においては、設計者とＣＡＤとのマンマシンシステムを
構築し、設計者自身が自己の蓄積した設計上の知識を駆
使して、所定の外形を有する基板上の回路ブロックの配
置や、回路ブロック間の配線をマニュアル方式で決定し
ており、完全な自動化には至っていない。これは、アナ
ログ回路においては、回路ブロック間の電気的な干渉
等、アナログ回路特有の問題を考慮せねばならず、熟練
した設計者の知識を設計情報に採り入れる必要があるか
らである。
【０００４】
【発明が解決しようとする課題】従って、従来のマンマ
シンシステムによるアナログプリント基板の設計におい
ては、アナログ電気回路の知識の少ない設計者では、所
期の性能を発揮するプリント基板が設計出来ず、或いは
設計に要する期間が長くなる問題があった。
シンシステムによるアナログプリント基板の設計におい
ては、アナログ電気回路の知識の少ない設計者では、所
期の性能を発揮するプリント基板が設計出来ず、或いは
設計に要する期間が長くなる問題があった。
【０００５】本発明の目的は、経験の浅い設計者によっ
ても、熟練設計者による設計と同等の期間で、所期の性
能を発揮し得るアナログプリント基板を設計出来る自動
設計システムを提供することである。
ても、熟練設計者による設計と同等の期間で、所期の性
能を発揮し得るアナログプリント基板を設計出来る自動
設計システムを提供することである。
【０００６】
【課題を解決する為の手段】本発明に係るアナログプリ
ント基板の自動設計システムは、設計対象のアナログ回
路を形成すべき基板領域の外郭形状を規定する外形デー
タと、該基板領域に配置すべき各回路ブロックを識別す
るための複数のフィーチャ名とを入力することによっ
て、該基板領域上の各回路ブロックの配置及び回路ブロ
ック間の配線が自動的に出力されるものであって、図形
ライブラリ手段、第１及び第２の知識ベース手段、及び
制御手段から構成される。
ント基板の自動設計システムは、設計対象のアナログ回
路を形成すべき基板領域の外郭形状を規定する外形デー
タと、該基板領域に配置すべき各回路ブロックを識別す
るための複数のフィーチャ名とを入力することによっ
て、該基板領域上の各回路ブロックの配置及び回路ブロ
ック間の配線が自動的に出力されるものであって、図形
ライブラリ手段、第１及び第２の知識ベース手段、及び
制御手段から構成される。
【０００７】図形ライブラリ手段には、複数の回路ブロ
ックの夫々について、回路ブロックの外形を含む標準的
な形状データがフィーチャ名と共に格納されている。
ックの夫々について、回路ブロックの外形を含む標準的
な形状データがフィーチャ名と共に格納されている。
【０００８】第１知識ベース手段には、複数の回路ブロ
ックの夫々について、回路ブロックの配置及び配線に際
して考慮すべき設計上の制約についての知識がフィーチ
ャ名と共に記述されている。又、第２知識ベース手段に
は、複数の回路ブロックの配置順序、及び回路ブロック
間の配線順序を含む設計プロセスについての知識が記述
されている。
ックの夫々について、回路ブロックの配置及び配線に際
して考慮すべき設計上の制約についての知識がフィーチ
ャ名と共に記述されている。又、第２知識ベース手段に
は、複数の回路ブロックの配置順序、及び回路ブロック
間の配線順序を含む設計プロセスについての知識が記述
されている。
【０００９】制御手段は、前記入力された複数のフィー
チャ名に基づいて、図形ライブラリ手段から対応する回
路ブロックの形状データを呼び出し、該形状データを初
期値として、第２知識ベース手段を参照することによっ
て、前記入力された外形データの基板領域上で各回路ブ
ロックの配置及び回路ブロック間の配線を試行しつつ、
第１知識ベース手段を参照することによって、設計上の
制約を満足し、且つ前記入力された外形データの基板領
域内に収まる回路ブロックの配置及び回路ブロック間の
配線を探索し、その結果を出力するものである。
チャ名に基づいて、図形ライブラリ手段から対応する回
路ブロックの形状データを呼び出し、該形状データを初
期値として、第２知識ベース手段を参照することによっ
て、前記入力された外形データの基板領域上で各回路ブ
ロックの配置及び回路ブロック間の配線を試行しつつ、
第１知識ベース手段を参照することによって、設計上の
制約を満足し、且つ前記入力された外形データの基板領
域内に収まる回路ブロックの配置及び回路ブロック間の
配線を探索し、その結果を出力するものである。
【００１０】
【作用】図形ライブラリ手段に格納されている形状デー
タは、対象とするアナログ回路が形成されるべき基板領
域の形状には拘らず、各回路ブロックの標準的な外形等
を規定するものであって、該形状データは、回路ブロッ
クの種類等に応じて予め設計される。
タは、対象とするアナログ回路が形成されるべき基板領
域の形状には拘らず、各回路ブロックの標準的な外形等
を規定するものであって、該形状データは、回路ブロッ
クの種類等に応じて予め設計される。
【００１１】第１知識ベース手段に記述される設計上の
制約には、例えば、回路ブロックの面積、入出力ピンの
位置、隣接してはならない回路ブロックのフィーチャ
名、隣接する回路ブロックとの電気的な干渉についての
情報、配線のパターン幅、配線についての電気的な干渉
計算式等が含まれ、これらの制約には、設計者の知識が
反映されている。又、第２知識ベース手段に記述される
設計プロセスにも同様に、設計者の知識が反映されてい
る。
制約には、例えば、回路ブロックの面積、入出力ピンの
位置、隣接してはならない回路ブロックのフィーチャ
名、隣接する回路ブロックとの電気的な干渉についての
情報、配線のパターン幅、配線についての電気的な干渉
計算式等が含まれ、これらの制約には、設計者の知識が
反映されている。又、第２知識ベース手段に記述される
設計プロセスにも同様に、設計者の知識が反映されてい
る。
【００１２】制御手段に対して、設計対象のアナログ回
路を形成すべき基板領域の外形データと複数のフィーチ
ャ名が入力されることによって、先ず、入力された複数
のフィーチャ名に基づいて、図形ライブラリ手段から対
応する回路ブロックの形状データが呼び出され、これに
よって、基板領域の形状とは無関係に、各回路ブロック
の外形が初期値として決定される。
路を形成すべき基板領域の外形データと複数のフィーチ
ャ名が入力されることによって、先ず、入力された複数
のフィーチャ名に基づいて、図形ライブラリ手段から対
応する回路ブロックの形状データが呼び出され、これに
よって、基板領域の形状とは無関係に、各回路ブロック
の外形が初期値として決定される。
【００１３】次に、入力された外形データの基板領域上
において、第２知識ベース手段が参照されて、前記初期
値に基にして、各回路ブロックの配置が行なわれると共
に、回路ブロック間の配線が行なわれる。又同時に、第
１知識ベース手段が参照されて、設定された配置及び配
線が設計上の制約を満足するか否か、更に、その配置が
所定の基板領域内に収まるか否かが判断され、その結果
が否定的であれば、各回路ブロックの再配置及び回路ブ
ロック間の再配線が行なわれる。そして、同様の判断が
行なわれ、肯定的な判断結果が得られるまで、探索処理
が行なわれる。
において、第２知識ベース手段が参照されて、前記初期
値に基にして、各回路ブロックの配置が行なわれると共
に、回路ブロック間の配線が行なわれる。又同時に、第
１知識ベース手段が参照されて、設定された配置及び配
線が設計上の制約を満足するか否か、更に、その配置が
所定の基板領域内に収まるか否かが判断され、その結果
が否定的であれば、各回路ブロックの再配置及び回路ブ
ロック間の再配線が行なわれる。そして、同様の判断が
行なわれ、肯定的な判断結果が得られるまで、探索処理
が行なわれる。
【００１４】この結果、最終的には、設計上の制約を満
足し、且つ所定の基板領域内に収まる回路ブロックの配
置及び回路ブロック間の配線が決定され、出力されるこ
とになる。
足し、且つ所定の基板領域内に収まる回路ブロックの配
置及び回路ブロック間の配線が決定され、出力されるこ
とになる。
【００１５】
【発明の効果】本発明に係るアナログ回路基板の自動設
計システムによれば、既に設計済みの回路ブロックの形
状データを初期値として設計が進められるから、設計完
了に至るまでの処理が少なくて済み、迅速に結果が得ら
れる。然も、熟練した設計者の知識を反映した知識ベー
スを利用して設計が行なわれるから、経験の浅い設計者
によっても、熟練設計者による場合と同等の期間内に所
期の性能を発揮し得るアナログプリント基板を設計出来
る。
計システムによれば、既に設計済みの回路ブロックの形
状データを初期値として設計が進められるから、設計完
了に至るまでの処理が少なくて済み、迅速に結果が得ら
れる。然も、熟練した設計者の知識を反映した知識ベー
スを利用して設計が行なわれるから、経験の浅い設計者
によっても、熟練設計者による場合と同等の期間内に所
期の性能を発揮し得るアナログプリント基板を設計出来
る。
【００１６】
【実施例】以下、本発明の一実施例につき、図面に基づ
いて具体的に説明する。図２は、図形ライブラリ手段と
なるデータベース(１)の内容を示し、複数の回路ブロッ
クＡ(ＢＳ回路)、Ｂ(オーディオ回路)、Ｃ(水平回路)、
Ｄ(電源回路)の夫々について、各回路ブロックの外形、
各回路ブロックを構成するサブ回路ブロック(例えば、
ＢＳチューナ、ＢＳ電源、ＢＳビデオ等)の外形、配置
及びサブ回路ブロック間の配線等の形状データが、フィ
ーチャ名(ＢＳ回路、オーディオ回路等)と共に、初期デ
ータとして予め登録されている。尚、図２に示す例で
は、サブ回路ブロックの形状データには、更に下位概念
に位置する複数の回路部品の外形、配置が含まれてい
る。
いて具体的に説明する。図２は、図形ライブラリ手段と
なるデータベース(１)の内容を示し、複数の回路ブロッ
クＡ(ＢＳ回路)、Ｂ(オーディオ回路)、Ｃ(水平回路)、
Ｄ(電源回路)の夫々について、各回路ブロックの外形、
各回路ブロックを構成するサブ回路ブロック(例えば、
ＢＳチューナ、ＢＳ電源、ＢＳビデオ等)の外形、配置
及びサブ回路ブロック間の配線等の形状データが、フィ
ーチャ名(ＢＳ回路、オーディオ回路等)と共に、初期デ
ータとして予め登録されている。尚、図２に示す例で
は、サブ回路ブロックの形状データには、更に下位概念
に位置する複数の回路部品の外形、配置が含まれてい
る。
【００１７】図３は、第１及び第２知識ベース手段を構
成すべき知識ベース(２)の記述内容の一部を示すものあ
って、各回路ブロックのフィーチャ名(“高周波回
路”)、及び夫々の回路ブロックの配置及び配線に際し
て考慮すべき設計上の制約についての知識の記述部(21)
と、複数の回路ブロックの配置順序及び回路ブロック間
の配線順序を含む設計プロセスについての知識の記述部
(22)と、使用する基板の種類に応じた配線パターンの幅
やスルーホールの径等の標準設計基準についての知識の
記述部(23)とが設けられている。
成すべき知識ベース(２)の記述内容の一部を示すものあ
って、各回路ブロックのフィーチャ名(“高周波回
路”)、及び夫々の回路ブロックの配置及び配線に際し
て考慮すべき設計上の制約についての知識の記述部(21)
と、複数の回路ブロックの配置順序及び回路ブロック間
の配線順序を含む設計プロセスについての知識の記述部
(22)と、使用する基板の種類に応じた配線パターンの幅
やスルーホールの径等の標準設計基準についての知識の
記述部(23)とが設けられている。
【００１８】図１は、制御手段となるコンピュータシス
テム(３)の処理手続きを示したものである。尚、該コン
ピュータシステム(３)には、前記知識ベース(２)が構成
要素として含まれ、前記データベース(１)は外部機器と
して接続されている。
テム(３)の処理手続きを示したものである。尚、該コン
ピュータシステム(３)には、前記知識ベース(２)が構成
要素として含まれ、前記データベース(１)は外部機器と
して接続されている。
【００１９】図１の如く、コンピュータシステム(３)に
対して、設計対象のアナログ回路を形成すべき基板の外
形データと、該アナログ回路を構成すべき複数の回路ブ
ロックのフィーチャ名が入力(Ｓ１)されることによっ
て、先ず、入力された複数のフィーチャ名に基づいて、
前記データベース(１)から対応する回路ブロックの形状
データが呼び出され、これによって、基板の形状とは無
関係に、各回路ブロックの外形が初期値として決定され
る。又これと同時に、前記知識ベース(２)を参照するこ
とによって、回路ブロックの電気特性、配線に用いる信
号線の特性、配置基準等を考慮した回路ブロック配置が
行なわれる(Ｓ２)。
対して、設計対象のアナログ回路を形成すべき基板の外
形データと、該アナログ回路を構成すべき複数の回路ブ
ロックのフィーチャ名が入力(Ｓ１)されることによっ
て、先ず、入力された複数のフィーチャ名に基づいて、
前記データベース(１)から対応する回路ブロックの形状
データが呼び出され、これによって、基板の形状とは無
関係に、各回路ブロックの外形が初期値として決定され
る。又これと同時に、前記知識ベース(２)を参照するこ
とによって、回路ブロックの電気特性、配線に用いる信
号線の特性、配置基準等を考慮した回路ブロック配置が
行なわれる(Ｓ２)。
【００２０】次に、前記ステップにて配置された回路ブ
ロックが、入力された外形データの基板内に収まるかど
うかが判断される(Ｓ３)。収まらない場合は、基板から
突出した回路ブロック或いはその他の適当な回路ブロッ
クにつき、サブ回路ブロックの配置換え及びサブ回路ブ
ロック間の配線換えが行なわれる(Ｓ４)。尚、この際に
も、前記知識ベース(２)が参照されて、サブ回路ブロッ
クの電気特性、配線に用いる信号線の特性、配置基準等
が考慮される。
ロックが、入力された外形データの基板内に収まるかど
うかが判断される(Ｓ３)。収まらない場合は、基板から
突出した回路ブロック或いはその他の適当な回路ブロッ
クにつき、サブ回路ブロックの配置換え及びサブ回路ブ
ロック間の配線換えが行なわれる(Ｓ４)。尚、この際に
も、前記知識ベース(２)が参照されて、サブ回路ブロッ
クの電気特性、配線に用いる信号線の特性、配置基準等
が考慮される。
【００２１】続いて全回路ブロックについての配置が完
了したか否かが判断され(Ｓ５)、未完の場合は、前記ス
テップ(Ｓ２)へ戻って、同様の手続きを繰り返す。この
結果、全ての回路ブロックについての配置が完了すれ
ば、回路ブロック間の配線を行ない(Ｓ６)、プリント基
板の設計手続きを終了する。尚、回路ブロック間の配線
に際しては、図３に示す知識記述部(21)に記述された設
計知識全体が参照される。
了したか否かが判断され(Ｓ５)、未完の場合は、前記ス
テップ(Ｓ２)へ戻って、同様の手続きを繰り返す。この
結果、全ての回路ブロックについての配置が完了すれ
ば、回路ブロック間の配線を行ない(Ｓ６)、プリント基
板の設計手続きを終了する。尚、回路ブロック間の配線
に際しては、図３に示す知識記述部(21)に記述された設
計知識全体が参照される。
【００２２】図１の手続きでは、回路ブロックの配線
(Ｓ６)の後、設計手続きを終了しているが、設計時間よ
りも回路性能を重視する場合は、更に回路ブロックの配
置(Ｓ２)へ戻って、回路ブロックの配置換えを行なっ
て、最適なブロック配置を得る等、図１以外の種々の手
続きが採用可能である。
(Ｓ６)の後、設計手続きを終了しているが、設計時間よ
りも回路性能を重視する場合は、更に回路ブロックの配
置(Ｓ２)へ戻って、回路ブロックの配置換えを行なっ
て、最適なブロック配置を得る等、図１以外の種々の手
続きが採用可能である。
【００２３】例えば、ステップ(Ｓ３)にて回路ブロック
が基板内に収まらないと判断されたときは、基板内に収
まる様に全ての回路ブロックについての配置換えを行な
い、それでも基板内に収まらないとき、適当なサブ回路
ブロックについての配置換えに移行する手順も採用可能
である。
が基板内に収まらないと判断されたときは、基板内に収
まる様に全ての回路ブロックについての配置換えを行な
い、それでも基板内に収まらないとき、適当なサブ回路
ブロックについての配置換えに移行する手順も採用可能
である。
【００２４】図４(ａ)(ｂ)は、上記自動設計手続きの過
程の一部を示すものであって、同図(ａ)の如く複数の回
路ブロック(５)(51)(52)(53)(54)中の１つ(53)が基板
(４)から突出した場合に、同図(ｂ)の如く、該回路ブロ
ックを構成するサブ回路ブロック(６)(61)(62)の配置換
えを行なうことによって、複数の回路ブロック(５)(51)
(52)(53)(54)が基板(４)内に収められている。又、これ
に伴って、該回路ブロック(53)内のサブ回路ブロック間
の配線(７)(71)(72)も経路変更されている。
程の一部を示すものであって、同図(ａ)の如く複数の回
路ブロック(５)(51)(52)(53)(54)中の１つ(53)が基板
(４)から突出した場合に、同図(ｂ)の如く、該回路ブロ
ックを構成するサブ回路ブロック(６)(61)(62)の配置換
えを行なうことによって、複数の回路ブロック(５)(51)
(52)(53)(54)が基板(４)内に収められている。又、これ
に伴って、該回路ブロック(53)内のサブ回路ブロック間
の配線(７)(71)(72)も経路変更されている。
【００２５】本発明に係るアナログ回路基板の自動設計
システムによれば、経験の浅い設計者が操作する場合に
も、熟練設計者と同等の設計結果を得ることが可能とな
る。
システムによれば、経験の浅い設計者が操作する場合に
も、熟練設計者と同等の設計結果を得ることが可能とな
る。
【００２６】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能である。
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能である。
【００２７】例えば、特許請求の範囲に記載した回路ブ
ロックの概念は、上記実施例における回路ブロックのみ
ならず、その下位概念であるサブ回路ブロックや、更に
その下位の個々の回路部品にも適用出来るのは勿論であ
る。
ロックの概念は、上記実施例における回路ブロックのみ
ならず、その下位概念であるサブ回路ブロックや、更に
その下位の個々の回路部品にも適用出来るのは勿論であ
る。
【図１】本発明に係るアナログ回路基板の自動設計シス
テムによる設計手続きを示すフローチャートである。
テムによる設計手続きを示すフローチャートである。
【図２】データベースに格納された形状データの内容を
示す図である。
示す図である。
【図３】知識ベースに記述された知識の内容を示す図表
である。
である。
【図４】本発明に係る自動設計手続きの過程で、基板か
ら突出した回路ブロック内のサブ回路ブロックの配置換
えの様子を説明する基板の平面図である。
ら突出した回路ブロック内のサブ回路ブロックの配置換
えの様子を説明する基板の平面図である。
(１) データベース (２) 知識ベース (21) 知識記述部 (22) 知識記述部 (３) コンピュータシステム (４) 基板 (５) 回路ブロック (51) 回路ブロック
Claims (1)
- 【請求項１】 複数の回路ブロックを所定の基板領域内
に配置して構成されるアナログ回路の設計において、設
計対象のアナログ回路を形成すべき基板領域の外郭形状
を規定する外形データと、該基板領域に配置すべき各回
路ブロックを識別するための複数のフィーチャ名とを入
力することによって、該基板領域上の各回路ブロックの
配置及び回路ブロック間の配線が自動的に出力されるア
ナログ回路基板の自動設計システムであって、 複数の回路ブロックの夫々について、回路ブロックの外
形を含む標準的な形状データがフィーチャ名と共に格納
されている図形ライブラリ手段と、 複数の回路ブロックの夫々について、回路ブロックの配
置及び配線に際して考慮すべき設計上の制約についての
知識がフィーチャ名と共に記述されている第１知識ベー
ス手段と、 複数の回路ブロックの配置順序、及び回路ブロック間の
配線順序を含む設計プロセスについての知識が記述され
ている第２知識ベース手段と、 前記入力された複数のフィーチャ名に基づいて、図形ラ
イブラリ手段から対応する回路ブロックの形状データを
呼び出し、該形状データを初期値として、第２知識ベー
ス手段を参照することによって、前記入力された外形デ
ータの基板領域上で各回路ブロックの配置及び回路ブロ
ック間の配線を試行しつつ、第１知識ベース手段を参照
することによって、設計上の制約を満足し、且つ前記入
力された外形データの基板領域内に収まる回路ブロック
の配置及び回路ブロック間の配線を探索し、その結果を
出力する制御手段とを有することを特徴とするアナログ
回路基板の自動設計システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3314147A JPH05290125A (ja) | 1991-11-28 | 1991-11-28 | アナログ回路基板の自動設計システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3314147A JPH05290125A (ja) | 1991-11-28 | 1991-11-28 | アナログ回路基板の自動設計システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05290125A true JPH05290125A (ja) | 1993-11-05 |
Family
ID=18049796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3314147A Withdrawn JPH05290125A (ja) | 1991-11-28 | 1991-11-28 | アナログ回路基板の自動設計システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05290125A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07334546A (ja) * | 1994-06-10 | 1995-12-22 | Nec Corp | 部品配置設計装置 |
| US8769466B2 (en) | 2011-03-30 | 2014-07-01 | Fujitsu Limited | Implementation design support method and apparatus |
-
1991
- 1991-11-28 JP JP3314147A patent/JPH05290125A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07334546A (ja) * | 1994-06-10 | 1995-12-22 | Nec Corp | 部品配置設計装置 |
| US8769466B2 (en) | 2011-03-30 | 2014-07-01 | Fujitsu Limited | Implementation design support method and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002334933A (ja) | タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法 | |
| JPH05290125A (ja) | アナログ回路基板の自動設計システム | |
| JPH09181187A (ja) | 集積回路のクロック配線設計法 | |
| JP2001044284A (ja) | 半導体装置の設計方法 | |
| US6373288B1 (en) | Method of implementing clock trees in synchronous digital electronic circuits, and a programmable delay buffer stage therefor | |
| JPH1167923A (ja) | 半導体集積回路とその配線配置方法、および該方法を記録した記録媒体 | |
| JP3076460B2 (ja) | 自動配置優先順位決定方法及び装置 | |
| JP2580982B2 (ja) | Ｌｓｉ電源配線レイアウトシステム | |
| JP2790090B2 (ja) | 半導体集積回路の自動レイアウト方法 | |
| JP2832618B2 (ja) | プリント配線板の配線経路を形成するための各データの表示方法 | |
| JP2906830B2 (ja) | プリント板ｃａｄシステム | |
| JP2001291772A (ja) | 集積回路のための自動レイアウト方法および装置 | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| JPS62217369A (ja) | 回路図自動作成方法 | |
| JPH11259555A (ja) | マクロの設計方法 | |
| JPH09128433A (ja) | Ｌｓｉ回路設計における不純物拡散層の拡散抵抗算出式の決定方法 | |
| JPH08288395A (ja) | 配置処理方法及び配置処理装置 | |
| JPH06325126A (ja) | プリント基板ｃａｄシステム | |
| CN117764024A (zh) | 一种基于h树的时钟树综合优化方法 | |
| JP3370259B2 (ja) | マスクレイアウト設計方法 | |
| JP2000277616A (ja) | Ｌｓｉ設計方法 | |
| JP2924505B2 (ja) | 印刷配線板の部品配置・配線方法 | |
| JP2002164435A (ja) | レイアウト設計方法 | |
| JP2000124319A (ja) | 半導体集積回路の配線方法 | |
| JPH06209044A (ja) | 半導体集積回路の設計装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |