JP3370259B2 - マスクレイアウト設計方法 - Google Patents
マスクレイアウト設計方法Info
- Publication number
- JP3370259B2 JP3370259B2 JP23822597A JP23822597A JP3370259B2 JP 3370259 B2 JP3370259 B2 JP 3370259B2 JP 23822597 A JP23822597 A JP 23822597A JP 23822597 A JP23822597 A JP 23822597A JP 3370259 B2 JP3370259 B2 JP 3370259B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- path
- timing
- wiring
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置のマ
スクレイアウト設計方法に関するものである。 【０００２】 【従来の技術】以下、従来のマスクレイアウト設計方法
を図７を用いて説明する。図７は従来のマスクレイアウ
ト設計方法でタイミング改善のフローを表した図であ
る。図７に示すようにこの設計方法は、論理設計工程１
０１、レイアウト設計工程１０２、遅延評価工程１０
３、セル配置工程２０１、セル配線工程２０２、セル最
適化工程２０３および配線修正工程２０４から構成され
ている。 【０００３】論理設計工程１０１において、仕様を満た
した回路接続情報と、仕様を満たしたパス間の入出力の
タイミング制約を決定する。レイアウト設計工程１０２
において、論理設計工程１０１で決定した回路接続情
報、タイミング制約を基にレイアウトデータを作成す
る。その際、対応するマスクレイアウトが準備されたセ
ル群を用いてレイアウト設計工程１０２を実施する。 【０００４】遅延評価工程１０３において、レイアウト
設計工程１０２で作成されたレイアウトデータが、論理
設計工程１０１で決定した入出力のタイミング制約を満
たしているか確認する。予め、定めたタイミング制約を
すべてのパスで満たす場合、レイアウト設計１０２を終
了する。しかし、タイミング制約を満たしていないパス
がある場合、タイミングを改善する必要が出てくる。従
来のタイミングエラーのレイアウト改善方法を引き続い
て図７を用いて説明する。 【０００５】まず、改善方法１として、符号１１のよう
に論理設計工程１０１に後戻りし、設計をやり直す方法
がある。あるいは、改善方法２として、符号１２のよう
にセル最適化工程２０３でタイミングエラーが生じたパ
スに含まれるセルのみを、より駆動能力の高いセルに置
き換えて、部分的に回路接続情報を変更しレイアウト設
計工程１０２から部分的にやり直し改善する方法があ
る。 【０００６】ここで、タイミングエラーが生じること
と、駆動能力が高いセルに置き換えることとの関係につ
いて説明する。一般に、駆動能力の低いセルは、面積は
小さいが信号の伝搬力は低い。逆に駆動能力の高いセル
は、面積は大きいが信号の伝搬力は高い。タイミングエ
ラーが生じるということは、タイミング制約で定めた信
号の伝搬時間に間に合わなかったということである。し
たがって、パス内のセルをより駆動能力が高いセルに置
き換えて信号の伝搬力を高め、タイミング制約で定めた
信号の伝搬時間に間に合わすことでエラーを回避するこ
とができる。 【０００７】あるいは、改善方法３として、符号１３の
ようにセル配置工程２０１で予めボーナスセルと呼ばれ
る回路接続情報にない余分なセルを含んでレイアウトし
ておき、配線修正工程２０４でタイミングエラーが生じ
たパス内の第１のセルと論理が同一で且つより駆動能力
の高い第２のセルをボーナスセル群から検索し、パス内
の第１のセルと第２のセルを繋ぎ変えて改善する方法が
ある。 【０００８】 【発明が解決しようとする課題】しかしながら、従来の
改善方法１では、論理設計工程１０１まで後戻りし下地
から設計をやり直すので設計期間を増大させる。また、
小規模なタイミングエラーの改善方法には不適切であ
る。従来の改善方法２では、たとえパス内の１つのセル
を入れ換える場合であっても、レイアウト全体を修正し
なければならない場合が生じる。一般に、駆動能力の高
いセルは駆動能力の低いセルと比べて、サイズの大きい
トランジスタを持っているため、マスクレイアウトが大
きい。このため、パス内の１つのセルを入れ換えると、
隣接したセルを移動しないと置き換えられず、結果、全
体に対して少しずつのずれが生じる為に、レイアウト設
計工程１０２を再度行なう必要がある。よって、再レイ
アウトが必要となり、設計期間の長期化を招くと共に、
駆動能力の大きいセルに置き換えることにより、レイア
ウト面積増大を招いてしまう。 【０００９】従来の改善方法３では、レイアウト設計工
程１０２であらかじめ余分なセルを用意しておく必要が
あり、この方法によってもレイアウト面積が増大すると
いう問題があった。したがって、この発明の目的は、上
記課題を解決するもので、極力マスクレイアウトを変更
することなく、短期間にレイアウト面積増大を招かずに
タイミングエラーを改善できるマスクレイアウト設計方
法を提供することである。 【００１０】 【課題を解決するための手段】請求項１記載のマスクレ
イアウト設計方法は、回路接続情報にしたがって作成さ
れた複数のセルの接続からなるレイアウトデータに対
し、予めタイミイング制約が定められているパス間の遅
延値を求め、タイミングエラーの有無を確認する遅延評
価工程と、遅延評価の結果に基づいてタイミングエラー
を起こしたパスを特定する工程と、タイミングエラーを
起こしたパスに含まれる第１のセルと近傍に存在し論理
が同一でかつより駆動能力が高い第２のセルをレイアウ
トデータ上の他のパスで検索する工程と、第１のセルの
入出力を第２のセルの入出力とつなぎ変えても、双方の
パスでタイミングエラーを起こさないことを確認する工
程と、第１のセルと第２のセルの入出力をつなぎ変える
工程とを含む。 【００１１】遅延評価工程において、タイミング制約を
満たしていないパスがある場合、タイミング調整工程に
おいて遅延値を調整する。この際、遅延評価の結果に基
づいてタイミングエラーを起こしたパスを特定し、タイ
ミングエラーを起こしたパスに含まれる第１のセルと近
傍に存在し論理が同一でかつより駆動能力が高い第２の
セルをレイアウト上の他のパスで検索する。そして、第
１のセルの入出力を第２のセルの入出力とつなぎ変えて
も、双方のパスでタイミングエラーを起こさないことを
確認し、第１のセルと第２のセルの入出力をつなぎ変え
る。これにより、極力マスクレイアウトを変更すること
なく、レイアウト面積および消費電力を増大させずに短
期間にタイミングエラーを改善できる。 【００１２】 【発明の実施の形態】この発明の実施の形態のマスクレ
イアウト設計方法を図１〜図６に基づいて説明する。図
１はこの発明の実施の形態のマスクレイアウト設計方法
でタイミング改善の概略設計フローを表す図である。図
１に示すようにこの設計方法は、論理設計工程１０１、
レイアウト設計工程１０２、遅延評価工程１０３および
タイミング調整工程１０４から構成されている。 【００１３】論理設計工程１０１において、仕様を満た
した回路接続情報と、仕様を満たしたいパスの最前セル
の出力から、最後部のセルの入力までのタイミング制約
を決定する。レイアウト設計工程１０２において、論理
設計工程１０１で決定した回路接続情報、仕様を満たし
たいタイミング制約を基にレイアウトデータを作成す
る。その際、対応するマスクレイアウトが準備されたセ
ル群を用いて、レイアウト面積、総配線長が最小となる
よう回路接続情報に従って、レイアウトデータ生成を行
なう。 【００１４】遅延評価工程１０３において、レイアウト
設計工程１０２で作成されたレイアウトデータが、論理
設計工程１０１で予め決定したパスのタイミング制約を
満たしているか遅延値を計算し、タイミング制約を満た
していないパスをタイミングエラーとしてその有無を確
認する。制約を受けたすべてのパスが、タイミング制約
を満たしている場合、マスクレイアウト設計を終了す
る。 【００１５】しかし、タイミング制約を満たしていない
パスがある場合、タイミング調整工程１０４において遅
延値を調整する。この際、タイミング調整工程１０４に
おいて、遅延評価工程１０３の結果に基づいてタイミン
グエラーを起こしたパスをレイアウトデータ上で特定す
る。図２はタイミングエラーを起こしたセル及び配線と
その近傍のセル及び配線を表す図である。同図は、セル
３０１からセル３１０、配線３２０から配線３２７で構
成されている。セル３０１からセル３０５をタイミング
エラーを起こしたパスＡとして、セル３０６からセル３
１０をパスＢとして説明する。 【００１６】タイミングエラーを起こしたパスＡと近傍
にあり、パスＡ内のセル３０１からセル３０５までのセ
ルの一つと論理が同一で且つより駆動能力が高いセルを
レイアウトデータ上の他のパスで検索し特定する。この
場合、パスＡのセル３０３と、パスＢのセル３０７が同
一論理で且つセル３０７がセル３０３よりも駆動能力が
高く特定されたとして説明する。 【００１７】図３はタイミングエラーを起こしたセル及
び配線の繋ぎ変えを想定した時の図である。同図は、セ
ル３０１からセル３１０、配線３２０、配線３２１、配
線３２２、配線３２３、配線３２６、配線３２７で構成
されている。セル３０２の出力である配線３２１を、セ
ル３０７の入力に繋ぎ変えたとした時及び、セル３０７
の出力である配線３２５をセル３０４の入力に繋ぎ変え
たとした時のパスＡの遅延値を計算し、予め定められた
タイミング制約を満たすことができるか確認する。タイ
ミング制約を満たすことができない場合は、タイミング
エラーを起こしたパスＡと近傍にあり、パスＡ内のセル
３０１からセル３０５までのセルの一つと論理が同一で
且つより駆動能力が高いセルをレイアウトデータ上の他
のパスで検索し再度特定する。 【００１８】図４はタイミングエラーの起こった近傍の
セル及び配線の繋ぎ変えを想定した時の図である。同図
は、セル３０１からセル３１０、配線３２０、配線３２
３、配線３２４、配線３２５、配線３２６、配線３２７
で構成されている。前記のパスＡが予め定められたタイ
ミング制約を満たすことができる場合は、セル３０６の
出力である配線３２４を、セル３０３の入力に繋ぎ変え
たとした時及び、セル３０３の出力である配線３２５を
セル３０８の入力に繋ぎ変えたとした時のパスＢの遅延
値を計算し、予め定められたタイミング制約を満たすこ
とができるか確認する。タイミング制約を満たすことが
できない場合は、タイミングエラーを起こしたパスＡと
近傍にあり、パスＡ内のセル３０１からセル３０５まで
のセルの一つと論理が同一で且つより駆動能力が高いセ
ルをレイアウトデータ上の他のパスで検索し再度特定す
る。 【００１９】図５はこの発明の実施の形態の実施結果を
表す図である。同図は、セル３０１からセル３１０、配
線３２０から配線３２７で構成されている。前記のパス
Ａが予め定められたタイミング制約を満たすことができ
る場合は、セル３０２の出力である配線３２１をセル３
０７の入力に繋ぎ変える。セル３０７の出力である配線
３２５をセル３０４の入力に繋ぎ変える。また、パスＢ
が予め定められたタイミング制約を満たすことができる
ことを確認し、セル３０６の出力である配線３２４を、
セル３０３の入力に繋ぎ変える。セル３０３の出力であ
る配線３２２をセル３０８の入力に繋ぎ変える。図６は
タイミング調整工程１０４のフロー図を示す。 【００２０】以上の工程により、極力マスクレイアウト
を変更することなく、さらに、短期間にレイアウト面
積、消費電力を増大を招かずにタイミングエラーを改善
できる。 【００２１】 【発明の効果】この発明のマスクレイアウト設計方法に
よれば、タイミング調整工程において、遅延評価の結果
に基づいてタイミングエラーを起こしたパスを特定し、
タイミングエラーを起こしたパスに含まれる第１のセル
と近傍に存在し論理が同一でかつより駆動能力が高い第
２のセルをレイアウト上の他のパスで検索し、第１のセ
ルの入出力を第２のセルの入出力とつなぎ変えても、双
方のパスでタイミングエラーを起こさないことを確認
し、第１のセルと第２のセルの入出力をつなぎ変える。
これにより、極力マスクレイアウトを変更することな
く、レイアウト面積および消費電力を増大させずに短期
間にタイミングエラーを改善できる。
スクレイアウト設計方法に関するものである。 【０００２】 【従来の技術】以下、従来のマスクレイアウト設計方法
を図７を用いて説明する。図７は従来のマスクレイアウ
ト設計方法でタイミング改善のフローを表した図であ
る。図７に示すようにこの設計方法は、論理設計工程１
０１、レイアウト設計工程１０２、遅延評価工程１０
３、セル配置工程２０１、セル配線工程２０２、セル最
適化工程２０３および配線修正工程２０４から構成され
ている。 【０００３】論理設計工程１０１において、仕様を満た
した回路接続情報と、仕様を満たしたパス間の入出力の
タイミング制約を決定する。レイアウト設計工程１０２
において、論理設計工程１０１で決定した回路接続情
報、タイミング制約を基にレイアウトデータを作成す
る。その際、対応するマスクレイアウトが準備されたセ
ル群を用いてレイアウト設計工程１０２を実施する。 【０００４】遅延評価工程１０３において、レイアウト
設計工程１０２で作成されたレイアウトデータが、論理
設計工程１０１で決定した入出力のタイミング制約を満
たしているか確認する。予め、定めたタイミング制約を
すべてのパスで満たす場合、レイアウト設計１０２を終
了する。しかし、タイミング制約を満たしていないパス
がある場合、タイミングを改善する必要が出てくる。従
来のタイミングエラーのレイアウト改善方法を引き続い
て図７を用いて説明する。 【０００５】まず、改善方法１として、符号１１のよう
に論理設計工程１０１に後戻りし、設計をやり直す方法
がある。あるいは、改善方法２として、符号１２のよう
にセル最適化工程２０３でタイミングエラーが生じたパ
スに含まれるセルのみを、より駆動能力の高いセルに置
き換えて、部分的に回路接続情報を変更しレイアウト設
計工程１０２から部分的にやり直し改善する方法があ
る。 【０００６】ここで、タイミングエラーが生じること
と、駆動能力が高いセルに置き換えることとの関係につ
いて説明する。一般に、駆動能力の低いセルは、面積は
小さいが信号の伝搬力は低い。逆に駆動能力の高いセル
は、面積は大きいが信号の伝搬力は高い。タイミングエ
ラーが生じるということは、タイミング制約で定めた信
号の伝搬時間に間に合わなかったということである。し
たがって、パス内のセルをより駆動能力が高いセルに置
き換えて信号の伝搬力を高め、タイミング制約で定めた
信号の伝搬時間に間に合わすことでエラーを回避するこ
とができる。 【０００７】あるいは、改善方法３として、符号１３の
ようにセル配置工程２０１で予めボーナスセルと呼ばれ
る回路接続情報にない余分なセルを含んでレイアウトし
ておき、配線修正工程２０４でタイミングエラーが生じ
たパス内の第１のセルと論理が同一で且つより駆動能力
の高い第２のセルをボーナスセル群から検索し、パス内
の第１のセルと第２のセルを繋ぎ変えて改善する方法が
ある。 【０００８】 【発明が解決しようとする課題】しかしながら、従来の
改善方法１では、論理設計工程１０１まで後戻りし下地
から設計をやり直すので設計期間を増大させる。また、
小規模なタイミングエラーの改善方法には不適切であ
る。従来の改善方法２では、たとえパス内の１つのセル
を入れ換える場合であっても、レイアウト全体を修正し
なければならない場合が生じる。一般に、駆動能力の高
いセルは駆動能力の低いセルと比べて、サイズの大きい
トランジスタを持っているため、マスクレイアウトが大
きい。このため、パス内の１つのセルを入れ換えると、
隣接したセルを移動しないと置き換えられず、結果、全
体に対して少しずつのずれが生じる為に、レイアウト設
計工程１０２を再度行なう必要がある。よって、再レイ
アウトが必要となり、設計期間の長期化を招くと共に、
駆動能力の大きいセルに置き換えることにより、レイア
ウト面積増大を招いてしまう。 【０００９】従来の改善方法３では、レイアウト設計工
程１０２であらかじめ余分なセルを用意しておく必要が
あり、この方法によってもレイアウト面積が増大すると
いう問題があった。したがって、この発明の目的は、上
記課題を解決するもので、極力マスクレイアウトを変更
することなく、短期間にレイアウト面積増大を招かずに
タイミングエラーを改善できるマスクレイアウト設計方
法を提供することである。 【００１０】 【課題を解決するための手段】請求項１記載のマスクレ
イアウト設計方法は、回路接続情報にしたがって作成さ
れた複数のセルの接続からなるレイアウトデータに対
し、予めタイミイング制約が定められているパス間の遅
延値を求め、タイミングエラーの有無を確認する遅延評
価工程と、遅延評価の結果に基づいてタイミングエラー
を起こしたパスを特定する工程と、タイミングエラーを
起こしたパスに含まれる第１のセルと近傍に存在し論理
が同一でかつより駆動能力が高い第２のセルをレイアウ
トデータ上の他のパスで検索する工程と、第１のセルの
入出力を第２のセルの入出力とつなぎ変えても、双方の
パスでタイミングエラーを起こさないことを確認する工
程と、第１のセルと第２のセルの入出力をつなぎ変える
工程とを含む。 【００１１】遅延評価工程において、タイミング制約を
満たしていないパスがある場合、タイミング調整工程に
おいて遅延値を調整する。この際、遅延評価の結果に基
づいてタイミングエラーを起こしたパスを特定し、タイ
ミングエラーを起こしたパスに含まれる第１のセルと近
傍に存在し論理が同一でかつより駆動能力が高い第２の
セルをレイアウト上の他のパスで検索する。そして、第
１のセルの入出力を第２のセルの入出力とつなぎ変えて
も、双方のパスでタイミングエラーを起こさないことを
確認し、第１のセルと第２のセルの入出力をつなぎ変え
る。これにより、極力マスクレイアウトを変更すること
なく、レイアウト面積および消費電力を増大させずに短
期間にタイミングエラーを改善できる。 【００１２】 【発明の実施の形態】この発明の実施の形態のマスクレ
イアウト設計方法を図１〜図６に基づいて説明する。図
１はこの発明の実施の形態のマスクレイアウト設計方法
でタイミング改善の概略設計フローを表す図である。図
１に示すようにこの設計方法は、論理設計工程１０１、
レイアウト設計工程１０２、遅延評価工程１０３および
タイミング調整工程１０４から構成されている。 【００１３】論理設計工程１０１において、仕様を満た
した回路接続情報と、仕様を満たしたいパスの最前セル
の出力から、最後部のセルの入力までのタイミング制約
を決定する。レイアウト設計工程１０２において、論理
設計工程１０１で決定した回路接続情報、仕様を満たし
たいタイミング制約を基にレイアウトデータを作成す
る。その際、対応するマスクレイアウトが準備されたセ
ル群を用いて、レイアウト面積、総配線長が最小となる
よう回路接続情報に従って、レイアウトデータ生成を行
なう。 【００１４】遅延評価工程１０３において、レイアウト
設計工程１０２で作成されたレイアウトデータが、論理
設計工程１０１で予め決定したパスのタイミング制約を
満たしているか遅延値を計算し、タイミング制約を満た
していないパスをタイミングエラーとしてその有無を確
認する。制約を受けたすべてのパスが、タイミング制約
を満たしている場合、マスクレイアウト設計を終了す
る。 【００１５】しかし、タイミング制約を満たしていない
パスがある場合、タイミング調整工程１０４において遅
延値を調整する。この際、タイミング調整工程１０４に
おいて、遅延評価工程１０３の結果に基づいてタイミン
グエラーを起こしたパスをレイアウトデータ上で特定す
る。図２はタイミングエラーを起こしたセル及び配線と
その近傍のセル及び配線を表す図である。同図は、セル
３０１からセル３１０、配線３２０から配線３２７で構
成されている。セル３０１からセル３０５をタイミング
エラーを起こしたパスＡとして、セル３０６からセル３
１０をパスＢとして説明する。 【００１６】タイミングエラーを起こしたパスＡと近傍
にあり、パスＡ内のセル３０１からセル３０５までのセ
ルの一つと論理が同一で且つより駆動能力が高いセルを
レイアウトデータ上の他のパスで検索し特定する。この
場合、パスＡのセル３０３と、パスＢのセル３０７が同
一論理で且つセル３０７がセル３０３よりも駆動能力が
高く特定されたとして説明する。 【００１７】図３はタイミングエラーを起こしたセル及
び配線の繋ぎ変えを想定した時の図である。同図は、セ
ル３０１からセル３１０、配線３２０、配線３２１、配
線３２２、配線３２３、配線３２６、配線３２７で構成
されている。セル３０２の出力である配線３２１を、セ
ル３０７の入力に繋ぎ変えたとした時及び、セル３０７
の出力である配線３２５をセル３０４の入力に繋ぎ変え
たとした時のパスＡの遅延値を計算し、予め定められた
タイミング制約を満たすことができるか確認する。タイ
ミング制約を満たすことができない場合は、タイミング
エラーを起こしたパスＡと近傍にあり、パスＡ内のセル
３０１からセル３０５までのセルの一つと論理が同一で
且つより駆動能力が高いセルをレイアウトデータ上の他
のパスで検索し再度特定する。 【００１８】図４はタイミングエラーの起こった近傍の
セル及び配線の繋ぎ変えを想定した時の図である。同図
は、セル３０１からセル３１０、配線３２０、配線３２
３、配線３２４、配線３２５、配線３２６、配線３２７
で構成されている。前記のパスＡが予め定められたタイ
ミング制約を満たすことができる場合は、セル３０６の
出力である配線３２４を、セル３０３の入力に繋ぎ変え
たとした時及び、セル３０３の出力である配線３２５を
セル３０８の入力に繋ぎ変えたとした時のパスＢの遅延
値を計算し、予め定められたタイミング制約を満たすこ
とができるか確認する。タイミング制約を満たすことが
できない場合は、タイミングエラーを起こしたパスＡと
近傍にあり、パスＡ内のセル３０１からセル３０５まで
のセルの一つと論理が同一で且つより駆動能力が高いセ
ルをレイアウトデータ上の他のパスで検索し再度特定す
る。 【００１９】図５はこの発明の実施の形態の実施結果を
表す図である。同図は、セル３０１からセル３１０、配
線３２０から配線３２７で構成されている。前記のパス
Ａが予め定められたタイミング制約を満たすことができ
る場合は、セル３０２の出力である配線３２１をセル３
０７の入力に繋ぎ変える。セル３０７の出力である配線
３２５をセル３０４の入力に繋ぎ変える。また、パスＢ
が予め定められたタイミング制約を満たすことができる
ことを確認し、セル３０６の出力である配線３２４を、
セル３０３の入力に繋ぎ変える。セル３０３の出力であ
る配線３２２をセル３０８の入力に繋ぎ変える。図６は
タイミング調整工程１０４のフロー図を示す。 【００２０】以上の工程により、極力マスクレイアウト
を変更することなく、さらに、短期間にレイアウト面
積、消費電力を増大を招かずにタイミングエラーを改善
できる。 【００２１】 【発明の効果】この発明のマスクレイアウト設計方法に
よれば、タイミング調整工程において、遅延評価の結果
に基づいてタイミングエラーを起こしたパスを特定し、
タイミングエラーを起こしたパスに含まれる第１のセル
と近傍に存在し論理が同一でかつより駆動能力が高い第
２のセルをレイアウト上の他のパスで検索し、第１のセ
ルの入出力を第２のセルの入出力とつなぎ変えても、双
方のパスでタイミングエラーを起こさないことを確認
し、第１のセルと第２のセルの入出力をつなぎ変える。
これにより、極力マスクレイアウトを変更することな
く、レイアウト面積および消費電力を増大させずに短期
間にタイミングエラーを改善できる。
【図面の簡単な説明】
【図１】この発明の実施の形態のマスクレイアウト設計
方法でタイミング改善の概略設計を示すフロー図であ
る。 【図２】この発明の実施の形態でタイミングエラーを起
こしたセル及び配線とその近傍のセル及び配線を表す概
念図である。 【図３】この発明の実施の形態でタイミングエラーを起
こしたセル及び配線の繋ぎ変えを想定した時の概念図で
ある。 【図４】この発明の実施の形態でタイミングエラーの起
こった近傍のセル及び配線の繋ぎ変えを想定した時の概
念図である。 【図５】この発明の実施の形態の実施結果を表した概念
図である。 【図６】この発明の実施の形態のタイミング調整工程の
フロー図である。 【図７】従来のマスクレイアウト設計方法でタイミング
改善のフロー図である。 【符号の説明】 １０１ 論理設計工程 １０２ レイアウト設計工程 １０３ 遅延評価工程 １０４ タイミング調整工程 ２０１ セル配置工程 ２０２ セル配線工程 ２０３ セル最適化工程 ２０４ 配線修正工程 ３０１〜３１０ セル ３２０〜３２７ 配線
方法でタイミング改善の概略設計を示すフロー図であ
る。 【図２】この発明の実施の形態でタイミングエラーを起
こしたセル及び配線とその近傍のセル及び配線を表す概
念図である。 【図３】この発明の実施の形態でタイミングエラーを起
こしたセル及び配線の繋ぎ変えを想定した時の概念図で
ある。 【図４】この発明の実施の形態でタイミングエラーの起
こった近傍のセル及び配線の繋ぎ変えを想定した時の概
念図である。 【図５】この発明の実施の形態の実施結果を表した概念
図である。 【図６】この発明の実施の形態のタイミング調整工程の
フロー図である。 【図７】従来のマスクレイアウト設計方法でタイミング
改善のフロー図である。 【符号の説明】 １０１ 論理設計工程 １０２ レイアウト設計工程 １０３ 遅延評価工程 １０４ タイミング調整工程 ２０１ セル配置工程 ２０２ セル配線工程 ２０３ セル最適化工程 ２０４ 配線修正工程 ３０１〜３１０ セル ３２０〜３２７ 配線
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 17/50
H01L 21/82
H01L 27/04
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 回路接続情報にしたがって作成された複
数のセルの接続からなるレイアウトデータに対し、予め
タイミイング制約が定められているパス間の遅延値を求
め、タイミングエラーの有無を確認する遅延評価工程
と、前記遅延評価の結果に基づいてタイミングエラーを
起こしたパスを特定する工程と、前記タイミングエラー
を起こしたパスに含まれる第１のセルと近傍に存在し論
理が同一でかつより駆動能力が高い第２のセルをレイア
ウトデータ上の他のパスで検索する工程と、前記第１の
セルの入出力を前記第２のセルの入出力とつなぎ変えて
も、双方のパスでタイミングエラーを起こさないことを
確認する工程と、前記第１のセルと前記第２のセルの入
出力をつなぎ変える工程とを含むマスクレイアウト設計
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23822597A JP3370259B2 (ja) | 1997-09-03 | 1997-09-03 | マスクレイアウト設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23822597A JP3370259B2 (ja) | 1997-09-03 | 1997-09-03 | マスクレイアウト設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187517A JPH1187517A (ja) | 1999-03-30 |
| JP3370259B2 true JP3370259B2 (ja) | 2003-01-27 |
Family
ID=17027016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23822597A Expired - Fee Related JP3370259B2 (ja) | 1997-09-03 | 1997-09-03 | マスクレイアウト設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3370259B2 (ja) |
-
1997
- 1997-09-03 JP JP23822597A patent/JP3370259B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1187517A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7721244B2 (en) | LSI circuit designing system, antenna damage preventing method and prevention controlling program used in same | |
| JPH1140677A (ja) | クロストークエラー改善方式及び方法 | |
| US6560753B2 (en) | Integrated circuit having tap cells and a method for positioning tap cells in an integrated circuit | |
| US6581199B2 (en) | Engineering-change method of semiconductor circuit | |
| JP3370259B2 (ja) | マスクレイアウト設計方法 | |
| US6615401B1 (en) | Blocked net buffer insertion | |
| US20220100944A1 (en) | Method for designing power network and power network | |
| JP3553010B2 (ja) | 半導体集積回路設計方法 | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| CN117688894B (zh) | 芯片布局优化方法、装置、计算机设备及存储介质 | |
| CN112820727B (zh) | 包含备用单元的芯片及其相关方法 | |
| JP5696407B2 (ja) | 半導体集積回路の自動配置配線方法、レイアウト装置、自動配置配線プログラム、及び半導体集積回路 | |
| JP3017038B2 (ja) | 半導体集積回路の設計方式 | |
| JP4451629B2 (ja) | 半導体集積回路のレイアウト装置および方法ならびこれらを使用して製造された半導体装置 | |
| JP2580982B2 (ja) | Ｌｓｉ電源配線レイアウトシステム | |
| JP3644413B2 (ja) | 素子及び配線の配置決定方法 | |
| US20020047789A1 (en) | Method of designing semiconductor integrated circuit | |
| JP2000055986A (ja) | 半導体集積回路の設計方法 | |
| JP2000277616A (ja) | Ｌｓｉ設計方法 | |
| CN117688894A (zh) | 芯片布局优化方法、装置、计算机设备及存储介质 | |
| JP2000322462A (ja) | 自動レイアウト装置および半導体集積回路設計方法 | |
| JP3012446B2 (ja) | 集積回路の自動レイアウト方法 | |
| JP3048046B2 (ja) | 半導体集積回路の配線方法 | |
| JP2002134615A (ja) | 半導体集積回路設計装置 | |
| JP2004207530A (ja) | 半導体集積回路及びそのレイアウト設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |