JP3048046B2 - 半導体集積回路の配線方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路の配
線方法に関し、特にＡＳＩＣ（特定用途向けＩＣ）など
の論理回路を有する半導体集積回路の配線方法に関する
ものである。

【０００２】

【従来の技術】論理回路を構成する半導体集積回路で
は、一部の信号配線は特定の論理値“１”または“０”
に固定されることがある。すなわち、ＲＯＭを構成する
フリップフロップの入力端子や特定のゲートの入力端子
に接続される信号配線の論理レベルが固定値にクランプ
されることがある。而して、従来の半導体集積回路の配
線処理では、通常の信号配線とレベルクランプされた信
号配線を区別せずに配線を行ってきた。

【０００３】ＡＳＩＣなどの半導体集積回路は概略以下
のように設計される。ユーザから求められる機能に従っ
てまず機能設計（システム設計）が行われ、続いて論理
設計が行われて論理回路が求められる。論理回路を構成
する個々のゲートやフリップフロップなどのマクロの詳
細配置は通常ライブラリに保管されている。このように
して求められた論理回路の一例を図５に示す。同図の回
路では、４つのフリップフロップ１〜４に信号配線５〜
９が接続されている。信号配線５〜９のうち、信号配線
５が、レベルが論理値“１”に固定された配線であっ
て、従来の回路構成では、信号配線５は、ハイレベル出
力ポートとローレベル出力ポートとを有し、論理値
“１”の信号と論理値“０”の信号とを出力することの
できるレベル発生ブロック１９のハイレベルポートに接
続される。

【０００４】論理回路の得られた回路についてレイアウ
ト設計が行われる。レイアウトの一例を図６に示す。レ
イアウト設計では、まずフリップフロップ１〜４やレベ
ル発生ブロック１９などのマクロの配置が行なわれ、続
いて高電位電源配線１１、１３、１４、１６および低電
位電源配線１２、１５、１７の配置が行われる。その
後、各マクロに対する電源配線がレイアウトされ、最後
に図７に示す処理手順により信号配線５〜９のレイアウ
トが行われる。図７に示すように、ステップＳ２０１に
て、自動的に配線のレイアウトが行われ、ステップＳ２
０２にて未配線の配線の有無が検証される。未配線がな
い場合には処理を終了し、未配線のある場合にはステッ
プＳ２０１に戻りマニュアルにてレイアウトを行う。マ
ニュアルによる配線処理によっても未配線を解消できな
い場合には、マクロの配置からやり直すことになる。

【０００５】

【発明が解決しようとする課題】近年の大規模集積回路
では、要求される機能の大規模化、複雑化により、配線
数が増加しまた配線長も長大化している。その結果、配
線の自動レイアウトでは未配線が生じる可能性が高くな
り、マニュアルの配線処理やマクロの再配置を行わなけ
ればならないケースが増加し、これが設計工数の増大と
コストの増加を招いている。特に、近年では、その論理
値が“１”または“０”に固定される配線が増加する傾
向にあるが、論理値が固定された配線は、レベル発生ブ
ロック１９から給電を受けるため、例えばフリップフロ
ップ１と３が離れた位置に配置された場合には配線が非
常に長くなり、配線エリアが多く消費されることにより
配線処理が一層困難になる。したがって、本発明の解決
すべき課題は、半導体集積回路の配線性を向上させて、
レイアウト設計時のレイアウト手直しの発生を少なく
し、レイアウト設計の効率性高めることである。

【０００６】

【課題を解決するための手段】上記課題を解決するた
め、本発明によれば、論理値“１”にクランプされてい
る信号配線、および／または、論理値“０”にクランプ
されている信号配線と、論理値が固定されていない信号
配線を備えた半導体集積回路における配線方法であっ
て、前記論理値が固定されていない信号配線の配線を行
った後、前記論理値がクランプされている信号配線を高
電位側または低電位側の何れかの電源配線に接続するこ
とを特徴とする半導体集積回路の配線方法、が提供され
る。

【０００７】

【発明の実施の形態】図１は、本発明の実施の形態を説
明するための信号配線のレイアウト手順を示すフローチ
ャートである。マクロおよび電源配線の配置の終了した
半導体集積回路について、ステップＳ１０１にて、マク
ロの入力端子の内入力論理値が“１”または“０”に固
定されている端子に接続される信号配線に“１”または
“０”の固定された論理値を付与する。次に、ステップ
Ｓ１０２において、固定された論理値“１”または
“０”が付与された信号配線と、それ以外の通常の信号
配線とを区別する。次いで、ステップＳ１０３にて、固
定された論理値“１”または“０”が付与された信号配
線の属性を電源配線に接続できるものに変更する。この
変更により、信号配線の電源配線への接続が可能にな
る。

【０００８】次に、ステップＳ１０４にて、固定された
論理値“１”または“０”が付与されていない通常の信
号配線のレイアウトを行う。ステップＳ１０５にて通常
の信号配線に関して未配線が生じていないかを検証し、
生じていなければステップＳ１０６へ移り、生じている
場合にはマニュアルにて配線処理を行った後、ステップ
Ｓ１０６へ移る。ステップＳ１０６にて、固定された論
理値“１”の付けられた信号配線に関して、その信号配
線が接続されるマクロの入力端子を直近の高電位電源配
線（高電位レベルを論理値“１”に対応させた場合）、
あるいは直近の低電位電源配線（低電位レベルを論理値
“１”に対応させた場合）に接続し、固定された論理値
“０”の付けられた信号配線が接続されるマクロの入力
端子を直近の低電位電源配線（低電位レベルを論理値
“０”に対応させた場合）、あるいは直近の高電位電源
配線（高電位レベルを論理値“０”に対応させた場合）
に接続する。次いで、ステップＳ１０７にて、固定され
た論理値の付与された配線について未配線が生じていな
いかを検証し、生じていなければ処理を終了し、生じて
いる場合にはマニュアルにて配線処理を行った後、終了
する。

【０００９】以上のように、本発明の配線方法では、論
理値が固定された配線が直近の電源配線に接続されるた
め、配線長が短くなりさらに論理値“１”および“０”
のレベルを生成するレベル発生ブロックを配置する必要
がなくなるため、配線エリアに余裕が生じ、ステップＳ
１０５、１０７にて未配線が検出される可能性が低くな
る。その結果、半導体集積回路の設計工数が低減され、
ＴＡＴの短縮とコストの削減を図ることができる。

【００１０】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図２は、論理設計の結果得られた、本
発明の実施例を説明するための回路図である。同図に示
されるように、４つのフリップフロップ１〜４が配置さ
れ、これらのフリップフロップの入力端子には信号配線
５〜９が接続されている。これらの信号配線のうち、フ
リップフロップ１、３のデータ入力端子に接続される信
号配線５が論理値が“１”に固定された配線である。こ
の信号配線５は、配線処理において、他の通常の信号配
線６〜９とは区別して取り扱われる。図２に示された本
発明の実施例の回路では、図５に示した従来例回路にお
いて用いられていたレベル発生ブロックは配置されてい
ない。

【００１１】図３は、本発明の第１の実施例を説明する
ためのレイアウト図である。信号配線のレイアウトに先
立って、フリップフロップ１〜４、高電位電源配線１
１、１３、１４、１６、低電位電源配線１２、１５、１
７の配置が行われる。配線処理過程では、予め固定論理
値が付与された信号配線とは区別されている通常の信号
配線６、７、８、９について、レイアウトを行う。この
通常の信号配線のレイアウトが完了した後、論理値
“１”が付与された信号配線５をそれぞれのフリップフ
ロップに分割してレイアウトを行う。これにより、フリ
ップフロップ１とフリップフロップ３のデータ入力端子
は、それぞれ信号配線１０、１８を介して高電位電源配
線１４に接続される。

【００１２】［第２の実施例］図４は、本発明の第２の
実施例を説明するためのレイアウト図である。本実施例
のレイアウトの対象となる回路は、第１の実施例の場合
と同様に図２に示された回路である。本実施例では、図
３に示した第１の実施例の場合よりも、フリップフロッ
プ１、２、３、４の配置がコンパクトに変更されてい
る。フリップフロツプ１、２、３、４および高電位電源
配線１１、１３、１４、１６と低電位電源配線１２、１
５、１７を配置した後に、まず論理レベルが固定されて
いない通常の信号配線６、７、８、９のレイアウトを行
う。その後、論理値が“１”に固定されている配線をフ
リップフロップ毎に分割して直近の高電位電源配線に接
続する。これにより、フリップフロップ１、３のデータ
入力端子はそれぞれ信号配線１０、１８を介して最も近
い高電位電源配線１１、１６に接続される。

【００１３】

【発明の効果】以上説明したように、本発明は、信号配
線を固定論理値にクランプされたものとそれ以外の通常
の信号配線とに分け、通常の信号配線のレイアウトが完
了した後に固定値にクランプされた信号配線を電源配線
に接続するものであるので、固定論理値にクランプされ
た信号配線の配線長を短くすることができる。さらに、
固定論理値を生成するレベル発生ブロックの配置が不要
となるため、その分配線エリアを広く確保することが可
能になる。したがって、本発明によれば、半導体集積回
路の配線エリアに余裕が生じ配線性が向上して、未配線
の発生を抑制することができる。その結果、半導体集積
回路の設計効率を向上させることができ、ＴＡＴの短縮
とコストの低減を図ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態を説明するための、半導体
集積回路の配線方法の手順を示すフローチャート。

【図２】本発明の実施例を説明するための回路図。

【図３】本発明の第１の実施例を説明するためのレイア
ウト図。

【図４】本発明の第２の実施例を説明するためのレイア
ウト図。

【図５】従来例を説明するための回路図。

【図６】従来例を説明するためのレイアウト図。

【図７】従来の配線方法の手順を示すフローチャート。

【符号の説明】

１、２、３、４ フリップフロップ ５、１０、１８ 論理値が固定された信号配線 ６、７、８、９ 論理値が固定されていない通常の信号
配線 １１、１３、１４、１６ 高電位電源配線 １２、１５、１７ 低電位電源配線 １９ レベル発生ブロック

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 論理値“１”に固定されている信号配
   線、および／または、論理値“０”に固定されている信
   号配線と、論理値が固定されていない通常の信号配線を
   備えた半導体集積回路における配線方法であって、前記
   論理値が固定されていない信号配線のレイアウトを行っ
   た後、前記論理値がクランプされている信号配線を高電
   位側または低電位側の何れかの電源配線に接続すること
   を特徴とする半導体集積回路の配線方法。
2. 【請求項２】 信号配線のレイアウトが行われるのに先
   立って、マクロ並びに高電位電源配線および低電位電源
   配線の配置が行われることを特徴とする請求項１記載の
   半導体集積回路の配線方法。
3. 【請求項３】 （１）固定した論理値が入力されるマク
   ロの入力端子に接続された信号配線に“１”または
   “０”の固定値を付与する過程と、 （２）論理値の“１”または“０”が付与された信号配
   線を他の信号配線と区別する過程と、 （３）前記他の信号配線に対する配線処理を行う過程
   と、 （４）前記論理値の“１”または“０”が付与された信
   号配線に対する配線処理を行う過程と、を備えたことを
   特徴とする半導体集積回路の配線方法。
4. 【請求項４】 前記第（２）の過程の後、前記第（３）
   の過程に先立って前記論理値“１”または“０”が付与
   された信号配線の属性を電源配線に接続できるものに変
   更する過程が追加されることを特徴とする請求項３記載
   の半導体集積回路の配線方法。