JPH1197541A - 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体 - Google Patents
半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体Info
- Publication number
- JPH1197541A JPH1197541A JP9255002A JP25500297A JPH1197541A JP H1197541 A JPH1197541 A JP H1197541A JP 9255002 A JP9255002 A JP 9255002A JP 25500297 A JP25500297 A JP 25500297A JP H1197541 A JPH1197541 A JP H1197541A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- standard value
- current density
- functional blocks
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 電流密度を規格値内に収めて断線を防止する
とともに、配線に要する面積の増大を抑制した半導体集
積回路の設計方法及び設計システムを提供する。 【解決手段】 任意の機能を有する複数の機能ブロック
のレイアウト及び機能ブロック間の配線を行うための半
導体集積回路の設計方法であって、機能ブロック間を接
続する全ての配線に流れる電流の電流密度をそれぞれ回
路シミュレーションを行って算出し、電流密度が予め決
められた規格値内にあるか否かを判定し、規格値を越え
た配線について、規格値内に収まるようにその配線の分
枝毎に必要な配線の本数を算出し、分枝毎に再度配線を
行う。
とともに、配線に要する面積の増大を抑制した半導体集
積回路の設計方法及び設計システムを提供する。 【解決手段】 任意の機能を有する複数の機能ブロック
のレイアウト及び機能ブロック間の配線を行うための半
導体集積回路の設計方法であって、機能ブロック間を接
続する全ての配線に流れる電流の電流密度をそれぞれ回
路シミュレーションを行って算出し、電流密度が予め決
められた規格値内にあるか否かを判定し、規格値を越え
た配線について、規格値内に収まるようにその配線の分
枝毎に必要な配線の本数を算出し、分枝毎に再度配線を
行う。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の設
計システムに関し、特に電流密度の規格を満たした配線
パターンが得られる半導体集積回路の設計方法、半導体
集積回路の設計システム及びその記録媒体に関するもの
である。
計システムに関し、特に電流密度の規格を満たした配線
パターンが得られる半導体集積回路の設計方法、半導体
集積回路の設計システム及びその記録媒体に関するもの
である。
【０００２】
【従来の技術】近年の半導体集積回路は製造プロセスの
向上によって微細化及び高集積化が進み、配線の幅やピ
ッチが狭くなってきているため、各配線に流れる電流の
電流密度が増加する傾向にある。また、半導体素子の高
速化が進み、高周波で動作する半導体集積回路が増えて
きている。
向上によって微細化及び高集積化が進み、配線の幅やピ
ッチが狭くなってきているため、各配線に流れる電流の
電流密度が増加する傾向にある。また、半導体素子の高
速化が進み、高周波で動作する半導体集積回路が増えて
きている。
【０００３】このような高速で動作する半導体素子から
なる任意の機能を有する機能ブロック（論理回路等）に
電源を供給するために設けられた電源配線等は電流密度
が特に大きくなるため、エレクトロマイグレーションに
よって断線するおそれがある。したがって、エレクトロ
マイグレーションによる断線を防止するため、半導体集
積回路の配線パターンを設計する際には各配線に流れる
電流の電流密度を断線しない所定の規格値内に収める必
要がある。
なる任意の機能を有する機能ブロック（論理回路等）に
電源を供給するために設けられた電源配線等は電流密度
が特に大きくなるため、エレクトロマイグレーションに
よって断線するおそれがある。したがって、エレクトロ
マイグレーションによる断線を防止するため、半導体集
積回路の配線パターンを設計する際には各配線に流れる
電流の電流密度を断線しない所定の規格値内に収める必
要がある。
【０００４】図４は半導体集積回路の設計システムの構
成を示すブロック図であり、図５は従来の半導体集積回
路の設計方法の手順を示すフローチャートである。ま
た、図６は従来の半導体集積回路の設計方法の一例を示
す図であり、配線の本数を増やして電流密度の規格値を
満足させる設計例を示す配線図である。また、図７は従
来の半導体集積回路の設計方法の一例を示す図であり、
配線の幅を太くして電流密度の規格値を満足させる設計
例を示す配線図である。
成を示すブロック図であり、図５は従来の半導体集積回
路の設計方法の手順を示すフローチャートである。ま
た、図６は従来の半導体集積回路の設計方法の一例を示
す図であり、配線の本数を増やして電流密度の規格値を
満足させる設計例を示す配線図である。また、図７は従
来の半導体集積回路の設計方法の一例を示す図であり、
配線の幅を太くして電流密度の規格値を満足させる設計
例を示す配線図である。
【０００５】図４に示すように、半導体集積回路の設計
システムは、処理プログラムにしたがって配線パターン
の設計を行う処理装置１と、半導体素子の配置情報及び
接続情報を入力するための入力装置２と、レイアウトデ
ータあるいはネットリストなどを出力するための出力装
置３と、処理装置１の処理結果を表示するための表示装
置４と、処理装置１で実行する処理プログラムが記録さ
れた記録媒体５とによって構成されている。
システムは、処理プログラムにしたがって配線パターン
の設計を行う処理装置１と、半導体素子の配置情報及び
接続情報を入力するための入力装置２と、レイアウトデ
ータあるいはネットリストなどを出力するための出力装
置３と、処理装置１の処理結果を表示するための表示装
置４と、処理装置１で実行する処理プログラムが記録さ
れた記録媒体５とによって構成されている。
【０００６】なお、記録媒体５は磁気ディスク、半導体
メモリ、あるいはその他の記録媒体であってもよく、以
下に説明する処理装置１の処理手順は、記録媒体５から
処理装置１に読み込まれた処理プログラムにしたがって
実行される。
メモリ、あるいはその他の記録媒体であってもよく、以
下に説明する処理装置１の処理手順は、記録媒体５から
処理装置１に読み込まれた処理プログラムにしたがって
実行される。
【０００７】このような構成において、次に従来の半導
体集積回路の設計方法について図５〜図７を用いて説明
する。
体集積回路の設計方法について図５〜図７を用いて説明
する。
【０００８】図５において、まず、処理装置１は入力装
置２を介して入力された各半導体素子の配置情報及び接
続情報を基に、半導体集積回路の構成要素である各機能
ブロック単位のレイアウトデータを作成する（ステップ
Ｓ１１）。次に、回路シミュレーションを行うために、
ステップＳ１１で作成したレイアウトデータに基づいて
トランジスタ、容量、抵抗素子等を用いて記述したネッ
トリストを作成する（ステップＳ１２）。続いて、ステ
ップＳ１２で作成したネットリストに基づいて半導体集
積回路の回路シミュレーションを行い、各機能ブロック
間を接続する全ての配線の電流密度をそれぞれ算出する
（ステップＳ１３）。次に、算出した各配線の電流密度
とその規格値とを比較し、電流密度が規格値を越えてい
る配線を選出する（ステップＳ１４）。このとき、電流
密度が規格値を越えている配線がない場合は処理を終了
する。また、規格値を越えている配線があった場合は、
電流密度が規格値内に収まるようにその配線の本数を増
加する（ステップＳ１５）。なお、ステップＳ１５の処
理では電流密度が規格値内に収まるように配線の幅を一
律に太くする方法もある。
置２を介して入力された各半導体素子の配置情報及び接
続情報を基に、半導体集積回路の構成要素である各機能
ブロック単位のレイアウトデータを作成する（ステップ
Ｓ１１）。次に、回路シミュレーションを行うために、
ステップＳ１１で作成したレイアウトデータに基づいて
トランジスタ、容量、抵抗素子等を用いて記述したネッ
トリストを作成する（ステップＳ１２）。続いて、ステ
ップＳ１２で作成したネットリストに基づいて半導体集
積回路の回路シミュレーションを行い、各機能ブロック
間を接続する全ての配線の電流密度をそれぞれ算出する
（ステップＳ１３）。次に、算出した各配線の電流密度
とその規格値とを比較し、電流密度が規格値を越えてい
る配線を選出する（ステップＳ１４）。このとき、電流
密度が規格値を越えている配線がない場合は処理を終了
する。また、規格値を越えている配線があった場合は、
電流密度が規格値内に収まるようにその配線の本数を増
加する（ステップＳ１５）。なお、ステップＳ１５の処
理では電流密度が規格値内に収まるように配線の幅を一
律に太くする方法もある。
【０００９】ステップ１５では、例えば、図６に示す第
１の信号配線２１の電流密度が規格値を超えている場
合、第１の信号配線２１に代えて３本の配線（第２の信
号配線２２、第３の信号配線２３、第４の信号配線２
４）で機能ブロック間をそれぞれ接続し、信号配線１本
あたりの電流密度を小さくして規格値内に収まるように
している。
１の信号配線２１の電流密度が規格値を超えている場
合、第１の信号配線２１に代えて３本の配線（第２の信
号配線２２、第３の信号配線２３、第４の信号配線２
４）で機能ブロック間をそれぞれ接続し、信号配線１本
あたりの電流密度を小さくして規格値内に収まるように
している。
【００１０】また、第１の信号配線２１の電流密度が規
格値を超えている場合、図７に示すように電流密度が規
格値内に収まるように、第１の信号配線２１の幅を一律
に太くしている。
格値を超えている場合、図７に示すように電流密度が規
格値内に収まるように、第１の信号配線２１の幅を一律
に太くしている。
【００１１】ところで、従来の半導体集積回路の設計方
法の他の例として特開平６−８５０６６号公報で開示さ
れた設計方法がある。特開平６−８５０６６号公報で
は、回路シミュレーションによって選出された高速動作
する機能ブロックに対して電源配線を自動的に追加布設
することにより、電源配線の電流密度を規格値以内に収
める電源配線の布設方法が記載されている。
法の他の例として特開平６−８５０６６号公報で開示さ
れた設計方法がある。特開平６−８５０６６号公報で
は、回路シミュレーションによって選出された高速動作
する機能ブロックに対して電源配線を自動的に追加布設
することにより、電源配線の電流密度を規格値以内に収
める電源配線の布設方法が記載されている。
【００１２】
【発明が解決しようとする課題】しかしながら上記した
ような従来の半導体集積回路の設計方法のうち、各機能
ブロック間を接続する配線の本数を増加させて電流密度
を規格値内に収める方法では、例えばスルーホールの電
流密度だけが規格値を越えているような場合でも配線の
本数を増加させるため、配線に要する面積及びその容量
が増加する問題があった。
ような従来の半導体集積回路の設計方法のうち、各機能
ブロック間を接続する配線の本数を増加させて電流密度
を規格値内に収める方法では、例えばスルーホールの電
流密度だけが規格値を越えているような場合でも配線の
本数を増加させるため、配線に要する面積及びその容量
が増加する問題があった。
【００１３】また、配線の幅を一律に太くして規格値内
に収める方法では、例えば規格値を越えている配線が部
分的であっても、一律に配線の幅を太くしているため、
配線に要する面積及びその容量が増加し、かつ他の配線
と短絡する可能性があるため、他の配線のレイアウトを
修正しなければならないという問題があった。
に収める方法では、例えば規格値を越えている配線が部
分的であっても、一律に配線の幅を太くしているため、
配線に要する面積及びその容量が増加し、かつ他の配線
と短絡する可能性があるため、他の配線のレイアウトを
修正しなければならないという問題があった。
【００１４】さらに、高速に動作する機能ブロックに対
して電源配線を自動的に布設する方法では、機能ブロッ
ク間を接続する信号配線の電流密度を小さくすることが
できない。
して電源配線を自動的に布設する方法では、機能ブロッ
ク間を接続する信号配線の電流密度を小さくすることが
できない。
【００１５】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、電流密
度を規格値内に収めて断線を防止するとともに、配線に
要する面積の増大を抑制した半導体集積回路の設計方法
及び設計システムを提供することを目的とする。
る問題点を解決するためになされたものであり、電流密
度を規格値内に収めて断線を防止するとともに、配線に
要する面積の増大を抑制した半導体集積回路の設計方法
及び設計システムを提供することを目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するため
本発明の半導体集積回路の設計方法は、任意の機能を有
する複数の機能ブロックのレイアウト及び前記機能ブロ
ック間の配線を行うための半導体集積回路の設計方法で
あって、前記機能ブロック間を接続する全ての配線に流
れる電流の電流密度をそれぞれ回路シミュレーションを
行って算出し、前記電流密度が予め決められた規格値内
にあるか否かを判定し、前記規格値を越えた配線につい
て、前記規格値内に収まるように該配線の分枝毎に必要
な配線の本数を算出し、該本数で分枝毎に再度配線を行
う方法である。また、任意の機能を有する複数の機能ブ
ロックのレイアウト及び前記機能ブロック間の配線を行
うための半導体集積回路の設計方法であって、前記機能
ブロック間を接続する全ての配線に流れる電流の電流密
度をそれぞれ回路シミュレーションを行って算出し、前
記電流密度が予め決められた規格値内にあるか否かを判
定し、前記規格値を越えた配線について、前記規格値内
に収まるように該配線の分枝毎に必要な配線の幅を算出
し、該幅で分枝毎に再度配線を行う方法である。
本発明の半導体集積回路の設計方法は、任意の機能を有
する複数の機能ブロックのレイアウト及び前記機能ブロ
ック間の配線を行うための半導体集積回路の設計方法で
あって、前記機能ブロック間を接続する全ての配線に流
れる電流の電流密度をそれぞれ回路シミュレーションを
行って算出し、前記電流密度が予め決められた規格値内
にあるか否かを判定し、前記規格値を越えた配線につい
て、前記規格値内に収まるように該配線の分枝毎に必要
な配線の本数を算出し、該本数で分枝毎に再度配線を行
う方法である。また、任意の機能を有する複数の機能ブ
ロックのレイアウト及び前記機能ブロック間の配線を行
うための半導体集積回路の設計方法であって、前記機能
ブロック間を接続する全ての配線に流れる電流の電流密
度をそれぞれ回路シミュレーションを行って算出し、前
記電流密度が予め決められた規格値内にあるか否かを判
定し、前記規格値を越えた配線について、前記規格値内
に収まるように該配線の分枝毎に必要な配線の幅を算出
し、該幅で分枝毎に再度配線を行う方法である。
【００１７】一方、本発明の半導体集積回路の設計シス
テムは、任意の機能を有する複数の機能ブロックのレイ
アウト及び前記機能ブロック間の配線を行う半導体集積
回路の設計システムであって、前記機能ブロック間を接
続する全ての配線に流れる電流の電流密度をそれぞれ回
路シミュレーションを行って算出し、前記電流密度が予
め決められた規格値内にあるか否かを判定し、前記規格
値を越えた配線について、前記規格値内に収まるように
該配線の分枝毎に必要な配線の本数を算出し、該本数で
分枝毎に再度配線を行う処理装置を有するものである。
テムは、任意の機能を有する複数の機能ブロックのレイ
アウト及び前記機能ブロック間の配線を行う半導体集積
回路の設計システムであって、前記機能ブロック間を接
続する全ての配線に流れる電流の電流密度をそれぞれ回
路シミュレーションを行って算出し、前記電流密度が予
め決められた規格値内にあるか否かを判定し、前記規格
値を越えた配線について、前記規格値内に収まるように
該配線の分枝毎に必要な配線の本数を算出し、該本数で
分枝毎に再度配線を行う処理装置を有するものである。
【００１８】また、任意の機能を有する複数の機能ブロ
ックのレイアウト及び前記機能ブロック間の配線を行う
半導体集積回路の設計システムであって、前記機能ブロ
ック間を接続する全ての配線に流れる電流の電流密度を
それぞれ回路シミュレーションを行って算出し、前記電
流密度が予め決められた規格値内にあるか否かを判定
し、前記規格値を越えた配線について、前記規格値内に
収まるように該配線の分枝毎に必要な配線の幅を算出
し、該幅で分枝毎に再度配線を行う処理装置を有するも
のである。
ックのレイアウト及び前記機能ブロック間の配線を行う
半導体集積回路の設計システムであって、前記機能ブロ
ック間を接続する全ての配線に流れる電流の電流密度を
それぞれ回路シミュレーションを行って算出し、前記電
流密度が予め決められた規格値内にあるか否かを判定
し、前記規格値を越えた配線について、前記規格値内に
収まるように該配線の分枝毎に必要な配線の幅を算出
し、該幅で分枝毎に再度配線を行う処理装置を有するも
のである。
【００１９】さらに、本発明の記録媒体は、任意の機能
を有する複数の機能ブロックのレイアウト及び前記機能
ブロック間の配線を半導体集積回路の設計システムに実
行させるためのプログラムを記録した記録媒体であっ
て、前記機能ブロック間を接続する全ての配線に流れる
電流の電流密度をそれぞれ回路シミュレーションを行っ
て算出し、前記電流密度が予め決められた規格値内にあ
るか否かを判定し、前記規格値を越えた配線について、
前記規格値内に収まるように該配線の分枝毎に必要な配
線の本数を算出し、該本数で分枝毎に再度配線を行わせ
るためのプログラムを記録したものである。
を有する複数の機能ブロックのレイアウト及び前記機能
ブロック間の配線を半導体集積回路の設計システムに実
行させるためのプログラムを記録した記録媒体であっ
て、前記機能ブロック間を接続する全ての配線に流れる
電流の電流密度をそれぞれ回路シミュレーションを行っ
て算出し、前記電流密度が予め決められた規格値内にあ
るか否かを判定し、前記規格値を越えた配線について、
前記規格値内に収まるように該配線の分枝毎に必要な配
線の本数を算出し、該本数で分枝毎に再度配線を行わせ
るためのプログラムを記録したものである。
【００２０】また、任意の機能を有する複数の機能ブロ
ックのレイアウト及び前記機能ブロック間の配線を半導
体集積回路の設計システムに実行させるためのプログラ
ムを記録した記録媒体であって、前記機能ブロック間を
接続する全ての配線に流れる電流の電流密度をそれぞれ
回路シミュレーションを行って算出し、前記電流密度が
予め決められた規格値内にあるか否かを判定し、前記規
格値を越えた配線について、前記規格値内に収まるよう
に該配線の分枝毎に必要な配線の幅を算出し、該幅で分
枝毎に再度配線を行わせるためのプログラムを記録した
ものである。
ックのレイアウト及び前記機能ブロック間の配線を半導
体集積回路の設計システムに実行させるためのプログラ
ムを記録した記録媒体であって、前記機能ブロック間を
接続する全ての配線に流れる電流の電流密度をそれぞれ
回路シミュレーションを行って算出し、前記電流密度が
予め決められた規格値内にあるか否かを判定し、前記規
格値を越えた配線について、前記規格値内に収まるよう
に該配線の分枝毎に必要な配線の幅を算出し、該幅で分
枝毎に再度配線を行わせるためのプログラムを記録した
ものである。
【００２１】上記のような半導体集積回路の設計方法及
び設計システムでは、機能ブロック間を接続する全ての
配線に流れる電流の電流密度をそれぞれ回路シミュレー
ションを行って算出し、電流密度が予め決められた規格
値内にあるか否かを判定し、規格値を越えた配線につい
て、規格値内に収まるようにその配線の分枝毎に必要な
配線の本数を算出し、分枝毎に再度配線を行うことで、
従来に比べて配線に要する面積を小さくすることができ
る。
び設計システムでは、機能ブロック間を接続する全ての
配線に流れる電流の電流密度をそれぞれ回路シミュレー
ションを行って算出し、電流密度が予め決められた規格
値内にあるか否かを判定し、規格値を越えた配線につい
て、規格値内に収まるようにその配線の分枝毎に必要な
配線の本数を算出し、分枝毎に再度配線を行うことで、
従来に比べて配線に要する面積を小さくすることができ
る。
【００２２】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【００２３】図１は本発明の半導体集積回路の設計方法
の手順を示すフローチャートである。図２は本発明の半
導体集積回路の設計方法の一例を示す図であり、スルー
ホールの電流密度が規格値を越えている場合の設計例を
示す配線図である。また、図３は本発明の半導体集積回
路の設計方法の一例を示す図であり、配線の電流密度が
規格値を越えている場合の設計例を示す配線図である。
なお、半導体集積回路の設計システムの構成については
従来と同様であるためその説明は省略する。
の手順を示すフローチャートである。図２は本発明の半
導体集積回路の設計方法の一例を示す図であり、スルー
ホールの電流密度が規格値を越えている場合の設計例を
示す配線図である。また、図３は本発明の半導体集積回
路の設計方法の一例を示す図であり、配線の電流密度が
規格値を越えている場合の設計例を示す配線図である。
なお、半導体集積回路の設計システムの構成については
従来と同様であるためその説明は省略する。
【００２４】図１において、本発明の半導体集積回路の
設計方法では、まず、処理装置は入力装置を介して入力
された各半導体素子の配置情報及び接続情報を基に、各
機能ブロック単位のレイアウトデータを作成する（ステ
ップＳ１）。次に、半導体集積回路の回路シミュレーシ
ョンを行うために、ステップＳ１で作成したレイアウト
データに基づいてトランジスタ、容量、抵抗素子等を用
いて記述したネットリストを作成する（ステップＳ
２）。続いて、ステップＳ２で作成したネットリストに
基づいて回路シミュレーションを行い、機能ブロック間
を接続する全ての配線の電流密度をそれぞれ算出する
（ステップＳ３）。次に、算出した電流密度とその規格
値とを比較し、電流密度が規格値を越えている配線を選
出する（ステップＳ４）。このとき、電流密度が規格値
を越えている配線がない場合は処理を終了する。また、
規格値を越えている配線があった場合は、電流密度が規
格値内に収まるようにその配線の必要な本数を分枝毎に
算出する（ステップＳ５）。
設計方法では、まず、処理装置は入力装置を介して入力
された各半導体素子の配置情報及び接続情報を基に、各
機能ブロック単位のレイアウトデータを作成する（ステ
ップＳ１）。次に、半導体集積回路の回路シミュレーシ
ョンを行うために、ステップＳ１で作成したレイアウト
データに基づいてトランジスタ、容量、抵抗素子等を用
いて記述したネットリストを作成する（ステップＳ
２）。続いて、ステップＳ２で作成したネットリストに
基づいて回路シミュレーションを行い、機能ブロック間
を接続する全ての配線の電流密度をそれぞれ算出する
（ステップＳ３）。次に、算出した電流密度とその規格
値とを比較し、電流密度が規格値を越えている配線を選
出する（ステップＳ４）。このとき、電流密度が規格値
を越えている配線がない場合は処理を終了する。また、
規格値を越えている配線があった場合は、電流密度が規
格値内に収まるようにその配線の必要な本数を分枝毎に
算出する（ステップＳ５）。
【００２５】続いて、算出した本数で再配線を行い、本
数を増やした配線と他の配線とが短絡しないように配線
し直してレイアウトデータを再作成する（ステップＳ
６）。そして、ステップＳ２に戻り、電流密度が規格値
を越えている配線がなくなるまで、上記ステップＳ２か
らステップＳ６までの処理を繰り返す。
数を増やした配線と他の配線とが短絡しないように配線
し直してレイアウトデータを再作成する（ステップＳ
６）。そして、ステップＳ２に戻り、電流密度が規格値
を越えている配線がなくなるまで、上記ステップＳ２か
らステップＳ６までの処理を繰り返す。
【００２６】例えば、図２に示す第１のスルーホール１
１に流れる電流がスルーホールの電流密度の規格値を超
えている場合、第２のスルーホール１２及び第１の分枝
配線１３を追加し、第１スルーホール１１の電流密度が
規格値内に収まるようにする。
１に流れる電流がスルーホールの電流密度の規格値を超
えている場合、第２のスルーホール１２及び第１の分枝
配線１３を追加し、第１スルーホール１１の電流密度が
規格値内に収まるようにする。
【００２７】また、図３に示す第２の分枝配線１５に流
れる電流の電流密度がその規格値を越えている場合（例
えば、規格値の２倍以上）、第３の分枝配線１６及び第
４の分枝配線１７を追加し、第２の分枝配線１５の電流
密度が半分以下になるようにする。
れる電流の電流密度がその規格値を越えている場合（例
えば、規格値の２倍以上）、第３の分枝配線１６及び第
４の分枝配線１７を追加し、第２の分枝配線１５の電流
密度が半分以下になるようにする。
【００２８】なお、ステップＳ５で、電流密度が規格値
内に収まるようにその配線の幅を算出し、ステップＳ６
で、算出した幅で配線し（幅を太くする）、太くした配
線と他の配線が短絡しないように配線し直してレイアウ
トデータを再作成してもよい。
内に収まるようにその配線の幅を算出し、ステップＳ６
で、算出した幅で配線し（幅を太くする）、太くした配
線と他の配線が短絡しないように配線し直してレイアウ
トデータを再作成してもよい。
【００２９】したがって、本発明の半導体集積回路の回
路設計システムは、全ての機能ブロック間配線の電流密
度を回路シミュレーションで求め、求めた電流密度と規
格値を比較し、規格値内に収まるように分枝単位で必要
な配線の本数を計算し、分枝毎に配線を増加させている
ので、従来に比べて配線に要する面積を小さくすること
ができる。
路設計システムは、全ての機能ブロック間配線の電流密
度を回路シミュレーションで求め、求めた電流密度と規
格値を比較し、規格値内に収まるように分枝単位で必要
な配線の本数を計算し、分枝毎に配線を増加させている
ので、従来に比べて配線に要する面積を小さくすること
ができる。
【００３０】また、本発明では、分枝単位で増加させた
配線の周辺にある他の配線についてのみ短絡しないよう
に再配線すればよいので、設計のＴＡＴ（turn around
time：開発期間）が短くなる。
配線の周辺にある他の配線についてのみ短絡しないよう
に再配線すればよいので、設計のＴＡＴ（turn around
time：開発期間）が短くなる。
【００３１】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
いるので、以下に記載する効果を奏する。
【００３２】機能ブロック間を接続する全ての配線に流
れる電流の電流密度をそれぞれ回路シミュレーションを
行って算出し、電流密度が予め決められた規格値内にあ
るか否かを判定し、規格値を越えた配線について、規格
値内に収まるようにその配線の分枝毎に必要な配線の本
数を算出し、分枝毎に再度配線を行うことで、従来に比
べて配線に要する面積を小さくすることができる。
れる電流の電流密度をそれぞれ回路シミュレーションを
行って算出し、電流密度が予め決められた規格値内にあ
るか否かを判定し、規格値を越えた配線について、規格
値内に収まるようにその配線の分枝毎に必要な配線の本
数を算出し、分枝毎に再度配線を行うことで、従来に比
べて配線に要する面積を小さくすることができる。
【００３３】また、分枝単位で増加させた配線の周辺に
ある他の配線についてのみ短絡しないように再配線する
ので、設計のＴＡＴが短くなる。
ある他の配線についてのみ短絡しないように再配線する
ので、設計のＴＡＴが短くなる。
【図１】本発明の半導体集積回路の設計方法の手順を示
すフローチャートである。
すフローチャートである。
【図２】本発明の半導体集積回路の設計方法の一例を示
す図であり、スルーホールの電流密度が規格値を越えて
いる場合の設計例を示す配線図である。
す図であり、スルーホールの電流密度が規格値を越えて
いる場合の設計例を示す配線図である。
【図３】本発明の半導体集積回路の設計方法の一例を示
す図であり、配線の電流密度が規格値を越えている場合
の設計例を示す配線図である。
す図であり、配線の電流密度が規格値を越えている場合
の設計例を示す配線図である。
【図４】半導体集積回路の設計システムの構成を示すブ
ロック図である。
ロック図である。
【図５】従来の半導体集積回路の設計方法の手順を示す
フローチャートである。
フローチャートである。
【図６】従来の半導体集積回路の設計方法の一例を示す
図であり、配線の本数を増やして電流密度の規格値を満
足させる設計例を示す配線図である。
図であり、配線の本数を増やして電流密度の規格値を満
足させる設計例を示す配線図である。
【図７】従来の半導体集積回路の設計方法の一例を示す
図であり、配線の幅を太くして電流密度の規格値を満足
させる設計例を示す配線図である。
図であり、配線の幅を太くして電流密度の規格値を満足
させる設計例を示す配線図である。
１ 処理装置 ２ 入力装置 ３ 出力装置 ４ 表示装置 １１ 第１のスルーホール １２ 第２のスルーホール １３ 第１の分枝配線 １５ 第２の分枝配線 １６ 第３の分枝配線 １７ 第４の分枝配線
Claims (6)
- 【請求項１】 任意の機能を有する複数の機能ブロック
のレイアウト及び前記機能ブロック間の配線を行うため
の半導体集積回路の設計方法であって、 前記機能ブロック間を接続する全ての配線に流れる電流
の電流密度をそれぞれ回路シミュレーションを行って算
出し、 前記電流密度が予め決められた規格値内にあるか否かを
判定し、 前記規格値を越えた配線について、前記規格値内に収ま
るように該配線の分枝毎に必要な配線の本数を算出し、
該本数で分枝毎に再度配線を行う半導体集積回路の設計
方法。 - 【請求項２】 任意の機能を有する複数の機能ブロック
のレイアウト及び前記機能ブロック間の配線を行うため
の半導体集積回路の設計方法であって、 前記機能ブロック間を接続する全ての配線に流れる電流
の電流密度をそれぞれ回路シミュレーションを行って算
出し、 前記電流密度が予め決められた規格値内にあるか否かを
判定し、 前記規格値を越えた配線について、前記規格値内に収ま
るように該配線の分枝毎に必要な配線の幅を算出し、該
幅で分枝毎に再度配線を行う半導体集積回路の設計方
法。 - 【請求項３】 任意の機能を有する複数の機能ブロック
のレイアウト及び前記機能ブロック間の配線を行う半導
体集積回路の設計システムであって、 前記機能ブロック間を接続する全ての配線に流れる電流
の電流密度をそれぞれ回路シミュレーションを行って算
出し、 前記電流密度が予め決められた規格値内にあるか否かを
判定し、 前記規格値を越えた配線について、前記規格値内に収ま
るように該配線の分枝毎に必要な配線の本数を算出し、
該本数で分枝毎に再度配線を行う処理装置を有する半導
体集積回路の設計システム。 - 【請求項４】 任意の機能を有する複数の機能ブロック
のレイアウト及び前記機能ブロック間の配線を行う半導
体集積回路の設計システムであって、 前記機能ブロック間を接続する全ての配線に流れる電流
の電流密度をそれぞれ回路シミュレーションを行って算
出し、 前記電流密度が予め決められた規格値内にあるか否かを
判定し、 前記規格値を越えた配線について、前記規格値内に収ま
るように該配線の分枝毎に必要な配線の幅を算出し、該
幅で分枝毎に再度配線を行う処理装置を有する半導体集
積回路の設計システム。 - 【請求項５】 任意の機能を有する複数の機能ブロック
のレイアウト及び前記機能ブロック間の配線を半導体集
積回路の設計システムに実行させるためのプログラムを
記録した記録媒体であって、 前記機能ブロック間を接続する全ての配線に流れる電流
の電流密度をそれぞれ回路シミュレーションを行って算
出し、 前記電流密度が予め決められた規格値内にあるか否かを
判定し、 前記規格値を越えた配線について、前記規格値内に収ま
るように該配線の分枝毎に必要な配線の本数を算出し、
該本数で分枝毎に再度配線を行わせるためのプログラム
を記録した記録媒体。 - 【請求項６】 任意の機能を有する複数の機能ブロック
のレイアウト及び前記機能ブロック間の配線を半導体集
積回路の設計システムに実行させるためのプログラムを
記録した記録媒体であって、 前記機能ブロック間を接続する全ての配線に流れる電流
の電流密度をそれぞれ回路シミュレーションを行って算
出し、 前記電流密度が予め決められた規格値内にあるか否かを
判定し、 前記規格値を越えた配線について、前記規格値内に収ま
るように該配線の分枝毎に必要な配線の幅を算出し、該
幅で分枝毎に再度配線を行わせるためのプログラムを記
録した記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9255002A JPH1197541A (ja) | 1997-09-19 | 1997-09-19 | 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9255002A JPH1197541A (ja) | 1997-09-19 | 1997-09-19 | 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197541A true JPH1197541A (ja) | 1999-04-09 |
Family
ID=17272845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9255002A Pending JPH1197541A (ja) | 1997-09-19 | 1997-09-19 | 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197541A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6971082B2 (en) | 2001-01-17 | 2005-11-29 | Nec Corporation | Method and apparatus for revising wiring of a circuit to prevent electro-migration |
| US7856610B2 (en) | 2006-05-10 | 2010-12-21 | Elpida Memory, Inc. | Method and apparatus for semiconductor integrated circuit |
-
1997
- 1997-09-19 JP JP9255002A patent/JPH1197541A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6971082B2 (en) | 2001-01-17 | 2005-11-29 | Nec Corporation | Method and apparatus for revising wiring of a circuit to prevent electro-migration |
| US7856610B2 (en) | 2006-05-10 | 2010-12-21 | Elpida Memory, Inc. | Method and apparatus for semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0743742B2 (ja) | 自動配線方法 | |
| JP3654190B2 (ja) | 配線設計方法および配線設計装置 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JPH1197541A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体 | |
| JP3008849B2 (ja) | 半導体集積回路の設計方法および装置 | |
| JP2004013821A (ja) | 半導体集積回路設計方法および設計装置 | |
| JP2957436B2 (ja) | ゲートアレイ | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JP3464092B2 (ja) | 半導体回路の配線抵抗算出方法及び半導体回路用ｃａｄシステム | |
| US7519926B2 (en) | Semiconductor device and method for designing the same | |
| JP2790090B2 (ja) | 半導体集積回路の自動レイアウト方法 | |
| JP2639147B2 (ja) | レイアウト検証装置 | |
| JPH06349947A (ja) | 半導体集積回路装置のマスクパターン設計方法および設計装置 | |
| JPH08288395A (ja) | 配置処理方法及び配置処理装置 | |
| JP2933584B2 (ja) | 半導体集積回路装置及びマクロ端子クランプ処理方法 | |
| JP2580982B2 (ja) | Ｌｓｉ電源配線レイアウトシステム | |
| JPH04151853A (ja) | 配線方法 | |
| JP3221567B2 (ja) | 半導体集積回路及びクロック供給方法 | |
| JP3048046B2 (ja) | 半導体集積回路の配線方法 | |
| JPH0296278A (ja) | 自動配線処理方式 | |
| JPH0454676A (ja) | Ｌｓｉ機能セルのレイアウト方法及び装置 | |
| JP2626498B2 (ja) | 自動配置配線処理方法 | |
| JP2658829B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH04134922A (ja) | 半導体集積回路 | |
| JP2000133895A (ja) | 基板上のパターン配線構造及びその設計方法 |