JP2626498B2 - 自動配置配線処理方法 - Google Patents
自動配置配線処理方法Info
- Publication number
- JP2626498B2 JP2626498B2 JP5241206A JP24120693A JP2626498B2 JP 2626498 B2 JP2626498 B2 JP 2626498B2 JP 5241206 A JP5241206 A JP 5241206A JP 24120693 A JP24120693 A JP 24120693A JP 2626498 B2 JP2626498 B2 JP 2626498B2
- Authority
- JP
- Japan
- Prior art keywords
- connection information
- level generator
- circuit connection
- level
- optimization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【0001】
【産業上の利用分野】本発明は、回路接続情報を入力し
半導体集積回路装置の自動配置配線を処理する方法に関
する。
半導体集積回路装置の自動配置配線を処理する方法に関
する。
【0002】
【従来の技術】半導体集積回路の配置配線処理方法にお
いては、あるブロックの入力端子を例えば5ボルト動作
の半導体集積回路で正論理の場合、5ボルトに対応する
論理値“1”あるいは0ボルトに対応する論理値“0”
に固定するためにはレベルジェネレータと呼ばれる電源
印加後の出力値が常に“1”あるいは“0に固定された
ブロックをライブラリとして作成しておき、このライブ
ラリブロックに回路接続情報に記述されている接続され
るべきブロックの入力端子を接続することにより実現し
ている。
いては、あるブロックの入力端子を例えば5ボルト動作
の半導体集積回路で正論理の場合、5ボルトに対応する
論理値“1”あるいは0ボルトに対応する論理値“0”
に固定するためにはレベルジェネレータと呼ばれる電源
印加後の出力値が常に“1”あるいは“0に固定された
ブロックをライブラリとして作成しておき、このライブ
ラリブロックに回路接続情報に記述されている接続され
るべきブロックの入力端子を接続することにより実現し
ている。
【0003】また、ライブラリ中のレベルジェネレータ
の構造として、その出力端子がGNDバス(正理論の場
合“0”対応)や、VDDバス(正理論の場合“1”相
当)に接続されるような型式に作っておき、自動配置配
線処理において前記接続されるべきブロックの入力端子
とこの端子とを配線することにより電気的にGNDバス
や、VDDバスに接続することと等しくなる様にしてお
く。
の構造として、その出力端子がGNDバス(正理論の場
合“0”対応)や、VDDバス(正理論の場合“1”相
当)に接続されるような型式に作っておき、自動配置配
線処理において前記接続されるべきブロックの入力端子
とこの端子とを配線することにより電気的にGNDバス
や、VDDバスに接続することと等しくなる様にしてお
く。
【0004】この様な、構造にしておくことにより、自
動配置配線処理においては、レベルジェネレータの出力
端子と他のブロックを結ぶ信号線を他の通常の信号線と
区別することなく、またレベルジェネレータも通常のブ
ロックと区別することなく一括して配置配線処理を行う
ことができるようになる。
動配置配線処理においては、レベルジェネレータの出力
端子と他のブロックを結ぶ信号線を他の通常の信号線と
区別することなく、またレベルジェネレータも通常のブ
ロックと区別することなく一括して配置配線処理を行う
ことができるようになる。
【0005】
【発明が解決しようとする課題】通常このレベルジェネ
レータの出力端子は、半導体集積回路装置の電源に電圧
が印加された時から常に“1”あるいは“0”に固定さ
れ、回路動作中も出力信号が変化することがないため、
通常のブロックの出力端子と比べて論理を固定したい非
常に多数の他のブロックの入力端子を接続することがで
き、また、タイミング上の制約もないため、冗長な配線
パタンがゆるされることになる。
レータの出力端子は、半導体集積回路装置の電源に電圧
が印加された時から常に“1”あるいは“0”に固定さ
れ、回路動作中も出力信号が変化することがないため、
通常のブロックの出力端子と比べて論理を固定したい非
常に多数の他のブロックの入力端子を接続することがで
き、また、タイミング上の制約もないため、冗長な配線
パタンがゆるされることになる。
【0006】しかし、従来の配置配線処理方法では単に
入力された回路接続情報をもとに処理を実行するだけで
あり、該回路接続情報は回路設計者が回路に挿入するレ
ベルジェネレータの数によって大きく変わる。
入力された回路接続情報をもとに処理を実行するだけで
あり、該回路接続情報は回路設計者が回路に挿入するレ
ベルジェネレータの数によって大きく変わる。
【0007】すなわち、もし、回路設計者が各々のレベ
ルジェネレータに少数のブロックしか接続せず、多数の
レベルジェネレータを回路中に挿入して冗長な回路接続
情報を作成してしまうと、半導体集積回路チップ上に必
要以上のレベルジェネレータが配置されることになり、
その結果チップサイズが大きくなってしまうという問題
がある。
ルジェネレータに少数のブロックしか接続せず、多数の
レベルジェネレータを回路中に挿入して冗長な回路接続
情報を作成してしまうと、半導体集積回路チップ上に必
要以上のレベルジェネレータが配置されることになり、
その結果チップサイズが大きくなってしまうという問題
がある。
【0008】本発明の目的は、入力された回路接続情報
からレベルジェネレータの必要最少個数を計算し、各レ
ベルジェネレータからブロックへの接続を変更して最適
化された回路接続情報を生成することにより、半導体集
積回路装置のチップサイズが最小化される自動配置配線
処理方法を提供することにある。
からレベルジェネレータの必要最少個数を計算し、各レ
ベルジェネレータからブロックへの接続を変更して最適
化された回路接続情報を生成することにより、半導体集
積回路装置のチップサイズが最小化される自動配置配線
処理方法を提供することにある。
【0009】
【課題を解決するための手段】本発明の第一の手段は、
常に一定電位を供給し、LSIの部分回路であるブロッ
クの入力端子の電位を固定するためのレベルジェネレー
タのうち、先ずその出力がグランドバス、または電源バ
スに接続される各型式のレベルジェネレータに接続され
ている全ブロックの入力端子の総容量を求め、前記レベ
ルジェネレータの最大接続可能容量を比較して必要最少
個数のレベルジェネレータ数を求め、前記個数のレベル
ジェネレータを回路接続情報中に新たに設け、前記レベ
ルジェネレータの最大接続可能容量をこえないように各
ブロックの接続を変更すると共に、回路接続情報中にあ
る元のレベルジェネレータを取り去り、前記処理がレベ
ルジェネレータの全型式について終了するまで上述した
ステップを繰り返し、その最適化後の配置結果と最適化
後の回路接続情報に基づいてブロック−ブロック間、お
よび、ブロック−レベルジェネレータ間の配線を一括し
て結線する。
常に一定電位を供給し、LSIの部分回路であるブロッ
クの入力端子の電位を固定するためのレベルジェネレー
タのうち、先ずその出力がグランドバス、または電源バ
スに接続される各型式のレベルジェネレータに接続され
ている全ブロックの入力端子の総容量を求め、前記レベ
ルジェネレータの最大接続可能容量を比較して必要最少
個数のレベルジェネレータ数を求め、前記個数のレベル
ジェネレータを回路接続情報中に新たに設け、前記レベ
ルジェネレータの最大接続可能容量をこえないように各
ブロックの接続を変更すると共に、回路接続情報中にあ
る元のレベルジェネレータを取り去り、前記処理がレベ
ルジェネレータの全型式について終了するまで上述した
ステップを繰り返し、その最適化後の配置結果と最適化
後の回路接続情報に基づいてブロック−ブロック間、お
よび、ブロック−レベルジェネレータ間の配線を一括し
て結線する。
【0010】本発明の第2の手段は、回路接続情報から
レベルジェネレータおよび該レベルジェネレータに接続
される配線を削除してレベルジェネレータ削除後回路接
続情報を生成し、前記レベルジェネレータ削除後回路接
続情報をもとに配置処理を行い、その配置結果と、レベ
ルジェネレータ削除後回路接続情報および保存された削
除データをレベルジェネレータ接続最適化復元処理に入
力し、レベルジェネレータ以外の全ブロックの入力端子
の総容量を求めて必要最少レベルジェネレータ個数を計
算し、前記レベルジェネレータを追加してレベルジェネ
レータ最適化後回路接続情報を設け、前記組み変えられ
た最適化後の回路接続情報と最適化後の配置結果にした
がって、ブロック−ブロック間およびブロック−レベル
ジェネレータ間の配線を一括して結線する。
レベルジェネレータおよび該レベルジェネレータに接続
される配線を削除してレベルジェネレータ削除後回路接
続情報を生成し、前記レベルジェネレータ削除後回路接
続情報をもとに配置処理を行い、その配置結果と、レベ
ルジェネレータ削除後回路接続情報および保存された削
除データをレベルジェネレータ接続最適化復元処理に入
力し、レベルジェネレータ以外の全ブロックの入力端子
の総容量を求めて必要最少レベルジェネレータ個数を計
算し、前記レベルジェネレータを追加してレベルジェネ
レータ最適化後回路接続情報を設け、前記組み変えられ
た最適化後の回路接続情報と最適化後の配置結果にした
がって、ブロック−ブロック間およびブロック−レベル
ジェネレータ間の配線を一括して結線する。
【0011】
【作用】半導体集積回路装置の回路接続情報とライブラ
リから、レベルジェネレータブロックの必要最少個数を
計算し、その最少個数のレベルジェネレータを使用し、
最適化した回路接続情報を生成し、前記最適化された回
路接続情報により自動配置配線を行う。
リから、レベルジェネレータブロックの必要最少個数を
計算し、その最少個数のレベルジェネレータを使用し、
最適化した回路接続情報を生成し、前記最適化された回
路接続情報により自動配置配線を行う。
【0012】また本発明の別の処理手段として、レベル
ジェネレータの個数最適化の処理を2段階に分けて処理
する方法もある。すなわち第1段階でレベルジェネレー
タを削除してブロックを配置し、その後第2段階で必要
最少個数のレベルジェネレータを含むレベルジェネレー
タ最適化後の回路接続情報を得て、最適化後の配置結果
とともに配線処理を行う。
ジェネレータの個数最適化の処理を2段階に分けて処理
する方法もある。すなわち第1段階でレベルジェネレー
タを削除してブロックを配置し、その後第2段階で必要
最少個数のレベルジェネレータを含むレベルジェネレー
タ最適化後の回路接続情報を得て、最適化後の配置結果
とともに配線処理を行う。
【0013】
【実施例】次に本発明の第1の実施例による処理につい
て図面を参照して説明する。
て図面を参照して説明する。
【0014】図1は本発明の一実施例を用いる配置配線
処理方法の処理手順を示すフローチャートである。図中
回路接続情報101及びライブラリ102が本発明にか
かる処理装置の入力となるデータである。
処理方法の処理手順を示すフローチャートである。図中
回路接続情報101及びライブラリ102が本発明にか
かる処理装置の入力となるデータである。
【0015】回路接続情報101は、本発明の配置配線
処理方法によって半導体集積回路チップ上に実現すべ
き、回路の論理的接続情報を格納している。
処理方法によって半導体集積回路チップ上に実現すべ
き、回路の論理的接続情報を格納している。
【0016】また、ライブラリ102には、回路接続情
報中で使用されているブロックの形状や端子位置、配線
ルール等を記述したデータで、回路接続情報から、半導
体集積回路装置を実現するために必要となる設計規則が
格納されている。また、本実施例においては、本発明の
処理を実現するために必要な情報であるレベルジェネレ
ータに接続可能な容量値及び各ブロックの端子の容量値
も、このライブラリ情報に記述されており、各処理手順
では必要に応じて適宜この情報を参照する。
報中で使用されているブロックの形状や端子位置、配線
ルール等を記述したデータで、回路接続情報から、半導
体集積回路装置を実現するために必要となる設計規則が
格納されている。また、本実施例においては、本発明の
処理を実現するために必要な情報であるレベルジェネレ
ータに接続可能な容量値及び各ブロックの端子の容量値
も、このライブラリ情報に記述されており、各処理手順
では必要に応じて適宜この情報を参照する。
【0017】回路接続情報最適化処理部103は、各々
のレベルジェネレータに接続されている各ブロック端子
の容量値及びレベルジェネレータに接続可能な容量等を
勘定して接続関係を変更する部分で、最適化された回路
接続情報104を得る。
のレベルジェネレータに接続されている各ブロック端子
の容量値及びレベルジェネレータに接続可能な容量等を
勘定して接続関係を変更する部分で、最適化された回路
接続情報104を得る。
【0018】配線処理部105は、回路接続情報最適化
処理部103によって修正された最適化後回路接続情報
104に従って従来と同様の手法で配置を行う部分であ
り、配線処理部107は、最適化後回路接続情報104
と配置結果106とをもとに従来と同様の手法で各ブロ
ック間の配線経路を決定し結線を行う部分である。
処理部103によって修正された最適化後回路接続情報
104に従って従来と同様の手法で配置を行う部分であ
り、配線処理部107は、最適化後回路接続情報104
と配置結果106とをもとに従来と同様の手法で各ブロ
ック間の配線経路を決定し結線を行う部分である。
【0019】次に本発明の主要部である図1の回路接続
情報最適化処理部103の処理手順を図2により繊細に
説明する。本処理は下記のステップで実行される。
情報最適化処理部103の処理手順を図2により繊細に
説明する。本処理は下記のステップで実行される。
【0020】ステップ1: 対象となるタイプに属する
レベルジェネレータに接続されている全ブロックの端子
容量の総和を求める。
レベルジェネレータに接続されている全ブロックの端子
容量の総和を求める。
【0021】ステップ2: 既にあるレベルジェネレー
タ型式の最大接続可能容量より必要最少個数のレベルジ
ェネレータ数を求める。
タ型式の最大接続可能容量より必要最少個数のレベルジ
ェネレータ数を求める。
【0022】ステップ3: 回路接続情報中に上記ステ
ップ2で求めた個数のレベルジェネレータを新たに設
け、各々の最大接続可能容量をこえないようにして接続
を変更するとともに、もとの回路接続情報中にあったレ
ベルジェネレータを取り去る。
ップ2で求めた個数のレベルジェネレータを新たに設
け、各々の最大接続可能容量をこえないようにして接続
を変更するとともに、もとの回路接続情報中にあったレ
ベルジェネレータを取り去る。
【0023】ステップ4: 全レベルジェネレータ型式
について処理が終っていなければ、次のレベルジェネレ
ータについて上記ステップ1〜ステップ3を繰り返す。
終了していれば結果を出力して処理を終了する。
について処理が終っていなければ、次のレベルジェネレ
ータについて上記ステップ1〜ステップ3を繰り返す。
終了していれば結果を出力して処理を終了する。
【0024】このようにして本発明の半導体集積回路の
配置配線処理では、回路接続情報を最適化してから従来
と同様の手法により配置配線を実行する。
配置配線処理では、回路接続情報を最適化してから従来
と同様の手法により配置配線を実行する。
【0025】次に本発明の第2の実施例による処理につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【0026】図3は本発明の第2実施例の処理手順を示
すフローチャートである。
すフローチャートである。
【0027】本例では、レベルジェネレータの個数最適
化の処理が2段階で処理される。すなわち、レベルジェ
ネレータ及び、それらに接続されている配線情報をレベ
ルジェネレータ接続情報削除処理部303で削除して、
レベルジェネレータ削除後回路接続情報304を生成
し、これによりブロックの配置処理を行い、またどのよ
うな変更が加えられたかの情報を別に保存する削除デー
タ保存部305を生成しておく。次にレベルジェネレー
タ削除後回路接続情報304と、配置結果307と削除
データ305をレベルジェネレータ接続最適化復元処理
部308に入力して、必要最少個数のレベルジェネレー
タを含むレベルジェネレータ最適化後回路接続情報31
0及び、レベルジェネレータ最適化後配置結果309を
生成し、このレベルジェネレータ最適化後の回路接続情
報と配置結果をもとに、従来手法の配線処理により、レ
ベルジェネレータからの信号線を通常の信号線と一括し
て配線処理を行う。
化の処理が2段階で処理される。すなわち、レベルジェ
ネレータ及び、それらに接続されている配線情報をレベ
ルジェネレータ接続情報削除処理部303で削除して、
レベルジェネレータ削除後回路接続情報304を生成
し、これによりブロックの配置処理を行い、またどのよ
うな変更が加えられたかの情報を別に保存する削除デー
タ保存部305を生成しておく。次にレベルジェネレー
タ削除後回路接続情報304と、配置結果307と削除
データ305をレベルジェネレータ接続最適化復元処理
部308に入力して、必要最少個数のレベルジェネレー
タを含むレベルジェネレータ最適化後回路接続情報31
0及び、レベルジェネレータ最適化後配置結果309を
生成し、このレベルジェネレータ最適化後の回路接続情
報と配置結果をもとに、従来手法の配線処理により、レ
ベルジェネレータからの信号線を通常の信号線と一括し
て配線処理を行う。
【0028】なお、本実施例の場合、配置処理部306
においてはレベルジェネレータのない回路接続情報を使
用して配置処理を行うが、レベルジェネレータに接続さ
れた配線は信号変化がないためタイミング制約がないこ
とを考えると結果の最適化処理の高速化が計れることに
なる。
においてはレベルジェネレータのない回路接続情報を使
用して配置処理を行うが、レベルジェネレータに接続さ
れた配線は信号変化がないためタイミング制約がないこ
とを考えると結果の最適化処理の高速化が計れることに
なる。
【0029】また、レベルジェネレータの配置および結
線が配置処理306後に行われているが、これは同一型
式のレベルジェネレータに接続されるブロックの配置位
置を勘案し、互いに近傍に置かれたものを一つのレベル
ジェネレータに接続するためである。このことにより、
配線長を最短化できる。
線が配置処理306後に行われているが、これは同一型
式のレベルジェネレータに接続されるブロックの配置位
置を勘案し、互いに近傍に置かれたものを一つのレベル
ジェネレータに接続するためである。このことにより、
配線長を最短化できる。
【0030】
【発明の効果】以上説明したように、本発明はレベルジ
ェネレータの個数や接続関係を最適化する処理手順を導
入したことにより回路接続中の冗長な回路を最小化し、
半導体集積回路装置のチップサイズの最小化を計れると
いう効果を有する。
ェネレータの個数や接続関係を最適化する処理手順を導
入したことにより回路接続中の冗長な回路を最小化し、
半導体集積回路装置のチップサイズの最小化を計れると
いう効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施例の処理手順を示すフロー
チャートである。
チャートである。
【図2】図1に示した回路接続情報最適化処理の詳細図
である。
である。
【図3】本発明の第2の実施例の処理手順を示すフロー
チャートである。
チャートである。
【図4】従来の処理手順を示すフローチャートである。
101、301、401 回路接続情報 102、302、402 ライブラリ 103 回路接続情報最適化処理 104 最適化後回路接続情報 201 スタート入力 202 レベルジェネレータ必要最少個数決定処理 203 回路図最適化処理 204 全種類完了 205 終了出力 303 レベルジェネレータ接続情報削除処理 304 レベルジェネレータ削除後回路接続情報 305 削除データ保存 308 レベルジェネレータ接続最適化復元処理 309 レベルジェネレータ最適化後配置結果 310 レベルジェネレータ最適化後回路接続情報 105、306、403 配置処理 106、307、404 配置結果 107、311、405 配線処理 108、312、406 配置配線結果
Claims (2)
- 【請求項1】 回路接続情報を入力して、半導体集積回
路装置の自動配置配線を処理する方法において、 常に一定電位を供給し、LSIの部分回路であるブロッ
クの入力端子の電位を固定するためのレベルジェネレー
タのうち、先ずその出力がグランドバス、もしくは電源
バスに接続される各型式のレベルジェネレータに接続さ
れている全ブロックの入力端子の総容量を求め、 前記レベルジェネレータの最大接続可能容量を比較して
必要最少個数のレベルジェネレータ数を求め、 前記個数のレベルジェネレータを回路接続情報中に新た
に設け、前記レベルジェネレータの最大接続可能容量を
こえないように各ブロックの接続を変更すると共に、回
路接続情報中にある元のレベルジェネレータを取り去
り、 前記処理がレベルジェネレータ全形式について終了する
まで上述したステップを繰り返し、その最適化後の配置
結果と最適化後の回路接続情報に基づいてブロック−ブ
ロック間、および、ブロック−レベルジェネレータ間の
配線を一括して結線することを特徴とする半導体集積回
路装置の自動配置配線処理方法。 - 【請求項2】 回路接続情報を入力して、半導体集積回
路装置の自動配置配線を処理する方法において、 回路接続情報からレベルジュネレータおよび該レベルジ
ェネレータに接続される配線を削除してレベルジェネレ
ータ削除後回路接続情報を生成し、前記レベルジェネレ
ータ削除後回路接続情報をもとに配置処理を行い、その
配線結果と、レベルジェネレータ削除後回路接続情報お
よび保存された削除データをレベルジェネレータ接続最
適化復元処理に入力し、レベルジェネレータ以外の全ブ
ロックの入力端子の総容量を求めて必要最少レベルジェ
ネレータ個数を計算し、前記レベルジェネレータを追加
してレベルジェネレータ最適化後回路接続情報を設け、
前記組み変えられた最適化後の回路接続情報と最適化後
の配置結果にしたがってブロック−ブロック間およびブ
ロック−レベルジェネレータ間の配線を一括して結線す
ることを特徴とする半導体集積回路装置の自動配置配線
処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5241206A JP2626498B2 (ja) | 1993-09-28 | 1993-09-28 | 自動配置配線処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5241206A JP2626498B2 (ja) | 1993-09-28 | 1993-09-28 | 自動配置配線処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0793385A JPH0793385A (ja) | 1995-04-07 |
JP2626498B2 true JP2626498B2 (ja) | 1997-07-02 |
Family
ID=17070785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5241206A Expired - Lifetime JP2626498B2 (ja) | 1993-09-28 | 1993-09-28 | 自動配置配線処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2626498B2 (ja) |
-
1993
- 1993-09-28 JP JP5241206A patent/JP2626498B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0793385A (ja) | 1995-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7017132B2 (en) | Methodology to optimize hierarchical clock skew by clock delay compensation | |
US6028991A (en) | Layout parameter extraction device | |
JPH0743742B2 (ja) | 自動配線方法 | |
JP2626498B2 (ja) | 自動配置配線処理方法 | |
JP2798055B2 (ja) | 半導体集積回路のレイアウト方法 | |
EP0544164A1 (en) | Semi custom-made integrated circuit having clock synchronous circuit improved in clock skew | |
JP3008849B2 (ja) | 半導体集積回路の設計方法および装置 | |
US6653858B2 (en) | Bypass capacitance localization | |
JP2872216B1 (ja) | マクロの設計方法 | |
JP3048046B2 (ja) | 半導体集積回路の配線方法 | |
JP3221567B2 (ja) | 半導体集積回路及びクロック供給方法 | |
JP3182272B2 (ja) | 半導体集積回路の論理回路の動作検証システム | |
JP3425920B2 (ja) | クロックツリー設計装置、クロックツリー設計方法、及び、記録媒体 | |
JP3028938B2 (ja) | 半導体集積回路のレイアウト方法 | |
JP3278600B2 (ja) | 自動レイアウト方法及びその装置 | |
JP2766922B2 (ja) | メモリ設計装置 | |
JP2933584B2 (ja) | 半導体集積回路装置及びマクロ端子クランプ処理方法 | |
JPH1197541A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体 | |
JP2790090B2 (ja) | 半導体集積回路の自動レイアウト方法 | |
JP3514892B2 (ja) | 半導体集積回路のレイアウト検証方法 | |
JP2658829B2 (ja) | 半導体集積回路のレイアウト方法 | |
JP2001305191A (ja) | 半導体集積回路のテスト方法 | |
JPH081948B2 (ja) | 半導体集積回路の製造方法 | |
JP3214332B2 (ja) | 半導体集積回路装置のレイアウト方法 | |
JPH05101131A (ja) | 負荷容量検証装置及び負荷容量検証方法 |