JP3278600B2 - 自動レイアウト方法及びその装置 - Google Patents
自動レイアウト方法及びその装置Info
- Publication number
- JP3278600B2 JP3278600B2 JP35507097A JP35507097A JP3278600B2 JP 3278600 B2 JP3278600 B2 JP 3278600B2 JP 35507097 A JP35507097 A JP 35507097A JP 35507097 A JP35507097 A JP 35507097A JP 3278600 B2 JP3278600 B2 JP 3278600B2
- Authority
- JP
- Japan
- Prior art keywords
- extraction
- elements
- same
- wiring
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は自動レイアウト方法
及びその装置に関し、特にコンピュータ支援設計（ＣＡ
Ｄ）を用いた半導体集積回路の自動レイアウト方法及び
その装置に関する。
及びその装置に関し、特にコンピュータ支援設計（ＣＡ
Ｄ）を用いた半導体集積回路の自動レイアウト方法及び
その装置に関する。
【０００２】
【従来の技術】従来、この種の自動レイアウト方法は、
半導体集積回路のマスクパターンの自動レイアウト設計
において、レイアウト面積の縮小及び素子の最適配置を
目的として用いられている。
半導体集積回路のマスクパターンの自動レイアウト設計
において、レイアウト面積の縮小及び素子の最適配置を
目的として用いられている。
【０００３】一般的な従来の第１の自動レイアウト方法
をフローチャートで示す図７を参照すると、この従来の
第１の自動レイアウト方法は、配置対象の任意の素子の
自動選択ステップＰ１と、配置ステップＰ２と、最短距
離となる配置の選択ステップＰ３と、配置ステップＰ４
と、配置終了判定ステップＰ５と、手動による素子反転
ステップＰ６とを有している。
をフローチャートで示す図７を参照すると、この従来の
第１の自動レイアウト方法は、配置対象の任意の素子の
自動選択ステップＰ１と、配置ステップＰ２と、最短距
離となる配置の選択ステップＰ３と、配置ステップＰ４
と、配置終了判定ステップＰ５と、手動による素子反転
ステップＰ６とを有している。
【０００４】次に、図７及び配置対象の回路接続とその
配置結果を示す図８（Ａ）〜（Ｃ）を参照して、従来の
第１の自動レイアウト方法の動作について説明すると、
まず、自動レイアウトツールにて、配置対象の素子Ｑ１
を自動選択する（ステップＰ１）。
配置結果を示す図８（Ａ）〜（Ｃ）を参照して、従来の
第１の自動レイアウト方法の動作について説明すると、
まず、自動レイアウトツールにて、配置対象の素子Ｑ１
を自動選択する（ステップＰ１）。
【０００５】次に、素子Ｑ１を配置する（ステップＰ
２）。
２）。
【０００６】次に、自動レイアウトツールは、回路接続
データより素子Ｑ１に最も最短になる素子Ｑ２１を選択
し（ステップＰ３）、素子Ｑ１の近接に配置する。
データより素子Ｑ１に最も最短になる素子Ｑ２１を選択
し（ステップＰ３）、素子Ｑ１の近接に配置する。
【０００７】以上を全素子の配置が終了するまで繰り返
す（ステップＰ４）。
す（ステップＰ４）。
【０００８】この状態では、図８（Ｂ）に示すように、
配置した素子Ｑ１，Ｑ２１の向きはある一定の方向に向
いている。このため、この例の図８（Ａ）に示すような
素子Ｑ１，Ｑ２１の各々のエミッタ端子同士を接続する
回路構成の場合においては、これら素子Ｑ１，Ｑ２１の
各々のエミッタ端子同士の接続用配線が素子Ｑ２１を迂
回する冗長な配線となることを防止するため、図８
（Ｃ）に示すように、自動配置後にマニュアル操作によ
り素子Ｑ２１を軸対称に反転し、素子Ｑ１，Ｑ２１のエ
ミッタ端子Ｅが向き合うようにさせる必要がある（ステ
ップＰ６）。
配置した素子Ｑ１，Ｑ２１の向きはある一定の方向に向
いている。このため、この例の図８（Ａ）に示すような
素子Ｑ１，Ｑ２１の各々のエミッタ端子同士を接続する
回路構成の場合においては、これら素子Ｑ１，Ｑ２１の
各々のエミッタ端子同士の接続用配線が素子Ｑ２１を迂
回する冗長な配線となることを防止するため、図８
（Ｃ）に示すように、自動配置後にマニュアル操作によ
り素子Ｑ２１を軸対称に反転し、素子Ｑ１，Ｑ２１のエ
ミッタ端子Ｅが向き合うようにさせる必要がある（ステ
ップＰ６）。
【０００９】しかし、この従来の第１の自動レイアウト
方法は次のような問題点があった。
方法は次のような問題点があった。
【００１０】第１の問題点は、素子の反転をマニュアル
操作によって行うために回路接続データを基に反転対象
の素子を特定する必要があることである。
操作によって行うために回路接続データを基に反転対象
の素子を特定する必要があることである。
【００１１】第２の問題点は、自動配置後のマニュアル
操作を必要とすることである。
操作を必要とすることである。
【００１２】上記問題点の解決を図り、素子を自動反転
させる特開平９−９２７２４号公報記載の従来の第２の
自動レイアウト方法は、複数の基本セルを同一方向に列
状に配置し、これらの基本セルを一つおきに反転させて
電源供給用コンタクトホールを隣接させ、隣り合う基本
セルにおいて隣接する電源供給用コンタクトホールを共
有化する。共有化できた場合は、予め設定されたコンパ
クション用セルに置き換えて当該の２つの基本セルのレ
イアウト面積を縮小する。以上を電源供給用コンタクト
ホールが共有化できなくなるまで反復するというもので
ある。
させる特開平９−９２７２４号公報記載の従来の第２の
自動レイアウト方法は、複数の基本セルを同一方向に列
状に配置し、これらの基本セルを一つおきに反転させて
電源供給用コンタクトホールを隣接させ、隣り合う基本
セルにおいて隣接する電源供給用コンタクトホールを共
有化する。共有化できた場合は、予め設定されたコンパ
クション用セルに置き換えて当該の２つの基本セルのレ
イアウト面積を縮小する。以上を電源供給用コンタクト
ホールが共有化できなくなるまで反復するというもので
ある。
【００１３】しかし、この従来の第２の自動レイアウト
方法には、次のような問題点があった。
方法には、次のような問題点があった。
【００１４】第１の問題点は、素子の配置確定のため
に、自動配置後にさらに自動による配置修正を必要とす
ることである。
に、自動配置後にさらに自動による配置修正を必要とす
ることである。
【００１５】その理由は、自動配置により、ある一方向
に列状に並べて配置してから素子の反転、コンパクショ
ン等の配置素子の修正を行うためである。第２の問題点
は、配線自由度を考慮していないことである。
に列状に並べて配置してから素子の反転、コンパクショ
ン等の配置素子の修正を行うためである。第２の問題点
は、配線自由度を考慮していないことである。
【００１６】その理由は、基本セルの電源供給用コンタ
クトホールの共有化後のコンパクション用セルに置き換
えによる配線領域の縮小化が発生し、自動配線での冗長
配線が発生し、結果的に未結線が発生するからである。
クトホールの共有化後のコンパクション用セルに置き換
えによる配線領域の縮小化が発生し、自動配線での冗長
配線が発生し、結果的に未結線が発生するからである。
【００１７】
【発明が解決しようとする課題】上述した従来の第１の
自動レイアウト方法及びその装置は、最適配線に必要な
素子の反転をマニュアル操作によって行うために回路接
続データを基に反転対象の素子を特定する必要があると
いう欠点があった。
自動レイアウト方法及びその装置は、最適配線に必要な
素子の反転をマニュアル操作によって行うために回路接
続データを基に反転対象の素子を特定する必要があると
いう欠点があった。
【００１８】また、自動配置後にマニュアル操作を必要
とするという欠点があった。
とするという欠点があった。
【００１９】上記欠点の解決を図った従来の第２の自動
レイアウト方法及びその装置は、自動配置により、ある
一方向に列状に並べて配置してから素子の反転・コンパ
クション等の配置素子の修正を行うので、素子の配置確
定のため自動配置後にさらに自動による配置修正を必要
とするという欠点があった。
レイアウト方法及びその装置は、自動配置により、ある
一方向に列状に並べて配置してから素子の反転・コンパ
クション等の配置素子の修正を行うので、素子の配置確
定のため自動配置後にさらに自動による配置修正を必要
とするという欠点があった。
【００２０】また、配線自由度を考慮していないため、
基本セルの電源供給用コンタクトホールの共有化後のコ
ンパクション用セルに置き換えによる配線領域の縮小化
が発生し、自動配線での冗長配線が発生し、結果的に未
結線が発生するという欠点があった。
基本セルの電源供給用コンタクトホールの共有化後のコ
ンパクション用セルに置き換えによる配線領域の縮小化
が発生し、自動配線での冗長配線が発生し、結果的に未
結線が発生するという欠点があった。
【００２１】本発明の目的は、上記欠点を解決し、反転
が必要な素子の自動反転を行うとともに、自動配置後の
配置修正を不要とする自動レイアウト方法を提供するこ
とにある。
が必要な素子の自動反転を行うとともに、自動配置後の
配置修正を不要とする自動レイアウト方法を提供するこ
とにある。
【００２２】
【課題を解決するための手段】本発明の自動レイアウト
方法は、入力された回路接続情報から集積回路の素子の
配置及び配線設計を行う自動レイアウト方法において、
前記回路接続情報から共通配線で相互に接続する同一端
子である共通端子を持つ同一種類の素子を抽出素子とし
て抽出する素子抽出ステップと、供給を受けた配置対象
素子が前記抽出素子と同一であるか否かの判定を行い同
一の場合前記配置対象素子の寸法及び座標を基に前記配
置対象素子及び前記抽出素子の反転非反転の場合を含む
所定の計算を行い素子比較情報を生成する素子比較ステ
ップと、前記素子比較情報に基づき前記配置対象素子の
前記共通端子に接続する前記共通配線の長さが最短とな
る最適配置を選択しこの最適配置に基づき前記配置対象
素子の向きを変更する素子選択ステップとを有すること
を特徴とするものである。
方法は、入力された回路接続情報から集積回路の素子の
配置及び配線設計を行う自動レイアウト方法において、
前記回路接続情報から共通配線で相互に接続する同一端
子である共通端子を持つ同一種類の素子を抽出素子とし
て抽出する素子抽出ステップと、供給を受けた配置対象
素子が前記抽出素子と同一であるか否かの判定を行い同
一の場合前記配置対象素子の寸法及び座標を基に前記配
置対象素子及び前記抽出素子の反転非反転の場合を含む
所定の計算を行い素子比較情報を生成する素子比較ステ
ップと、前記素子比較情報に基づき前記配置対象素子の
前記共通端子に接続する前記共通配線の長さが最短とな
る最適配置を選択しこの最適配置に基づき前記配置対象
素子の向きを変更する素子選択ステップとを有すること
を特徴とするものである。
【００２３】本発明の自動レイアウト装置は、回路接続
情報を入力する入力手段と、前記回路接続情報から集積
回路の素子の配置処理を行う自動配置処理手段と、基本
素子及び抽出素子の情報を記憶する記憶手段とを備え、
前記回路接続情報から集積回路の素子の配置及び配線設
計を行う自動レイアウト装置において、前記自動配置処
理手段が、前記回路接続情報から共通配線で相互に接続
する同一端子名である共通端子名を持つ同一種類の素子
を抽出素子として抽出し前記記憶手段に格納する素子抽
出手段と、供給を受けた配置対象素子が前記抽出素子と
同一であるか否かの判定を行い同一の場合配置対象素子
の寸法及び座標を基に前記配置対象素子及び前記抽出素
子の反転非反転の場合を含む所定の計算を行い素子比較
情報を生成する素子比較手段と、前記素子比較情報に基
づき前記配置対象素子の前記共通端子に接続する前記共
通配線の長さが最短となる最適配置を選択しこの最適配
置に基づき前記配置対象素子の向きを変更する素子選択
手段とを備え、 前記記憶手段が、基本素子及びこの基本
素子を軸対称に反転した反転基本素子の各々の寸法及び
座標を予め記憶している基本素子記憶部と、前記素子抽
出手段が抽出した前記抽出素子の端子名，共通配線名，
素子の種類及び素子番号を記憶する抽出素子記憶部とを
備えて構成されている。
情報を入力する入力手段と、前記回路接続情報から集積
回路の素子の配置処理を行う自動配置処理手段と、基本
素子及び抽出素子の情報を記憶する記憶手段とを備え、
前記回路接続情報から集積回路の素子の配置及び配線設
計を行う自動レイアウト装置において、前記自動配置処
理手段が、前記回路接続情報から共通配線で相互に接続
する同一端子名である共通端子名を持つ同一種類の素子
を抽出素子として抽出し前記記憶手段に格納する素子抽
出手段と、供給を受けた配置対象素子が前記抽出素子と
同一であるか否かの判定を行い同一の場合配置対象素子
の寸法及び座標を基に前記配置対象素子及び前記抽出素
子の反転非反転の場合を含む所定の計算を行い素子比較
情報を生成する素子比較手段と、前記素子比較情報に基
づき前記配置対象素子の前記共通端子に接続する前記共
通配線の長さが最短となる最適配置を選択しこの最適配
置に基づき前記配置対象素子の向きを変更する素子選択
手段とを備え、 前記記憶手段が、基本素子及びこの基本
素子を軸対称に反転した反転基本素子の各々の寸法及び
座標を予め記憶している基本素子記憶部と、前記素子抽
出手段が抽出した前記抽出素子の端子名，共通配線名，
素子の種類及び素子番号を記憶する抽出素子記憶部とを
備えて構成されている。
【００２４】
【発明の実施の形態】次に、本発明の実施の形態の自動
レイアウト装置をブロックで示す図１を参照すると、こ
の図に示す本実施の形態の自動レイアウト装置は、キー
ボード等の入力装置１と、プログラム制御により動作す
る自動配置処理装置２と、基本素子や抽出素子の情報を
記憶する記憶装置３と、ディスプレイ装置や印刷装置等
の出力装置４とを備える。
レイアウト装置をブロックで示す図１を参照すると、こ
の図に示す本実施の形態の自動レイアウト装置は、キー
ボード等の入力装置１と、プログラム制御により動作す
る自動配置処理装置２と、基本素子や抽出素子の情報を
記憶する記憶装置３と、ディスプレイ装置や印刷装置等
の出力装置４とを備える。
【００２５】自動配置処理装置２は、入力装置１に入力
された回路接続データより共通配線にて接続され同一端
子を有する同一種類の素子を抽出する素子抽出手段２１
と、配置対象の素子の番号が素子抽出記憶部３２に格納
されているか否かの判断を行う素子比較手段２２と、配
置対象素子の共通配線にて接続される端子と基本素子記
憶部３１に格納される基本素子及び基本素子を反転した
素子（反転基本素子）の端子との間の距離が短くなる方
の素子を選択する素子選択手段２３とを備える。
された回路接続データより共通配線にて接続され同一端
子を有する同一種類の素子を抽出する素子抽出手段２１
と、配置対象の素子の番号が素子抽出記憶部３２に格納
されているか否かの判断を行う素子比較手段２２と、配
置対象素子の共通配線にて接続される端子と基本素子記
憶部３１に格納される基本素子及び基本素子を反転した
素子（反転基本素子）の端子との間の距離が短くなる方
の素子を選択する素子選択手段２３とを備える。
【００２６】記憶装置３は、基本素子及び反転基本素子
の大きさ及び座標を予め記憶している基本素子記憶部３
１と、素子抽出手段２１で抽出された端子名，共通配線
名，素子の種類及び素子番号を記憶する抽出素子記憶部
３２とを備える。
の大きさ及び座標を予め記憶している基本素子記憶部３
１と、素子抽出手段２１で抽出された端子名，共通配線
名，素子の種類及び素子番号を記憶する抽出素子記憶部
３２とを備える。
【００２７】次に、図１及び本実施の形態の処理をフロ
ーチャートで示す図２を参照して本実施の形態の動作で
ある自動レイアウト方法について説明すると、まず、入
力装置１は、素子抽出手段２１に自動レイアウト対象の
回路接続データＤＬを供給する。
ーチャートで示す図２を参照して本実施の形態の動作で
ある自動レイアウト方法について説明すると、まず、入
力装置１は、素子抽出手段２１に自動レイアウト対象の
回路接続データＤＬを供給する。
【００２８】回路接続データＤＬの一例を示す図３
（Ａ）を参照すると、この図に示す回路接続データＤＬ
は、エミッタＥ同士を共通接続した２個のトランジスタ
である素子Ｑ１,Ｑ２１を有する。
（Ａ）を参照すると、この図に示す回路接続データＤＬ
は、エミッタＥ同士を共通接続した２個のトランジスタ
である素子Ｑ１,Ｑ２１を有する。
【００２９】素子抽出手段２１は、入力された回路接続
データＤＬより任意の配線を選択し（ステップＳ１）、
その配線に接続される端子の個数を各端子名毎にカウン
トする（以下この個数を各端子毎に個数Ａ１，個数Ａ
２，個数Ａ３，．．．．以下端子名の数の呼応）（ステ
ップＳ２）。
データＤＬより任意の配線を選択し（ステップＳ１）、
その配線に接続される端子の個数を各端子名毎にカウン
トする（以下この個数を各端子毎に個数Ａ１，個数Ａ
２，個数Ａ３，．．．．以下端子名の数の呼応）（ステ
ップＳ２）。
【００３０】個数Ａ１，個数Ａ２，個数Ａ３，．．．．
がそれぞれ１個以下であれば次の任意の配線を選択（ス
テップＳ１）を実施する。個数Ａ１，個数Ａ２，個数Ａ
３，．．．．が複数なら素子の種類毎の個数をカウント
する（以下この個数を各端子毎に個数Ｂ１，個数Ｂ２，
個数Ｂ３，．．．．以下素子の種類の数に呼応）（ステ
ップＳ４）。
がそれぞれ１個以下であれば次の任意の配線を選択（ス
テップＳ１）を実施する。個数Ａ１，個数Ａ２，個数Ａ
３，．．．．が複数なら素子の種類毎の個数をカウント
する（以下この個数を各端子毎に個数Ｂ１，個数Ｂ２，
個数Ｂ３，．．．．以下素子の種類の数に呼応）（ステ
ップＳ４）。
【００３１】個数Ｂ１，個数Ｂ２，個数Ｂ３，．．．．
がそれぞれ１個以下であれば次の任意の配線を選択（ス
テップＳ１）を実施する。個数Ｂ１，個数Ｂ２，個数Ｂ
３，．．．．が複数なら該当する素子抽出記憶部３２へ
配線名、素子の種類、端子名、素子番号を格納し（ステ
ップＳ６）、次の任意の配線を選択（ステップＳ１）を
実施する。
がそれぞれ１個以下であれば次の任意の配線を選択（ス
テップＳ１）を実施する。個数Ｂ１，個数Ｂ２，個数Ｂ
３，．．．．が複数なら該当する素子抽出記憶部３２へ
配線名、素子の種類、端子名、素子番号を格納し（ステ
ップＳ６）、次の任意の配線を選択（ステップＳ１）を
実施する。
【００３２】全配線にて上記工程を実施する（ステップ
Ｓ７）。
Ｓ７）。
【００３３】次に、自動レイアウトツールにて、配置対
象の素子Ｑ１を自動選択する（ステップＳ８）。
象の素子Ｑ１を自動選択する（ステップＳ８）。
【００３４】素子比較手段２２は、素子Ｑ１の供給を受
け、この素子Ｑ１が素子抽出記憶部３２に格納されてい
るか否かを判断し（ステップＳ９）、格納されていなけ
れば、そのまま配置する（ステップＳ１２）。
け、この素子Ｑ１が素子抽出記憶部３２に格納されてい
るか否かを判断し（ステップＳ９）、格納されていなけ
れば、そのまま配置する（ステップＳ１２）。
【００３５】素子Ｑ１が素子抽出記憶部３２に格納され
ている場合（格納素子Ｑ１とする）は、配置対象の素子
Ｑ１と、格納素子Ｑ１と共通配線にて接続する同一端子
（以下共通端子）を持つ同一種類の素子（以下この素子
を素子Ｑ２１，素子Ｑ２２，．．．以下素子の個数に呼
応）の各々の共通端子間の距離を下記により計算する
（ステップＳ１０）。すなわち、基本素子記憶部３１が
格納している素子及び反転した素子（反転素子）の大き
さ及び座標より、素子Ｑ１が反転の場合、素子Ｑ２が反
転の場合、素子Ｑ１，Ｑ２が共に反転の場合、素子Ｑ
１，Ｑ２が共に反転しない場合の４つの状態について計
算する。
ている場合（格納素子Ｑ１とする）は、配置対象の素子
Ｑ１と、格納素子Ｑ１と共通配線にて接続する同一端子
（以下共通端子）を持つ同一種類の素子（以下この素子
を素子Ｑ２１，素子Ｑ２２，．．．以下素子の個数に呼
応）の各々の共通端子間の距離を下記により計算する
（ステップＳ１０）。すなわち、基本素子記憶部３１が
格納している素子及び反転した素子（反転素子）の大き
さ及び座標より、素子Ｑ１が反転の場合、素子Ｑ２が反
転の場合、素子Ｑ１，Ｑ２が共に反転の場合、素子Ｑ
１，Ｑ２が共に反転しない場合の４つの状態について計
算する。
【００３６】この計算結果から、共通端子間の距離がこ
れら４つの状態のうちで最短になる状態を選択する（ス
テップＳ１１）。
れら４つの状態のうちで最短になる状態を選択する（ス
テップＳ１１）。
【００３７】ステップＳ１１にて選択された状態の素子
Ｑ１，Ｑ２１を配置し（ステップＳ１２）、素子Ｑ２
１、素子Ｑ２２，．．．．が無くなるまで繰り返す。
Ｑ１，Ｑ２１を配置し（ステップＳ１２）、素子Ｑ２
１、素子Ｑ２２，．．．．が無くなるまで繰り返す。
【００３８】以後、自動レイアウトツールの素子自動選
択（ステップＳ８）に戻る。
択（ステップＳ８）に戻る。
【００３９】図３（Ｂ）にこの例の回路接続データの配
置結果を示す。次に、本発明の第２の実施の形態を図１
と共通の構成要素には共通の参照文字／数字を付して同
様にブロックで示す図４を参照すると、この図に示す本
実施の形態の前述の第１の実施の形態との相違点は自動
配置処理装置２の代わりに、自動配置処理装置２の構成
に加えてさらに第２の素子比較手段２４を有する自動配
置処理装置２Ａを備えることである。
置結果を示す。次に、本発明の第２の実施の形態を図１
と共通の構成要素には共通の参照文字／数字を付して同
様にブロックで示す図４を参照すると、この図に示す本
実施の形態の前述の第１の実施の形態との相違点は自動
配置処理装置２の代わりに、自動配置処理装置２の構成
に加えてさらに第２の素子比較手段２４を有する自動配
置処理装置２Ａを備えることである。
【００４０】本実施の形態の処理を図２と共通の構成要
素には共通の参照文字／数字を付して同様にフローチャ
ートで示す図５を参照して本実施の形態の動作である自
動レイアウト方法の第１の実施の形態との相違点につい
て説明すると、素子比較手段２４は、素子比較手段２２
にて選択された素子Ｑ１と共通配線にて接続される同一
端子名を有する同一種類の素子の数が４つ以上ならば３
個目以降の奇数個目と４個目以降の偶数個目の素子を素
子比較手段２２と同じ方法で素子の形態を計算（ステッ
プＳ２１）することである。
素には共通の参照文字／数字を付して同様にフローチャ
ートで示す図５を参照して本実施の形態の動作である自
動レイアウト方法の第１の実施の形態との相違点につい
て説明すると、素子比較手段２４は、素子比較手段２２
にて選択された素子Ｑ１と共通配線にて接続される同一
端子名を有する同一種類の素子の数が４つ以上ならば３
個目以降の奇数個目と４個目以降の偶数個目の素子を素
子比較手段２２と同じ方法で素子の形態を計算（ステッ
プＳ２１）することである。
【００４１】例えば、図６（Ａ）に示すように、ある１
つの配線に接続される同一端子（この例ではベースＢ）
を有する同一種類の５個の素子Ｑ１,Ｑ２１〜Ｑ２４を
仮定とすると、ステップＳ１０までは第１の実施例と同
一動作を行う。
つの配線に接続される同一端子（この例ではベースＢ）
を有する同一種類の５個の素子Ｑ１,Ｑ２１〜Ｑ２４を
仮定とすると、ステップＳ１０までは第１の実施例と同
一動作を行う。
【００４２】次に、比較手段２４にて素子Ｑ１の同一端
子に共通配線される同一種類の素子が５つ有ると認識す
る。１個目の素子Ｑ１と２個目の素子Ｑ２１は既に計算
が済んで配置済みとなっているので、３個目の素子Ｑ２
２と４個目の素子Ｑ２３を、素子Ｑ１，素子Ｑ２１と同
様に共通配線で接続される同一の端子（ベースＢ）間の
距離を、素子Ｑ２２が反転の場合、素子Ｑ２３が反転の
場合、素子Ｑ２２，Ｑ２３が共に反転の場合、素子Ｑ２
２，Ｑ２３が共に反転しない場合の４つの状態について
計算する。この計算結果、素子Ｑ２２と素子Ｑ２３の各
々のベースＢ端子間の距離が最短になるように配置する
（図６（Ｂ））。
子に共通配線される同一種類の素子が５つ有ると認識す
る。１個目の素子Ｑ１と２個目の素子Ｑ２１は既に計算
が済んで配置済みとなっているので、３個目の素子Ｑ２
２と４個目の素子Ｑ２３を、素子Ｑ１，素子Ｑ２１と同
様に共通配線で接続される同一の端子（ベースＢ）間の
距離を、素子Ｑ２２が反転の場合、素子Ｑ２３が反転の
場合、素子Ｑ２２，Ｑ２３が共に反転の場合、素子Ｑ２
２，Ｑ２３が共に反転しない場合の４つの状態について
計算する。この計算結果、素子Ｑ２２と素子Ｑ２３の各
々のベースＢ端子間の距離が最短になるように配置する
（図６（Ｂ））。
【００４３】素子Ｑ２４については対応させる次の素子
が無いので素子Ｑ１と対応させて配置する。
が無いので素子Ｑ１と対応させて配置する。
【００４４】
【発明の効果】以上説明したように、本発明の自動レイ
アウト方法及びその装置は、回路接続情報から抽出素子
を抽出する素子抽出ステップと、配置対象素子が上記抽
出素子と同一であるか否かの判定を行い配置対象素子の
寸法及び座標を基に所定の計算を行い素子比較情報を生
成する素子比較ステップと、素子比較情報に基づき配置
対象素子の共通端子に接続する共通配線の長さが最短と
なる最適配置を選択しこの最適配置に基づき配置対象素
子の向きを変更する素子選択ステップとを有するので、
反転を必要とする素子を予め回路接続データより抽出し
自動配置時に該当素子の反転非反転の判定をさせること
により自動配置後の修正を不要とし一度の実行で最適な
素子配置が可能であるという効果がある。
アウト方法及びその装置は、回路接続情報から抽出素子
を抽出する素子抽出ステップと、配置対象素子が上記抽
出素子と同一であるか否かの判定を行い配置対象素子の
寸法及び座標を基に所定の計算を行い素子比較情報を生
成する素子比較ステップと、素子比較情報に基づき配置
対象素子の共通端子に接続する共通配線の長さが最短と
なる最適配置を選択しこの最適配置に基づき配置対象素
子の向きを変更する素子選択ステップとを有するので、
反転を必要とする素子を予め回路接続データより抽出し
自動配置時に該当素子の反転非反転の判定をさせること
により自動配置後の修正を不要とし一度の実行で最適な
素子配置が可能であるという効果がある。
【００４５】また、自動配置時において、共通配線で接
続される同一種類の素子の同一端子が相互に向き合うよ
うに配置できるため、素子を半周するような冗長配線が
できにくくなるので、自動配線での冗長配線が軽減され
るという効果がある。
続される同一種類の素子の同一端子が相互に向き合うよ
うに配置できるため、素子を半周するような冗長配線が
できにくくなるので、自動配線での冗長配線が軽減され
るという効果がある。
【図１】本発明の自動レイアウト装置の第１の実施の形
態を示すブロック図である。
態を示すブロック図である。
【図２】本実施の形態の自動レイアウト方法における動
作の一例を示すフローチャートである。
作の一例を示すフローチャートである。
【図３】本実施の形態の自動レイアウト方法の実施対象
の回路接続データの一例を示す回路図及び素子の配置結
果を示すレイアウト図である。
の回路接続データの一例を示す回路図及び素子の配置結
果を示すレイアウト図である。
【図４】本発明の自動レイアウト装置の第２の実施の形
態を示すブロック図である。
態を示すブロック図である。
【図５】本実施の形態の自動レイアウト方法における動
作の一例を示すフローチャートである。
作の一例を示すフローチャートである。
【図６】本実施の形態の自動レイアウト方法の実施対象
の回路接続データの一例を示す回路図及び素子の配置結
果を示すレイアウト図である。
の回路接続データの一例を示す回路図及び素子の配置結
果を示すレイアウト図である。
【図７】従来の自動レイアウト方法の一例を示すフロー
チャートである。
チャートである。
【図８】従来の自動レイアウト方法の実施対象の回路接
続データの一例を示す回路図及び素子の配置結果とその
修正結果をそれぞれ示すレイアウト図である。
続データの一例を示す回路図及び素子の配置結果とその
修正結果をそれぞれ示すレイアウト図である。
１ 入力装置 ２，２Ａ 自動配置処理装置 ３ 記憶装置 ２１ 素子抽出手段 ２２，２４ 素子比較手段 ２３ 素子選択手段 ３１ 基本素子記憶部 ３２ 抽出素子記憶部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 G06F 17/50 658
Claims (6)
- 【請求項１】 入力された回路接続情報から集積回路の
素子の配置及び配線設計を行う自動レイアウト方法にお
いて、 前記回路接続情報から共通配線で相互に接続する同一端
子である共通端子を持つ同一種類の素子を抽出素子とし
て抽出する素子抽出ステップと、 供給を受けた配置対象素子が前記抽出素子と同一である
か否かの判定を行い同一の場合前記配置対象素子の寸法
及び座標を基に前記配置対象素子及び前記抽出素子の反
転非反転の場合を含む所定の計算を行い素子比較情報を
生成する素子比較ステップと、 前記素子比較情報に基づき前記配置対象素子の前記共通
端子に接続する前記共通配線の長さが最短となる最適配
置を選択しこの最適配置に基づき前記配置対象素子の向
きを変更する素子選択ステップとを有することを特徴と
する自動レイアウト方法。 - 【請求項２】 前記素子抽出ステップが、前記回路接続
情報から任意の配線を選択配線として選択する第１のス
テップと、 前記に選択配線に接続される端子の個数である第１の個
数を各端子名毎にカウントする第２のステップと、 前記第１の個数が複数なら素子の種類毎の個数である第
２の個数をカウントする第３のステップと、 前記第２の個数が複数のとき前記抽出素子として配線
名，素子の種類，端子名及び素子番号を格納する第４の
ステップとを含み、 前記素子比較ステップが、配置対象素子を選択する第５
のステップと、 前記配置対象素子が、前記前記抽出素子の前記素子番号
と同一であるかの判定をする第６のステップと、 前記配置対象素子が前記抽出素子の前記素子番号と同一
である場合、前記配置対象素子と、前記抽出素子と共通
配線にて接続する同一端子である共通端子を持つ同一種
類の素子の各々の前記共通端子間の距離を後述の距離計
算ステップにより計算する第７のステップと、 前記計算結果から、前記距離が最短になる状態を選択す
る第８のステップとを含み、前記距離計算ステップが、前記抽出素子及びこの抽出素
子を軸対称で反転した反転素子の寸法及び座標を基に前
記配置対象素子が反転している場合と前記抽出素子が反
転している場合と前記配置対象素子及び前記抽出素子の
両方が反転している場合と前記配置対象素子及び前記抽
出素子の両方が反転していない場合との４つの状態につ
いて前記共通端子間の距離を計算する ことを特徴とする
請求項１記載の自動レイアウト方法。 - 【請求項３】 前記抽出素子の個数が４個以上のとき３
個目以降の奇数個目の素子と４個目以降の偶数個目の素
子とについて前記抽出素子と同一であるか否かの判定を
行い同一の場合配置対象素子の寸法及び座標を基に予め
定めた方法の計算を行い前記奇数個目の素子と前記偶数
個目の素子の各々の前記共通端子間の距離を求めて第２
の素子比較情報を生成する第９のステップを有すること
を特徴とする請求項２記載の自動レイアウト方法。 - 【請求項４】 前記予め定めた方法の計算が、前記奇数
個目の素子及び前記奇数個目の素子を軸対称で反転した
反転素子の寸法及び座標を基に前記偶数個目の素子が反
転している場合と前記奇数個目の素子が反転している場
合と前記偶数個目の素子及び前記奇数個目の素子の両方
が反転している場合と前記偶数個目の素子及び前記奇数
個目の素子の両方が反転していない場合との４つの状態
について前記共通端子間の距離を計算することを特徴と
する請求項３記載の自動レイアウト方法。 - 【請求項５】 回路接続情報を入力する入力手段と、前
記回路接続情報から集積回路の素子の配置処理を行う自
動配置処理手段と、基本素子及び抽出素子の情報を記憶
する記憶手段とを備え、前記回路接続情報から集積回路
の素子の配置及び配線設計を行う自動レイアウト装置に
おいて、 前記自動配置処理手段が、前記回路接続情報から共通配
線で相互に接続する同一端子名である共通端子名を持つ
同一種類の素子を抽出素子として抽出し前記記憶手段に
格納する素子抽出手段と、 供給を受けた配置対象素子が前記抽出素子と同一である
か否かの判定を行い同一の場合配置対象素子の寸法及び
座標を基に前記配置対象素子及び前記抽出素子 の反転非
反転の場合を含む所定の計算を行い素子比較情報を生成
する素子比較手段と、 前記素子比較情報に基づき前記配置対象素子の前記共通
端子に接続する前記共通配線の長さが最短となる最適配
置を選択しこの最適配置に基づき前記配置対象素子の向
きを変更する素子選択手段とを備え、 前記記憶手段が、基本素子及びこの基本素子を軸対称に
反転した反転基本素子の各々の寸法及び座標を予め記憶
している基本素子記憶部と、 前記素子抽出手段が抽出した前記抽出素子の端子名，共
通配線名，素子の種類及び素子番号を記憶する抽出素子
記憶部とを備え ることを特徴とする自動レイアウト装
置。 - 【請求項６】 前記抽出素子の個数が４個以上のとき３
個目以降の奇数個目の素子と４個目以降の偶数個目の素
子とについて前記抽出素子と同一であるか否かの判定を
行い同一の場合配置対象素子の寸法及び座標を基に所定
の計算を行い第２の素子比較情報を生成する第２の素子
比較手段をさらに備えることを特徴とする請求項５記載
の自動レイアウト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35507097A JP3278600B2 (ja) | 1997-12-24 | 1997-12-24 | 自動レイアウト方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35507097A JP3278600B2 (ja) | 1997-12-24 | 1997-12-24 | 自動レイアウト方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11186399A JPH11186399A (ja) | 1999-07-09 |
| JP3278600B2 true JP3278600B2 (ja) | 2002-04-30 |
Family
ID=18441765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35507097A Expired - Fee Related JP3278600B2 (ja) | 1997-12-24 | 1997-12-24 | 自動レイアウト方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3278600B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2865052B1 (fr) * | 2004-01-09 | 2006-03-31 | Airbus France | Procede de realisation d'un schema de cable electrique |
-
1997
- 1997-12-24 JP JP35507097A patent/JP3278600B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11186399A (ja) | 1999-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6412102B1 (en) | Wire routing optimization | |
| US6088518A (en) | Method and system for porting an integrated circuit layout from a reference process to a target process | |
| US6996794B2 (en) | Method of designing layout of semiconductor device | |
| US6698000B2 (en) | Semiconductor process parameter determining method, semiconductor process parameter determining system, and semiconductor process parameter determining program | |
| JPH0743742B2 (ja) | 自動配線方法 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JP3256597B2 (ja) | 自動配置設計方法および自動配置設計装置 | |
| JP3278600B2 (ja) | 自動レイアウト方法及びその装置 | |
| US6189129B1 (en) | Figure operation of layout for high speed processing | |
| JP2953051B2 (ja) | 導体パターン相互間のクリアランスをチェックする方法 | |
| JPH0850604A (ja) | クロックスキュー防止レイアウト設計方法 | |
| JP2874719B2 (ja) | 集積回路設計装置 | |
| JP2580982B2 (ja) | Ｌｓｉ電源配線レイアウトシステム | |
| JP3214332B2 (ja) | 半導体集積回路装置のレイアウト方法 | |
| JP2967664B2 (ja) | 半導体記憶回路生成方法 | |
| JP2965259B2 (ja) | 半導体集積回路の配置方法 | |
| JP2957436B2 (ja) | ゲートアレイ | |
| JP2827988B2 (ja) | 集積回路のレイアウト設計方法 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
| JP2790172B2 (ja) | 論理演算回路の配置装置 | |
| JPH0645446A (ja) | 配置配線方法 | |
| JP2933584B2 (ja) | 半導体集積回路装置及びマクロ端子クランプ処理方法 | |
| JP2001196458A (ja) | 集積回路のセル並びにセル配線方法及びセル配線装置 | |
| JPH1197541A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体 | |
| JPH05282402A (ja) | 配置問題解決システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020115 |
|
| LAPS | Cancellation because of no payment of annual fees |