JP3214332B2 - 半導体集積回路装置のレイアウト方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置のレイアウト方法、特にマスタースライス方式半導体
装置におけるレイアウト方法に関するものである。

【０００２】

【従来の技術】近年、半導体集積回路の分野は多品種少
量生産化が顕著であり、開発製造期間の短縮が求められ
ている。そこで、半導体基板上にトランジスタ、容量、
抵抗等の素子を形成するための工程までをあらかじめ準
備しておきその後必要な配線のみを行なって半導体集積
回路を実現する、いわゆるマスタースライス方式が採用
されている。さらに、開発期間の短縮を図るため、半導
体集積回路の配置配線のレイアウトにはコンピュータを
用いるのが一般的である。

【０００３】以下、図２、図５および図１３を用いて、
従来のコンピュータを用いたマスタースライス方式半導
体集積回路装置のレイアウト方法について説明する。

【０００４】図２はこの方法についての説明をするため
の回路図である。図２において、２１〜２３はブロック
である。

【０００５】図２において、ブロック２１〜２３がそれ
ぞれ、マスタースライス上で３個、８個、４個の配置の
最小単位が必要であるとする。

【０００６】図５は、従来の方法の実施の形態の途中結
果である。図５において、２１〜２３はブロックで、図
２の回路図と対応する同一の符号を付してある。１１〜
１３は、マスタースライス上でのブロック配置領域であ
るブロック行である。

【０００７】図１３は従来の方法の配置結果を示す図で
あり、図１３において、１１〜１３はマスタースライス
上のブロック行である。マスタースライス上に配置され
た回路図上のブロックであって、図２におけるブロック
と対応するものには、同じ符号を付してあり、かつ、マ
スタースライス上では、複数のブロックに分割されて配
置されている場合は、回路図上での符号の後ろに符号を
付してある。例えば、ブロック２２については、図１３
では、１３−１、１３−２、１３−３と記述してある。

【０００８】従来のレイアウト方法は、ブロック２１か
ら出ている端子をチップの上端に、ブロック２２から出
ている端子をチップの下端に配置しなければならないと
した場合、ブロックの配置は、端子の配置位置や、ブロ
ック間の接続関係より、ブロック行１１にブロック２
１、ブロック２２が配置され、ブロック行１３にブロッ
ク２３が配置される。次にブロックの入れ換え移動が行
なわれる。配置結果においてブロック２２がブロック行
１２に移動する。この配置結果により、チップ全体で余
っている配置領域の大きさが最小となったかどうかを判
定し、図５の場合が最小（３個）となり、配置が確定す
るが、ブロック行１２においてブロックの配置ができて
おらず、この場合、入力される回路図において、ブロッ
ク２２を分割し、最初から配置をやり直すか、ブロック
２２の分割を行なうが、その分割を決定するのに分割位
置での切断ネット数や配置後の配線長等を評価基準とし
て複雑な手順を行なっていた。図１３がその配置結果で
ある。

【０００９】

【発明が解決しようとする課題】しかしながら、この様
な従来の半導体集積回路装置レイアウト方法を用いた場
合、ブロックの配置ができなかった場合、入力される回
路図において、ブロックを分割し、最初から配置をやり
直したり、また、コンピュータを用いてその分割を決定
するのに分割位置での切断ネット数や配置後の配線長等
を評価基準として複雑な手順を行なっているため、非常
に時間がかかっていた。また、配置においてブロックの
配置順序は一定方向であるため、後工程の配線において
分割されたブロックについての配線を困難にしていた。

【００１０】本発明は上記問題点を解決するもので、効
率が良く、分割による影響の少ない配置を実現すること
ができる半導体集積回路装置のレイアウト方法を提供す
ることを目的とする。

【００１１】

【課題を解決するための手段】この目的を達成するため
に本発明の半導体集積回路装置のレイアウト方法は、配
置が成功しない原因となっているブロックを特定する工
程と前記ブロックをブロック配置の最小単位の大きさで
分割する工程と前記分割されたブロックの配置順序を変
更する工程とを順次繰り返し配置処理を行なうことをコ
ンピュータを用いて順次処理することを特徴とする。

【００１２】これにより、非常に大きなブロックが回路
図中に存在しても、効率良くコンパクトに配置が可能で
あり、またその後の配線を考慮して、前記分割されたブ
ロックの配置順序も変更しているので分割による配線へ
の影響も少ない優れた半導体集積回路装置のレイアウト
を実現することができる。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。

【００１４】図１は本発明の一実施の形態における半導
体集積回路装置のレイアウト方法の処理フロー図であ
る。

【００１５】図１において、１０１はブロックの配置を
行なう工程、１０２は配置が成功したか否かを判定する
工程、１０３は配置が成功しない原因となっているブロ
ックを特定する工程、１０４は工程１０３において特定
されたブロックをブロック配置の最小単位の大きさで分
割する工程、１０５は工程１０１と同様に配置を行なう
工程、１０６は工程１０２と同様に配置が成功したか否
かを判定する工程、１０７は工程１０４で分割されたブ
ロックの配置順序を変更する工程である。

【００１６】図２はこの実施の形態を説明するための回
路図である。図２において、２１〜２３はブロックであ
る。

【００１７】図３は工程１０１の詳細な処理内容の処理
フロー図である。図３において、２０１は出力ピンの位
置やブロック間の接続関係よりブロックの初期配置を行
なう工程、２０２はブロックの大きさ、接続関係を基に
ブロックの入れ換え移動を行なう工程、２０３は工程２
０２の配置結果において、チップ全体で余っている配置
領域の大きさが最小となったかどうかを判定する工程で
ある。

【００１８】図４は工程１０３の詳細な処理内容の処理
フロー図である。図４において、３０１はブロックを必
ず分割しなければ配置できないブロックを特定する工
程、３０２は工程３０１で特定されたブロックが存在し
たか判定する工程、３０３は配置できていないブロック
行領域内のブロックで、チップ全体で余っている配置領
域の大きさより大きな配置領域を必要とするブロックを
特定する工程、３０４は工程３０３で特定されたブロッ
クが存在したかどうかを判定する工程、３０５はチップ
全体で余っている配置領域の大きさより、ブロックの配
置領域の合計が大きくなるまで、ブロックの配置領域が
大きい順にブロックを特定する工程である。

【００１９】図５は工程１０１での第一の実施の形態の
配置結果である。図５において、２１〜２３はブロック
で、図２の回路図と対応する同一の符号を付してある。
１１〜１３は、マスタースライス上でのブロック配置領
域であるブロック行である。

【００２０】図６は工程１０４での第一の実施の形態の
配置結果である。図６において、２２−１〜２２−８
は、配置の最小単位に分割されたブロック２２である。
その他の符号は、図５におけるものと同じである。

【００２１】図７は工程１０７の詳細な処理内容の処理
フロー図である。図７において、４０１は工程１０５で
決定された配置の中で、工程１０４によって分割された
ブロックを探す工程である。４０２は工程１０５によっ
て見つけられた分割されたブロックについて、他のブロ
ックとの及び自分自身の分割されたブロックとの接続関
係より必要な配線長を二通り計算する工程である。４０
３は工程４０２で計算された配線長で、短い方法の配線
の流れに従ってブロック内の素子の配置順序を変更する
工程である。

【００２２】図８は工程１０７での第一の実施の形態の
配置結果である。図８における符号は図６におけるもの
と同じである。

【００２３】図９は工程１０１での第二の実施の形態の
配置結果である。図９において、３１〜３５はブロック
である。

【００２４】図１０は、工程１０７での第二の実施の形
態の配置結果である。図１０において、３３−１〜３３
−３は、配置の最小単位に分割されたブロック３３であ
る。

【００２５】図１１は工程１０１での第三の実施の形態
の配置結果である。図１１において、４１〜４４はブロ
ックである。

【００２６】図１２は工程１０７での第三の実施の形態
の配置結果である。図１２において、４２−１〜４２−
４は配置の最小単位に分割されたブロック４２である。

【００２７】まず、図１から図８を用いて第一の実施の
形態の説明を行なう。図２において、ブロック２１、ブ
ロック２２、ブロック２３が、それぞれ、マスタースラ
イス上で３個、８個、４個の配置の最小単位が必要であ
るとする。

【００２８】工程１０１において、ブロックの配置を行
なう。ブロック２１から出ている端子をチップの上端
に、ブロック２２から出ている端子をチップの下端に配
置しなければならないとする。この場合、ブロックの配
置は、工程２０１において、ブロック行１１にブロック
２１，２２が配置され、ブロック行１３にブロック２３
が配置される。次に工程２０２において、ブロックの入
れ換え移動が行なわれる。前記工程２０１の配置結果に
おいてブロック２２がブロック行１２に移動する。この
配置結果により、工程２０３において、チップ全体で余
っている配置領域の大きさが最小となったかどうかを判
定するが、図５の場合が最小（３個）となり、次の工程
１０２に進む。

【００２９】工程１０２において、図５の状態がチェッ
クされ、配置できていないと判定され、工程１０３に進
む。

【００３０】工程１０３において、配置が成功しない原
因となっているブロックを特定する。工程３０１におい
て、ブロックを必ず分割しなければ配置できないブロッ
クを特定する。必ず分割しなければならないブロックと
は、図５において、ブロック行１１〜１３は、配置の最
小単位を５個持っている。すなわち、配置の最小単位を
５個以上必要とするブロックは分割しなければ配置でき
ない。したがって、図５において、ブロック２２が配置
の最小単位８個を必要とするので、必ず分割しなければ
ならないブロックとして特定される。

【００３１】次に工程１０４において前記工程１０３で
特定されたブロック２２を配置の最小単位に分割する。
図６が工程１０４におけるブロックの分割の結果を示す
図である。

【００３２】次に工程１０５において再び配置を行な
う。分割されたブロック２２−１から２２−８は、それ
ぞれ独立したブロックとして扱われる。図８が工程１０
５における配置の結果である。ただし、ここでは、ま
だ、ブロックの配置順序は決定されていない。

【００３３】次に工程１０２において、図６の状態がチ
ェックされ、配置が完了していると判定され、工程１０
７に進む。

【００３４】工程１０７において分割されたブロックの
配置順序を決定する。図７の工程４０１において分割さ
れたブロックを探す。図８において、分割されたブロッ
クはブロック２２−１〜２２−８である。

【００３５】次に工程４０２において、配線長をそれぞ
れのブロック二通りの組み合わせで計算する。一つはブ
ロック内の素子が左から右へ配置された場合、もう一つ
は逆に右から左へ配置された場合である。図８におい
て、ブロック２２−１〜２２−３は左から右へ、ブロッ
ク２２−４〜２２−７は左から右へ、ブロック２２−８
は左から右へ配置すると、ブロック行１１〜１３の間の
配線領域を分割ブロック間の配線が走ることになる。一
方、ブロック２２−１〜２２−３は左から右へ、ブロッ
ク２２−４〜２２−７は右から左へ、ブロック２２−８
は左から右へ配置すると、一番配線長が短くなる。

【００３６】次に工程４０３において工程４０２におい
て決定された配置方向に従って配置順序を変更する。図
８が配置順序を変更した結果を示す図である。

【００３７】次に図９と図１０を用いて第二の実施の形
態を説明する。図９においてブロック３１〜３５がそれ
ぞれ、マスタースライス上で２個、２個、３個、４個、
４個の配置の最小単位が必要であるとする。

【００３８】工程１０１における結果が図９である。次
に順次処理を行ない、工程１０３で、ブロック３３が特
定される。これは、図４の工程３０１において該当する
ブロックを探すが、工程３０２において、該当するブロ
ックが存在しないため、工程３０３に進む。

【００３９】工程３０３において、配置ができていない
ブロック行を探し、図９においてブロック行１１が配置
ができていないと判明する。このブロック行１１上に配
置されているブロックの内、チップ全体で余っている配
置領域の大きさ２個より大きい配置領域を必要とするブ
ロックを探し、特定する。図９においてブロック３３が
分割ブロックとして特定される。

【００４０】工程３０４において、前記工程３０３のブ
ロックが存在したので、工程１０５にすすみ、順次処理
を行ない、工程１０７における配置結果が図１０であ
る。

【００４１】次に図１１と図１２を用いて第三の実施の
形態を説明する。図１１においてブロック４１，４２，
４３，４４がそれぞれマスタースライス上で３個、４
個、３個、３個の配置の最小単位が必要であるとする。

【００４２】工程１０１における結果が図１１である。
次に順次処理を行ない、工程１０３で、ブロック４２が
特定される。これは、図４の工程３０１において該当す
るブロックを探すが、工程３０２において、該当するブ
ロックが存在しないと判定されるため、工程３０３に進
む。

【００４３】工程３０３において、配置ができていない
ブロック行を探し、図１１においてブロック行１３が配
置ができていないと判明する。このブロック行１３上に
配置されているブロックの内、チップ全体で余っている
配置領域の大きさ３個より大きい配置領域を必要とする
ブロックを探すが、工程３０４で該当するブロックが存
在しないと判定されるため、工程３０５にすすむ。

【００４４】工程３０５において、全てのブロックを対
象として、チップ全体で余っている配置領域の大きさ３
個より、ブロックの配置領域の合計が大きくなるまで、
ブロックの配置領域が大きい順にブロックを特定する。
これにより、最もブロックの配置領域が大きいブロック
４２が分割ブロックとして特定される。

【００４５】次に順に処理を行ない工程１０７における
結果が図１２である。

【００４６】

【発明の効果】以上のように本発明の半導体集積回路装
置のレイアウト方法は、素子数の非常に大きなブロック
が回路図中に存在して、配線を完了しないブロックが存
在しても、配線未完了のブロックが適度な大きさのブロ
ックに分割し直された上で、それらのブロックが再度配
線されるから、ブロック毎の配線がコンパクトに仕上が
り、効率良くレイアウトできる。

【図面の簡単な説明】

【図１】本発明にかかる半導体集積回路装置のレイアウ
ト方法の実施の形態を説明するための処理フロー図

【図２】本発明の実施の形態を説明するための回路図

【図３】図１に示した工程１０１の詳細な処理内容の処
理フロー図

【図４】図１に示した工程１０３の詳細な処理内容の処
理フロー図

【図５】図１に示した工程１０１での第一の実施の形態
の配置結果を示す図

【図６】図１に示した工程１０４での第一の実施の形態
の配置結果を示す図

【図７】図１に示した工程１０７の詳細な処理内容の処
理フロー図

【図８】図１に示した工程１０７での第一の実施の形態
の配置結果を示す図

【図９】図１に示した工程１０１での第二の実施の形態
の配置結果を示す図

【図１０】図１に示した工程１０７での第二の実施の形
態の配置結果を示す図

【図１１】図１に示した工程１０１での第三の実施の形
態の配置結果を示す図

【図１２】図１に示した工程１０７での第三の実施の形
態の配置結果を示す図

【図１３】従来の方法による配置結果を示す図

【符号の説明】

１１〜１３，２１〜２３ ブロック行 ３１〜３５，４１〜４４ 回路ブロック ２２−１〜２２−８ マスタースライス上で分割された
ブロック２２ ３３−１〜３３−３ マスタースライス上で分割された
ブロック３３ ４２−１〜４２−３ マスタースライス上で分割された
ブロック４２

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/118 G06F 17/50 H01L 21/82 H01L 21/822 H01L 27/04

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 与えられたブロックの配置を行なう工程
   と、前記ブロックの配置が成功したか否かを判定する工
   程と、前記ブロックの配置が成功していない場合に配置
   が成功しない原因となっているブロックを特定する工程
   と、前記特定されたブロックをブロック配置の最小単位
   の大きさで分割する工程と、前記分割されたブロックを
   用いてブロックの配置を繰り返し行なう工程と、前記分
   割されたブロックの配置順序を変更する工程とを備えた
   ことを特徴とする半導体集積回路装置のレイアウト方
   法。