JP2829072B2 - Ｌｓｉ配線変更方法 - Google Patents
Ｌｓｉ配線変更方法Info
- Publication number
- JP2829072B2 JP2829072B2 JP1327585A JP32758589A JP2829072B2 JP 2829072 B2 JP2829072 B2 JP 2829072B2 JP 1327585 A JP1327585 A JP 1327585A JP 32758589 A JP32758589 A JP 32758589A JP 2829072 B2 JP2829072 B2 JP 2829072B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- segment
- display data
- pointer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔概 要〕 移動対象配線の両隣に配線済の配線の有無判定を用い
て配線の移動を行なうLSI配線変更方法に関し、 配線アルゴリズムに従って作成された配線データを用
いて配線済の配線のうち、配線移動可能な配線を自動的
に移動させ得ることをその目的とし、 半導体基板上に形成される各素子間を接続する配線で
ある同一配線配置格子位置上に存在する各配線対応の配
線位置表示データを各配線位置対応に割り当てられたア
クセスポインタで読出し可能に格納するCADシステムに
おいて、前記配線位置表示データを対応アクセスポイン
タを用いて読み出して前記半導体基板上で両隣となる配
線対応の配線位置表示データ内の配線区間のデータの比
較を為し、比較された配線位置表示データ対応の配線が
前記半導体基板上の単位配線配置格子間隔だけ移動させ
た状態において隣り合う配線との間になお、１単位配線
配置格子間隔以上の間隔で隣り合うならば該移動対象配
線の配線位置表示データのアクセスポインタを前記移動
方向において１つ隣りとなる配線配置格子のアクセスポ
インタへ変更するようにして構成した。
て配線の移動を行なうLSI配線変更方法に関し、 配線アルゴリズムに従って作成された配線データを用
いて配線済の配線のうち、配線移動可能な配線を自動的
に移動させ得ることをその目的とし、 半導体基板上に形成される各素子間を接続する配線で
ある同一配線配置格子位置上に存在する各配線対応の配
線位置表示データを各配線位置対応に割り当てられたア
クセスポインタで読出し可能に格納するCADシステムに
おいて、前記配線位置表示データを対応アクセスポイン
タを用いて読み出して前記半導体基板上で両隣となる配
線対応の配線位置表示データ内の配線区間のデータの比
較を為し、比較された配線位置表示データ対応の配線が
前記半導体基板上の単位配線配置格子間隔だけ移動させ
た状態において隣り合う配線との間になお、１単位配線
配置格子間隔以上の間隔で隣り合うならば該移動対象配
線の配線位置表示データのアクセスポインタを前記移動
方向において１つ隣りとなる配線配置格子のアクセスポ
インタへ変更するようにして構成した。
本発明は、移動対象配線の両隣に配線済の配線の有無
判定を用いて配線の移動を行なうLSI配線変更方向に関
する。
判定を用いて配線の移動を行なうLSI配線変更方向に関
する。
各種の電子製品にはLSIが用いられるに至っている
が、そのLSIの歩留りは、現在のところあまり良くな
い。その原因は、LSIを形成する配線間の短絡にあると
言われている。LSIを形成する配線は、半導体基板上の
予め決められた配線配置格子位置に為されるが、その位
置決定は、従来配線アルゴリズムに従って行なわれる。
その配線アルゴリズムは、各種の方式があるが、これに
よって決定される配線配置格子位置は、前述のような配
線間に短絡が生ずるか否かと言うこととは、全く別個に
如何にして多数の素子と配線とを限られた半導体基板上
の所要領域にコンパクトに集積化するかということから
決定される。
が、そのLSIの歩留りは、現在のところあまり良くな
い。その原因は、LSIを形成する配線間の短絡にあると
言われている。LSIを形成する配線は、半導体基板上の
予め決められた配線配置格子位置に為されるが、その位
置決定は、従来配線アルゴリズムに従って行なわれる。
その配線アルゴリズムは、各種の方式があるが、これに
よって決定される配線配置格子位置は、前述のような配
線間に短絡が生ずるか否かと言うこととは、全く別個に
如何にして多数の素子と配線とを限られた半導体基板上
の所要領域にコンパクトに集積化するかということから
決定される。
前述の如く、LSIを形成するそれぞれの配線は、予め
選定された配線アルゴリズムに従って爲されるが、その
配線に使用される領域は、半導体基板の約70％であり、
残り30％がセル領域である。そして、配線に使用される
領域内に占める配線占有面積は、使用される配線アルゴ
リズムにもよって異なるが、高々50％留まりである。つ
まり、配線が置かれていない半導体基板面が、実際に配
線が形成される領域の約50％も残ったままである。
選定された配線アルゴリズムに従って爲されるが、その
配線に使用される領域は、半導体基板の約70％であり、
残り30％がセル領域である。そして、配線に使用される
領域内に占める配線占有面積は、使用される配線アルゴ
リズムにもよって異なるが、高々50％留まりである。つ
まり、配線が置かれていない半導体基板面が、実際に配
線が形成される領域の約50％も残ったままである。
前述のような半導体基板上の素子及び配線の集積化状
況にあるのが現状であるが、そのような集積化の状態に
おけるLSIの歩留りは、前述の如く低い値である。その
大きな原因は配線間の短絡にあること、又前述の通りで
ある。
況にあるのが現状であるが、そのような集積化の状態に
おけるLSIの歩留りは、前述の如く低い値である。その
大きな原因は配線間の短絡にあること、又前述の通りで
ある。
配線間の短絡は、勿論集積化において用いられる極め
て狭い間隔の配線配置格子位置に由来するが、前述のよ
うな配線は、素子との関係で密に配置される、即ち配線
配置格子間隔毎に配線が走るところもあれば、粗に配置
される、即ち配線配置格子間隔を幾つか隔てて配線が走
っているところもある。
て狭い間隔の配線配置格子位置に由来するが、前述のよ
うな配線は、素子との関係で密に配置される、即ち配線
配置格子間隔毎に配線が走るところもあれば、粗に配置
される、即ち配線配置格子間隔を幾つか隔てて配線が走
っているところもある。
前述のような配線アルゴリズムに従って決定される配
線であっても、今述べたように配線間にゆとりのある箇
所も、半導体基板上に配置される配線数が数十乃至数百
万本もの多さになると、比較的に多数に上る。この事実
をLSIの歩留り向上に有効に活用することが考えられ
る。
線であっても、今述べたように配線間にゆとりのある箇
所も、半導体基板上に配置される配線数が数十乃至数百
万本もの多さになると、比較的に多数に上る。この事実
をLSIの歩留り向上に有効に活用することが考えられ
る。
しかし、前述のような活用箇所は、数十万乃至数百万
本の配線の中ののどこにあるかということを、前述の配
線アルゴリズムに従って決定された配線データを用いて
判別していくことは、極めて煩雑な作業となるばかりで
なく、それに要する労力負担も大きい。
本の配線の中ののどこにあるかということを、前述の配
線アルゴリズムに従って決定された配線データを用いて
判別していくことは、極めて煩雑な作業となるばかりで
なく、それに要する労力負担も大きい。
本発明は、斯かる問題点に鑑みて創作されたもので、
配線アルゴリズムに従って作成された配線データを用い
て配線済の配線のうち、配線移動可能な配線を自動的に
移動させ得るLSI配線変更方法を提供することをその目
的とする。
配線アルゴリズムに従って作成された配線データを用い
て配線済の配線のうち、配線移動可能な配線を自動的に
移動させ得るLSI配線変更方法を提供することをその目
的とする。
本発明は、半導体基板上に形成される各素子間を接続
する配線であって同一配線配置格子位置上に存在する各
配線対応の配線位置表示データを各配線位置対応に割り
当てられたアクセスポインタで読出し可能に格納するCA
Dシステムにおいて、前記配線位置表示データを対応ア
クセスポインタを用いて読み出して前記半導体基板上に
両隣となる配線対応の配線位置表示データ内の配線区間
のデータの比較を為し、比較された配線位置表示データ
対応の配線が前記半導体基板上の単位配線配置格子間隔
だけ移動させた状態において隣り合う配線との間にな
お、１単位配線配置格子間隔以上の間隔で隣り合うなら
ば該移動対象配線の配線位置表示データのアクセスポイ
ンタを前記移動方向において１つ隣りとなる配線配置格
子のアクセスポインタへ変更するようにして構成され
る。
する配線であって同一配線配置格子位置上に存在する各
配線対応の配線位置表示データを各配線位置対応に割り
当てられたアクセスポインタで読出し可能に格納するCA
Dシステムにおいて、前記配線位置表示データを対応ア
クセスポインタを用いて読み出して前記半導体基板上に
両隣となる配線対応の配線位置表示データ内の配線区間
のデータの比較を為し、比較された配線位置表示データ
対応の配線が前記半導体基板上の単位配線配置格子間隔
だけ移動させた状態において隣り合う配線との間にな
お、１単位配線配置格子間隔以上の間隔で隣り合うなら
ば該移動対象配線の配線位置表示データのアクセスポイ
ンタを前記移動方向において１つ隣りとなる配線配置格
子のアクセスポインタへ変更するようにして構成され
る。
従来のCADシステム上で生成され、ディスク装置等に
格納されている配線データ内のアクセスポインタで読み
出される配線位置表示データを用いてその配線位置表示
データによって表示される配線が両隣りとなる配線対応
の配線位置表示データ内の配線区間データを比較する。
格納されている配線データ内のアクセスポインタで読み
出される配線位置表示データを用いてその配線位置表示
データによって表示される配線が両隣りとなる配線対応
の配線位置表示データ内の配線区間データを比較する。
比較対象配線が、半導体基板上の１単位配線配置格子
間隔だけ移動させた状態において当該配線が両隣となる
配線との間になお、１単位配線配置格子間隔以上の間隔
が残されている場合には、前記移動対象の配線対応のア
クセスポインタを前記移動方向において１単位配線配置
格子のアクセスポインタへ変更する。
間隔だけ移動させた状態において当該配線が両隣となる
配線との間になお、１単位配線配置格子間隔以上の間隔
が残されている場合には、前記移動対象の配線対応のア
クセスポインタを前記移動方向において１単位配線配置
格子のアクセスポインタへ変更する。
この配置位置の移動により、配線間の短絡の確率を低
下させることができる。LSIの歩留りの向上となるし、
信頼性の向上ともなる。
下させることができる。LSIの歩留りの向上となるし、
信頼性の向上ともなる。
第１図は本発明を実施する電子計算機システムを示
す。この図において、20は中央演算装置、（CPU）22は
主メモリ、24はディスク装置、26はディスプレイ装置で
ある。これらの装置20、22、24、26はバス28を介して相
互に接続される。ディスプレイ装置26には、キーボード
30が設けられている。そのディスク装置24には、前記電
子計算機システムに構築されている、前述のような公知
のCADによって設計された大規模集積回路（LSI）につい
ての素子レイアウト、及びそれら素子を接続する配線を
示すデータが格納されるほか、そのデータを生成するた
めのプログラム、並びに第２図に示す本発明の処理フロ
ーを実行するプログラムも格納されている。それらデー
タの内、本発明との関連で必要になる、配線を示すデー
タを以下、配線データと呼ぶ。そして、その配線データ
は、第３図に示すようなリスト構造で、半導体基板上で
の物理的な配線位置を記述している。そのセグメントリ
ストを参照番号50で参照する。ただし、第３図は第４図
との具体的関連で表した例を示している。その半導体基
板上での物理的な配線の状況の例を第４図の参照番号54
の中に模式的に示す。第４図（第３図）の左側に示す参
照番号52は、前述の第２図に示す本発明の処理フローを
実行するプログラムの中で用いられるセグメントスター
トポインタの各々を示す。それらのセグメントスタート
ポインタは、それぞれ前記半導体基板上に形成される配
線配置格子の横方向ライン毎に１つずつあって、セグメ
ントリスト内の最初のセグメントを指している。そのセ
グメントスタートポインタは、前記第３図に示すセグメ
ントリスト構造内の各セグメントのスタートアドレスで
ある。各セグメントは、当該セグメントによって記述さ
れる配線の始点座標値、終点座標値及びポインタ、並び
にその他の属性データから成る。セグメントは、前記セ
グメントスタートポインタによって表される前記配線配
置格子の横方向ライン内に存在する各配線毎にあり、そ
れらのセグメントの各々は、前述のポインタによってチ
ェーンされている。ただし、当該横方向ライン内の最後
のセグメントのポインタにはそのチェーン終了データが
置かれ、又１つのセグメントのみの場合には、チェーン
無しデータが置かれる。
す。この図において、20は中央演算装置、（CPU）22は
主メモリ、24はディスク装置、26はディスプレイ装置で
ある。これらの装置20、22、24、26はバス28を介して相
互に接続される。ディスプレイ装置26には、キーボード
30が設けられている。そのディスク装置24には、前記電
子計算機システムに構築されている、前述のような公知
のCADによって設計された大規模集積回路（LSI）につい
ての素子レイアウト、及びそれら素子を接続する配線を
示すデータが格納されるほか、そのデータを生成するた
めのプログラム、並びに第２図に示す本発明の処理フロ
ーを実行するプログラムも格納されている。それらデー
タの内、本発明との関連で必要になる、配線を示すデー
タを以下、配線データと呼ぶ。そして、その配線データ
は、第３図に示すようなリスト構造で、半導体基板上で
の物理的な配線位置を記述している。そのセグメントリ
ストを参照番号50で参照する。ただし、第３図は第４図
との具体的関連で表した例を示している。その半導体基
板上での物理的な配線の状況の例を第４図の参照番号54
の中に模式的に示す。第４図（第３図）の左側に示す参
照番号52は、前述の第２図に示す本発明の処理フローを
実行するプログラムの中で用いられるセグメントスター
トポインタの各々を示す。それらのセグメントスタート
ポインタは、それぞれ前記半導体基板上に形成される配
線配置格子の横方向ライン毎に１つずつあって、セグメ
ントリスト内の最初のセグメントを指している。そのセ
グメントスタートポインタは、前記第３図に示すセグメ
ントリスト構造内の各セグメントのスタートアドレスで
ある。各セグメントは、当該セグメントによって記述さ
れる配線の始点座標値、終点座標値及びポインタ、並び
にその他の属性データから成る。セグメントは、前記セ
グメントスタートポインタによって表される前記配線配
置格子の横方向ライン内に存在する各配線毎にあり、そ
れらのセグメントの各々は、前述のポインタによってチ
ェーンされている。ただし、当該横方向ライン内の最後
のセグメントのポインタにはそのチェーン終了データが
置かれ、又１つのセグメントのみの場合には、チェーン
無しデータが置かれる。
前述のようなシステム構成の下での本発明の処理を、
以下に説明する。
以下に説明する。
本発明の処理を開始するに先立って、前述のように、
ディスク装置24には、LSIの素子レイアウト及びその配
線を示すデータは、従来公知のCAD技法の下に生成され
て格納されているものとする。その配線及びその配線デ
ータの例は、それぞれ第４図及び第３図に示すようなも
のであるとする。第２図に示す処理フローを実行するプ
ログラムもディスク装置24に格納されているものとす
る。
ディスク装置24には、LSIの素子レイアウト及びその配
線を示すデータは、従来公知のCAD技法の下に生成され
て格納されているものとする。その配線及びその配線デ
ータの例は、それぞれ第４図及び第３図に示すようなも
のであるとする。第２図に示す処理フローを実行するプ
ログラムもディスク装置24に格納されているものとす
る。
ディスク装置24に格納されている配線データについて
の、第２図に示す処理が開始されると、ディスク装置24
から所定量ずつ配線データが主メモリ22へ読み込まれて
その配線データにつき隣合う配線をサーチする（第２図
のS1参照）。このサーチは、前述のセグメントスタート
ポインタを用いて行ない、そのセグメントスタートポイ
ンタでアクセスされる各配線に対して施される。その隣
合う配線の各々につき、当該配線の両隣が空いているか
否かの判定を行なう（第２図のS2参照）。当該配線の両
隣が空いていないならば（第２図のS2のno参照）、次の
隣合う配線のサーチを行なう（第２図のS1参照）。隣合
う配線の内の片側がその当該配線全長に渡って空いてい
る場合には、該配線対応のセグメントスタートポインタ
を前記空いている片側の配線配置格子対応に変更してそ
の配線の移動を行なう。その移動は、その片側へ移動し
た状態においてその移動方向において隣りとなる配線配
置格子位置に配線が存在していないことを条件とする。
これを第５図及び第６図を用いて説明すると、この移動
前に第３番目の配線配置格子に対応するセグメントスタ
ートポインタとされていた配線、及びのためのセ
グメントスタートポインタは、第２番目の配線配置格子
のためのセグメントスタートポインタとされる（第５図
及び第６図の52参照）。この移動は、第１番目の配線配
置格子の配線位置に配線済の配線がないから許される。
このセグメントスタートポインタからチェーンされる各
セグメントのセグメントリスト内の位置は、そのままで
ある。
の、第２図に示す処理が開始されると、ディスク装置24
から所定量ずつ配線データが主メモリ22へ読み込まれて
その配線データにつき隣合う配線をサーチする（第２図
のS1参照）。このサーチは、前述のセグメントスタート
ポインタを用いて行ない、そのセグメントスタートポイ
ンタでアクセスされる各配線に対して施される。その隣
合う配線の各々につき、当該配線の両隣が空いているか
否かの判定を行なう（第２図のS2参照）。当該配線の両
隣が空いていないならば（第２図のS2のno参照）、次の
隣合う配線のサーチを行なう（第２図のS1参照）。隣合
う配線の内の片側がその当該配線全長に渡って空いてい
る場合には、該配線対応のセグメントスタートポインタ
を前記空いている片側の配線配置格子対応に変更してそ
の配線の移動を行なう。その移動は、その片側へ移動し
た状態においてその移動方向において隣りとなる配線配
置格子位置に配線が存在していないことを条件とする。
これを第５図及び第６図を用いて説明すると、この移動
前に第３番目の配線配置格子に対応するセグメントスタ
ートポインタとされていた配線、及びのためのセ
グメントスタートポインタは、第２番目の配線配置格子
のためのセグメントスタートポインタとされる（第５図
及び第６図の52参照）。この移動は、第１番目の配線配
置格子の配線位置に配線済の配線がないから許される。
このセグメントスタートポインタからチェーンされる各
セグメントのセグメントリスト内の位置は、そのままで
ある。
隣合う配線の内の片側がその当該配線の一部に渡って
空いている場合には、その移動対象となる配線部分（第
６図の点線部分参照）に伴った新たなセグメントの生成
を行なう。その新たなセグメントは第６図の及びで
ある。セグメントの生成は、そのセグメントスタート
ポインタをセグメントのセグメントスタートポインタ
と同一とし、当該セグメントの始点座標値を、例えば21
6とし、終点座標値をそのままとして為される。生成さ
れたセグメントは、配線データ内の最後のセグメント
の次に置かれるが（第５図参照）、このセグメント
をセグメントからチェーンされるように、該セグメン
ト内のポインタは、セグメントが置かれる位置を指
すように修正される。又、セグメントの生成は、その
セグメントスタートポインタを第９番目の配線配置格子
に対応するセグメントスタートポインタとし、当該セグ
メント内の始点座標値及び終点座標値を、例えば151及
び216として為される（第６図参照）。セグメントは
セグメントの次に置かれる（第５図の50参照）。セグ
メントの移動は第10番目の配線配置格子の配線位置に
配線済の配線がないから許される。
空いている場合には、その移動対象となる配線部分（第
６図の点線部分参照）に伴った新たなセグメントの生成
を行なう。その新たなセグメントは第６図の及びで
ある。セグメントの生成は、そのセグメントスタート
ポインタをセグメントのセグメントスタートポインタ
と同一とし、当該セグメントの始点座標値を、例えば21
6とし、終点座標値をそのままとして為される。生成さ
れたセグメントは、配線データ内の最後のセグメント
の次に置かれるが（第５図参照）、このセグメント
をセグメントからチェーンされるように、該セグメン
ト内のポインタは、セグメントが置かれる位置を指
すように修正される。又、セグメントの生成は、その
セグメントスタートポインタを第９番目の配線配置格子
に対応するセグメントスタートポインタとし、当該セグ
メント内の始点座標値及び終点座標値を、例えば151及
び216として為される（第６図参照）。セグメントは
セグメントの次に置かれる（第５図の50参照）。セグ
メントの移動は第10番目の配線配置格子の配線位置に
配線済の配線がないから許される。
同様にして、セグメントは、その配線全体の移動
を、又セグメントは、その配線全体の移動、若しくは
その一部の移動が行なわれる。セグメントが表わす配
線の一部移動の場合は、セグメントが表わす配線の一
部移動と同様であり、その移動を一点鎖線で表わし、そ
の移動を表わすセグメントで表わされている。
を、又セグメントは、その配線全体の移動、若しくは
その一部の移動が行なわれる。セグメントが表わす配
線の一部移動の場合は、セグメントが表わす配線の一
部移動と同様であり、その移動を一点鎖線で表わし、そ
の移動を表わすセグメントで表わされている。
上述のような移動処理が、完了したとき（第２図のS4
参照）、移動後の配線データをファイルする（第２図の
S5参照）。セグメントはセグメントリスト内のセグメ
ントの次に置かれる。その場合に、セグメントのポ
インタはセグメントを指すポインタに修正され、セグ
メントのポインタはチェーン終了データとされる。
参照）、移動後の配線データをファイルする（第２図の
S5参照）。セグメントはセグメントリスト内のセグメ
ントの次に置かれる。その場合に、セグメントのポ
インタはセグメントを指すポインタに修正され、セグ
メントのポインタはチェーン終了データとされる。
なお、前記実施例においては、配線の移動を次の配線
配置格子への移動だけを説明したが、移動後の配線デー
タへの本発明を、その許容し得る限度において繰返し適
用することは、何ら妨げられない。
配置格子への移動だけを説明したが、移動後の配線デー
タへの本発明を、その許容し得る限度において繰返し適
用することは、何ら妨げられない。
以上述べたところから明らかなように本発明によれ
ば、従来の技法の下に生成された配線データに付与され
ている配線間情報の有効利用により、配線粗領域におけ
る配線を移動させるようにしたので、隣り合う配線短絡
の確率を低下させることができ、LSIの歩留り、信頼性
の向上に役立つ。
ば、従来の技法の下に生成された配線データに付与され
ている配線間情報の有効利用により、配線粗領域におけ
る配線を移動させるようにしたので、隣り合う配線短絡
の確率を低下させることができ、LSIの歩留り、信頼性
の向上に役立つ。
第１図は本発明を実施する電子計算機システムを示す
図、 第２図は本発明の処理フローを示す図、 第３図はセグメントリスト及びセグメントスタートポイ
ンタを示す図、 第４図は半導体基板上の配線例及びこれとの関係を示す
セグメントスタートポインタを示す図、 第５図及び第６図は第３図及び第４図に示す例での移動
を示す図である。 第１図乃至第４図において、 20はCPU、 22は主メモリ、 24はディスク装置、 26はディスプレイ装置、 28はバス、 30はキーボード、 50はセグメントリスト、 52はセグメントスタートポインタ、 54は半導体基板上の配線例である。
図、 第２図は本発明の処理フローを示す図、 第３図はセグメントリスト及びセグメントスタートポイ
ンタを示す図、 第４図は半導体基板上の配線例及びこれとの関係を示す
セグメントスタートポインタを示す図、 第５図及び第６図は第３図及び第４図に示す例での移動
を示す図である。 第１図乃至第４図において、 20はCPU、 22は主メモリ、 24はディスク装置、 26はディスプレイ装置、 28はバス、 30はキーボード、 50はセグメントリスト、 52はセグメントスタートポインタ、 54は半導体基板上の配線例である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−167669（ＪＰ，Ａ) 特開 昭63−137451（ＪＰ，Ａ) 特開 平３−58448（ＪＰ，Ａ) 特開 平１−314378（ＪＰ，Ａ) 特開 平２−90367（ＪＰ，Ａ) 特開 平２−201936（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 G06F 17/50
Claims (1)
- 【請求項１】半導体基板上に形成される各素子間を接続
する配線であって同一配線配置格子位置上に存在する各
配線対応の配線位置表示データを各配線位置対応に割り
当てられたアクセスポインタで読出し可能に格納するCA
Dシステムにおいて、 前記配線位置表示データを対応アクセスポインタを用い
て読み出して前記半導体基板上で両隣となる配線対応の
配線位置表示データ内の配線区間のデータの比較を為
し、 比較された配線位置表示データ対応の配線が前記半導体
基板上の単位配線配置格子間隔だけ移動させた状態にお
いて隣り合う配線との間になお、１単位配線配置格子間
隔以上の間隔で隣り合うならば該移動対象配線の配線位
置表示データのアクセスポインタを前記移動方向におい
て１つ隣りとなる配線配置格子のアクセスポインタへ変
更することを特徴とするLSI配線変更方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1327585A JP2829072B2 (ja) | 1989-12-18 | 1989-12-18 | Ｌｓｉ配線変更方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1327585A JP2829072B2 (ja) | 1989-12-18 | 1989-12-18 | Ｌｓｉ配線変更方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03188649A JPH03188649A (ja) | 1991-08-16 |
| JP2829072B2 true JP2829072B2 (ja) | 1998-11-25 |
Family
ID=18200699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1327585A Expired - Lifetime JP2829072B2 (ja) | 1989-12-18 | 1989-12-18 | Ｌｓｉ配線変更方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2829072B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001063673A1 (en) * | 2000-02-22 | 2001-08-30 | Hitachi, Ltd. | Semiconductor integrated circuit and its manufacturing method |
| WO2004034463A1 (ja) | 2002-10-10 | 2004-04-22 | Fujitsu Limited | レイアウト方法及び装置並びにそのプログラム及び記録媒体 |
-
1989
- 1989-12-18 JP JP1327585A patent/JP2829072B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03188649A (ja) | 1991-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440720A (en) | Architecture and method for data reduction in a system for analyzing geometric databases | |
| US6966045B2 (en) | Method and computer program product for estimating wire loads | |
| US10713410B2 (en) | Method for legalizing mixed-cell height standard cells of IC | |
| JP2829072B2 (ja) | Ｌｓｉ配線変更方法 | |
| JP2523702B2 (ja) | 半導体集積回路の自動配線方法 | |
| JP3498674B2 (ja) | 半導体集積回路装置及びクロック配線方法並びに記録媒体 | |
| JPH0253824B2 (ja) | ||
| JP2857439B2 (ja) | 配線容量算出装置 | |
| JPH01232475A (ja) | 平行線結線方法 | |
| JP2858677B2 (ja) | 半導体集積回路のマスクレイアウト方法 | |
| JP3076460B2 (ja) | 自動配置優先順位決定方法及び装置 | |
| JP4071546B2 (ja) | 半導体装置の回路設計支援装置およびレイアウト変更方法 | |
| JPS63222440A (ja) | 半導体集積回路の自動配線方式 | |
| JP3214332B2 (ja) | 半導体集積回路装置のレイアウト方法 | |
| JP2687699B2 (ja) | 集積回路の並列配線処理方法 | |
| CN116595940A (zh) | 预布线资源的合法性检测方法、装置、存储介质及电子设备 | |
| JPH02217967A (ja) | プリント配線板設計システムの部品配置方式 | |
| Ferrari et al. | A computer-aided approach to integrated circuit layout design | |
| JPH02205974A (ja) | プリント基板上への部品自動配置装置 | |
| JPH05334397A (ja) | レイアウト設計支援装置 | |
| JPH02113370A (ja) | 論理回路図作成方法 | |
| JPH06318643A (ja) | Ｌｓｉレイアウトパタンデ―タリサイズ方法 | |
| JPH05216963A (ja) | 配線方法 | |
| JPH087240B2 (ja) | 波形表示方法 | |
| JPH04355884A (ja) | Ｌｓｉのｃａｄデータ検索システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |