JPH0253824B2 - - Google Patents

Info

Publication number
JPH0253824B2
JPH0253824B2 JP59035805A JP3580584A JPH0253824B2 JP H0253824 B2 JPH0253824 B2 JP H0253824B2 JP 59035805 A JP59035805 A JP 59035805A JP 3580584 A JP3580584 A JP 3580584A JP H0253824 B2 JPH0253824 B2 JP H0253824B2
Authority
JP
Japan
Prior art keywords
information
overlap
parts
component
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59035805A
Other languages
English (en)
Other versions
JPS60180200A (ja
Inventor
Naofumi Shiokawa
Moritaka Okuaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Facom Corp
Original Assignee
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Facom Corp filed Critical Fuji Facom Corp
Priority to JP59035805A priority Critical patent/JPS60180200A/ja
Publication of JPS60180200A publication Critical patent/JPS60180200A/ja
Publication of JPH0253824B2 publication Critical patent/JPH0253824B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (A) 発明の技術分野 本発明は、部品重なりチエツク処理方式、特に
プリント板等に実装する部品の重なりを、データ
処理装置によりチエツクする部品重なりチエツク
処理方式に関するものである。
(B) 従来技術と問題点 プリント板等の基板に、ICパツケージ等の部
品を配置するとき、ICのピンがプリント板上に
予め定められた格子点に位置するように配置され
る。格子間隔は、通常インチピツチで2.54mmとな
つている。ICパツケージの縁は、2.54mm間隔の格
子点の中間に位置することになる。部品の実装密
度を上げようとすると、誤つて部品に重なりが生
じることがあり、そのため事前にデータ処理装置
により、部品の重なりをチエツクすることが行わ
れている。
従来、部品の重なりをチエツクする方式して、
部品総当たりによるチエツクと、ビツトマツプに
よるチエツクの2つの方式が知られている。
部品総当たりチエツクの場合、個々の部品のす
べての部品間距離を各々演算し、演算結果に従つ
て重なりの有無を判定する。しかし、演算は部品
の大きさに依存し複雑であると共に、部品がN個
あるとすると、N×(N−1)/2回の演算が必
要であり、処理スピードが遅いという問題があ
る。
一方、ビツトマツプ方式によるチエツクの場
合、基板上の格子を、さらに分解能に対応するメ
ツシユに分解し、各メツシユに1ビツト割当て
て、部品が占める部分に「1」、空きの部分に
「0」を埋めて、重なりをチエツクする。これに
よると、処理は比較的単純であるが、座標間の分
解能を1/nにするためには、(n2×座標数)ビ
ツトの大きな作業エリアが必要となり、また作業
エリアが大きい分、処理スピードが遅いという問
題がある。
(C) 発明の目的と構成 本発明は、上記問題点の解決を図り、作業エリ
アを大きくしないで分解能を上げることができ、
かつ処理スピードの速い部品重なりチエツク処理
方式を提供することを目的としている。そのた
め、本発明の部品重なりチエツク処理方式は、部
品の特定点の位置付け可能な格子点が定められた
基板に部品を配置するにあたつて、上記基板に配
置される各部品の座標情報を入力し、データ処理
装置により各部品の重なりをチエツクする部品重
なりチエツク処理方式において、上記基板の各格
子点対応に当該格子点に関連して配置される部品
が占めるサイズ情報が分解能を単位として格納さ
れる配置情報記憶領域と、配置される各部品の座
標を入力する配置情報入力部と、該配置情報入力
部による入力情報に従つて部品の占める4方向の
サイズ情報を上記配置情報記憶領域に設定する占
有情報展開部と、上記配置情報記憶領域に展開さ
れた情報に従つて隣接する各格子点に設定された
サイズ情報と格子点間の長さとの対比により部品
相互の重なりをチエツクする重なりチエツク部と
を備えたことを特徴としている。以下、図面を参
照しつつ、実施例に従つて説明する。
(D) 発明の実施例 第1図は本発明の一実施例構成、第2図は基板
と部品との配置関係を説明するための図、第3図
は各格子点対応に設定される配置情報の説明図、
第4図は本発明による部品重なりチエツクを説明
するための図を示す。
図中、1は入力データ、2は配置情報入力部、
3はボードライブラリ、4は配置情報記憶領域、
5は占有情報展開部、6は部品タイプライブラ
リ、7は重なりチエツク部、8は出力装置を表
す。
部品重なりをチエツクするために、入力データ
1として、例えば基板(ボード)の種類と、各部
品毎にそれが配置される座標と、部品のタイプ番
号と、ピン名と、部品の向き情報とが与えられ
る。基板と部品との関係は、例えば第2図図示の
如くになつており、基板上に2.54mm間隔で設けら
れた格子点G1〜G8のどれかに、部品Pのピン
11〜13が位置付けられるようになつている。
部品Pの縁は、各格子点の間を通ることになる
が、本実施例では、格子間隔2.54mmの16分の1の
分解能でもつて、部品の重なりをチエツクするも
のとする。
配置情報入力部2は、入力データ1を入力する
ものであつて、最初に基板の種類についての情報
を入力すると、ボードライブラリ3から、指定さ
れた基板についてのデータ、例えばX座標とY座
標の数を抽出する。ボードライブラリ3には、予
め、各基板の種類毎に、基板の座標数、即ち格子
点数が格納されている。配置情報入力部2は、基
板の座標数を得ると、その座標数のワード数分の
大きさを持つ配置情報記憶領域4を確保し、0ク
リアして初期設定する。なお、本実施例では、1
ワードが16ビツトであるものとする。
次に、配置情報入力部2は、配置される部品毎
の入力データである部品のタイプ番号、ピン名、
配置座標、部品の向き等の情報を、順次、占有情
報展開部5へ伝送する。タイプライブラリ6に
は、予め部品のタイプ番号に対応して、部品の形
状データが登録さている。占有情報展開部5は、
このタイプライブラリ6を検索し、配置される部
品の大きさ情報等を得て、次のように配置情報記
憶領域4に、占有情報を展開する。
配置情報記憶領域4は、前述のように1座標が
1ワード(16ビツト)に対応するように設けられ
ている。これを第3図イ図示の如く、4ビツト毎
に4分割する。そして、第3図ロに示されるよう
に、格子点Gからの部品幅について、左右上下の
4方向のデータH1,H2,V1,V2を各々の
分解能を単位として4ビツトで表し、その格子点
について部品が占める情報とする。なお、分解能
は、格子間隔の16分の1と仮定しているので、4
ビツトで表されることになる。もちろん他の条件
の場合には、それに対応してビツト長を適当に増
減させることができる。
各格子点について、第3図に示したサイズ情報
の設定が終わると、重なりチエツク部7が呼び出
される。重なりチエツク部7は、配置情報記憶領
域4を参照し、次のように部品相互の重なりをチ
エツクする。
例えば、第4図イ図示のように、部品P1,P
2,P3が配置されたとする。配置情報記憶領域
4上の各座標(x1,y3),(x2,y2),(x3,y2)
のサイズ情報は、第4図ロ図示のようになる。な
お、他の座標については、オール0である。重な
りチエツク部7は、上下左右または斜めに隣り合
う各座標について、それぞれ逆方向のサイズ情報
をたし合わせ、結果が16以下かどうかを判定す
る。特に斜めに位置する2つの座標については、
縦横のそれぞれの方向について、逆方向のサイズ
情報の和が16以下かどうかをチエツクし、縦横の
両方が16以上のとき重なると判定する。
第4図ロ図示の如く、座標(x1,y3)と(x2,
y2)とを比較するとき、これらの座標は斜めの
位置関係にある。従つて、格子点G1のH2と格
子点G2のH1との和、および格子点G1のV2
と格子点G2のV1との和が、どちらも16以上に
なるか否かをチエツクする。この例では、縦
(V)方向が16以下であるので重なりは生じない
と判定できる。格子点G2とG3とを観察すると
き、格子点G2のH2と格子点G3のH1との和
は、19であつて、16以上になつている。従つて、
部品P2と部品P3とは重なりが生じていること
になる。なお、和が丁度16であるときには、設計
仕様により、重なりが生じているとしてもよく、
生じていないとしてもよい。
第4図の例では、1つの部品が1つの格子点を
占めているだけであるが、実際には、1つの部品
が複数の格子点を占有することになる。この場
合、部品の周辺の格子点のみをチエツクすれば充
分である。また、内部の格子点のサイズ情報
(H1,H2,V1,V2)を、例えば(8,8,8,
8)として一律に扱うこともできる。
重なりチエツク部7は、チエツク結果を、ライ
ンプリンタやデイスプレイ装置等の出力装置8に
出力する。このチエツクは、部品データを1個入
力するごとに順次行つてもよく、また先にすべて
の部品データを入力し、後に一括してチエツクす
るようにしてもよい。
本発明は、人間が配置設計した部品の重なりチ
エツクに適用できると共に、プリント板の自動配
置設計システムにも適用することができる。
(E) 発明の効果 以上説明した如く、本発明によれば、少ない作
業エリアで部品の重なりをチエツクできると共
に、作業エリアが少ない分、処理スピードも高速
になる。例えば、基板の座標数が100×200であつ
て、分解能を1/16とすると、従来のビツトマツプ
方式による場合、1区画に16×16ビツト必要にな
るので、1ワードを16ビツトとして、作業エリア
が、 100×200×16×16÷16=320000(ワード) 必要になる。本発明によれば、1座標に1ワード
でよいので、 100×200=20000(ワード) の作業エリアで処理できる。
【図面の簡単な説明】
第1図は本発明の一実施例構成、第2図は基板
と部品との配置関係を説明するための図、第3図
は各格子点対応に設定される配置情報の説明図、
第4図は本発明による部品重なりチエツクを説明
するための図を示す。 図中、1は入力データ、2は配置情報入力部、
3はボードライブラリ、4は配置情報記憶領域、
5は占有情報展開部、6は部品タイプライブラ
リ、7は重なりチエツク部、8は出力装置を表
す。

Claims (1)

    【特許請求の範囲】
  1. 1 部品の特定点の位置付け可能な格子点が定め
    られた基板に部品を配置するにあたつて、上記基
    板に配置される各部品の座標情報を入力し、デー
    タ処理装置により各部品の重なりをチエツクする
    部品重なりチエツク処理方式において、上記基板
    の各格子点対応に当該格子点に関連して配置され
    る部品が占めるサイズ情報が分解能を単位として
    格納される配置情報記憶領域と、配置される各部
    品の座標を入力する配置情報入力部と、該配置情
    報入力部による入力情報に従つて部品の占める4
    方向のサイズ情報を上記配置情報記憶領域に設定
    する占有情報展開部と、上記配置情報記憶領域に
    展開された情報に従つて隣接する各格子点に設定
    されたサイズ情報と格子点間の長さとの対比によ
    り部品相互の重なりをチエツクする重なりチエツ
    ク部とを備えたことを特徴とする部品重なりチエ
    ツク処理方式。
JP59035805A 1984-02-27 1984-02-27 部品重なりチエツク処理方式 Granted JPS60180200A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59035805A JPS60180200A (ja) 1984-02-27 1984-02-27 部品重なりチエツク処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59035805A JPS60180200A (ja) 1984-02-27 1984-02-27 部品重なりチエツク処理方式

Publications (2)

Publication Number Publication Date
JPS60180200A JPS60180200A (ja) 1985-09-13
JPH0253824B2 true JPH0253824B2 (ja) 1990-11-19

Family

ID=12452134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59035805A Granted JPS60180200A (ja) 1984-02-27 1984-02-27 部品重なりチエツク処理方式

Country Status (1)

Country Link
JP (1) JPS60180200A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0619246B2 (ja) * 1986-10-24 1994-03-16 株式会社日立製作所 搭載部品検査方法
JP2585725B2 (ja) * 1988-06-24 1997-02-26 株式会社日立製作所 干渉チェック方法
JPH0823872B2 (ja) * 1990-05-01 1996-03-06 株式会社ピーエフユー データ処理装置によるプリント基板の接続データ作成方法
JP2531084B2 (ja) * 1993-04-12 1996-09-04 日本電気株式会社 部品間隙チェック装置
CN102428714B (zh) 2010-03-18 2015-08-19 松下电器产业株式会社 扬声器、助听器、耳机以及便携型终端装置

Also Published As

Publication number Publication date
JPS60180200A (ja) 1985-09-13

Similar Documents

Publication Publication Date Title
US4510616A (en) Design rule checking using serial neighborhood processors
US4441207A (en) Design rule checking using serial neighborhood processors
US4964057A (en) Block placement method
US5341310A (en) Wiring layout design method and system for integrated circuits
JPH0786883B2 (ja) 網図または諭理回路図自動生成方法およびそのシステム
KR100608117B1 (ko) 반도체 집적 회로의 노광 방법 및 노광 장치
JPH0750817B2 (ja) 配線相互接続構造体
Seiler A hardware assisted design rule check architecture
JPH0253824B2 (ja)
JP2005267302A (ja) 配線経路決定方法及びシステム
US6263477B1 (en) Layout information generating apparatus and method thereof
JP2829072B2 (ja) Lsi配線変更方法
JP2566788B2 (ja) プリント板の配線方式
US6760896B2 (en) Process layout of buffer modules in integrated circuits
JPH0644275B2 (ja) クリアランスチェック方式
JP2728473B2 (ja) 計算機支援設計装置
JP2803800B2 (ja) 半導体集積回路装置の配線方法
Kadis et al. Building block programs for the layout of printed circuit boards utilizing integrated circuit packs (DAPSYS V. 2)
JP3184123B2 (ja) Lsi配線装置
JPH0431148B2 (ja)
JP3095307B2 (ja) 電気部品自動配置装置及び電気部品の自動配置方法
JPH0785251B2 (ja) プリント基板cadシステム
JPH0476154B2 (ja)
JP2000181948A (ja) 階層図面設計装置
JPH02176975A (ja) プリント基板自動配線方法