JPH0644275B2 - クリアランスチェック方式 - Google Patents

クリアランスチェック方式

Info

Publication number
JPH0644275B2
JPH0644275B2 JP63182862A JP18286288A JPH0644275B2 JP H0644275 B2 JPH0644275 B2 JP H0644275B2 JP 63182862 A JP63182862 A JP 63182862A JP 18286288 A JP18286288 A JP 18286288A JP H0644275 B2 JPH0644275 B2 JP H0644275B2
Authority
JP
Japan
Prior art keywords
clearance
attribute
check
allowable
figures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63182862A
Other languages
English (en)
Other versions
JPH0232474A (ja
Inventor
教雄 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63182862A priority Critical patent/JPH0644275B2/ja
Publication of JPH0232474A publication Critical patent/JPH0232474A/ja
Publication of JPH0644275B2 publication Critical patent/JPH0644275B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクリアランスチェック(導体間間隙チェック)
方式に関し、特にLSI(Large Scale I
ntegrated circuit)やPWB(Pr
inted Wired Board)等における配線
パターンの実装設計の結果に対するクリアランスチェッ
ク方式に関する。
〔従来の技術〕
従来、この種のクリアランスチェック方式では、製造プ
ロセスにおける制限(導体間が短絡しないための制限)
を事前にチェックすることのみを目的としていたために
同一平面内における許容クリアランス値は1種類のみで
十分であり、この1種類の許容クリアランス値に基づい
てクリアランスチェックが行われていた(クリアランス
チェックの手法については、「論理装置のCAD(情報
処理学会,樹下行三編)」第3章第4節(52〜57ペー
ジ)等参照)。
〔発明が解決しようする課題〕
上述した従来のクリアランスチェック方式では、同一平
面内で扱える許容クリアランス値が1種類のみとなって
いるので、同一平面内の各図形(LSIやPWB上の導
体部分等)の電気的特性等の各種特性に関する属性を加
味した複数種類の許容クリアランス値に基づくクリアラ
ンスチェックを行うことができないという欠点がある
(従来は不要であったこのようなクリアランスチェック
がLSIやPWB等における高密度化および高速演算対
応化等の要請により必要性が生じたのに反し、従来のク
リアランスチェック方式ではその必要性に対応できなか
った)。
本発明の目的は、上述の点に鑑み、同一平面内において
も複数種類の許容クリアランス値に基づくクリアランス
チェックを行うことができるクリアランスチェック方式
を提供することにある。
〔課題を解決するための手段〕
本発明のクリアランスチェック方式は、図形間のクリア
ランスが許容クリアランス値以上に保たれているか否か
をチェックするクリアランスチェック方式において、各
図形の電気的特性等に関する属性を識別するための属性
番号を各図形の図形記述に対応させて格納する図形テー
ブルと、2つの図形の属性番号の組合せに対応させて当
該2つの図形間の許容クリアランス値を格納するクリア
ランステーブルと、2つの図形間のクリアランスチェッ
クが行われる際に前記図形テーブル内の当該2つの図形
中の各図形に付随する属性番号に基づき当該2つの図形
の属性番号を組合せを求めその属性番号の組合せに対応
する許容クリアランス値を前記クリアランステーブルに
基づき選択するクリアランス値選択手段とを有する。
〔作用〕
本発明のクリアランスチェック方式では、図形テーブル
が各図形の電気的特性等に関する属性を識別するための
属性番号を各図形の図形記述に対応させて格納し、クリ
アランステーブルが2つの図形の属性番号の組合せに対
応させて当該2つの図形間の許容クリアランス値を格納
し、クリアランス値選択手段が2つの図形間のクリアラ
ンスチェックが行われる際に図形テーブル内の当該2つ
の図形中の各図形に付随する属性番号に基づき当該2つ
の図形の属性番号の組合せを求めその属性番号の組合せ
に対応する許容クリアランス値をクリアランステーブル
に基づき選択する。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明のクリアランスチェック方式の一実施
例の構成を示すブロック図である。本実施例のクリアラ
ンスチェック方式は、クリアランス値選択手段1と、図
形テーブル2と、クリアランステーブル3と、クリアラ
ンスチェック手段4とを含んで構成されている。
第2図を参照すると、図形テーブル2は、各図形に対応
して、各図形の形状や位置(座標情報)等に関する情報
である図形記述を格納している図形記述エリア21と、各
図形の電気的特性等に関する属性(複数種類の特性の組
合せにより属性が決定される場合もある)を識別するた
めの属性番号を格納している属性番号格納エリア22とを
有している。
第3図を参照すると、クリアランステーブル3は、n
(正整数)行n列の2次元構造のテーブルであり、2つ
の図形の属性番号の組合せに対応してそれぞれ1種類の
許容クリアランス値Cij(1≦i≦n,1≦j≦n)
(Cijは属性番号がiの図形と属性番号がjの図形との
間の許容クリアランス値である)を格納している(許容
クリアランス値Cijと許容クリアランス値Cjiとは同一
の値である。したがって、i≠jの場合に許容クリアラ
ンス値CijおよびCjiのどちらか一方のみが格納されて
いるクリアランステーブル3の構成も可能である)。
次に、このように構成された本実施例のクリアランスチ
ェック方式の動作について説明する。なお、ここでは第
4図に示すクリアランスチェック対象の平面(LSIや
PWBに該当する)の一部分(属性番号が1〜3の図形
(LSIやPWBの導体部分に該当する)I〜IIIを含
む部分)に関するクリアランスチェックにおける動作に
ついて説明する。
属性番号が1である図形Iと属性番号が2である図形II
との間のクリアランスチェックが行われる場合には、ク
リアランス値選択手段1は以下に示す処理を行う。
まず、図形Iに対応する図形テーブル2内の属性番号格
納エリア22(図形記述エリア21に格納されている図形記
述中には図形Iを識別する情報が座標情報等の形式で記
憶されている。したがって、図形Iを示す図形記述エリ
ア21に対応する属性番号格納エリア22が、図形Iに対応
する属性番号格納エリア22として特定される)から図形
Iの属性番号の1を取得する。
同様に、図形IIに対応する図形テーブル2内の属性番号
格納エリア22から図形IIの属性番号の2を取得する。
次に、上述のようにして求められた2つの属性番号の組
合せに基づいて、クリアランステーブル3内の1行2列
目に存在する許容クリアランス値C12を選択して取得す
る。
さらに、このようにして選択された2つの図形Iおよび
II間の許容クリアランス値C12をクリアランスチェック
手段4に引き渡す。
クリアランスチェック手段4は、その許容クリアランス
値C12に基づくクリアランスチェックを開始する(クリ
アランスチェックの手法としては、領域分割法,スキャ
ン法およびスリット法等が存在する。「論理装置のCA
D(情報処理学会,樹下行三編)」第3章第4節(52〜
57ページ)等参照)。
図形Iと図形IIとの間のクリアランスチェックが終了す
ると、同様な手順で図形IIと図形IIIとの間のクリアラ
ンスチェックおよび図形IIIと図形Iとの間のクリアラ
ンスチェックが行われる。
これらのクリアランスチェックに際しては、それぞれの
クリアランスチェックにおけるクリアランスチェック手
段4の処理に先立って、クリアランス値選択手段1によ
る許容クリアランス値C23(属性番号が2の図形IIと属
性番号が3の図形IIIとの間の許容クリアランス値)お
よびC31(属性番号が3の図形IIIと属性番号が1の図
形Iとの間の許容クリアランス値)の選択が図形テーブ
ル2およびクリアランステーブル3に基づいて行われ
る。
〔発明の効果〕
以上説明したように本発明は、図形テーブル,クリアラ
ンステーブルおよびクリアランス値選択手段を設け、2
つの図形間のクリアランスチェックを行う際に当該2つ
の図形の属性番号(図形毎に属性番号を付しておく)の
組合せに基づいて許容クリアランス値の選択を行うこと
により、同一平面内においても複数種類の許容クリアラ
ンス値に基づくクリアランスチェックを行うことができ
るという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、 第2図は第1図中の図形テーブルの構成を示す図、 第3図は第1図中のクリアランステーブルの構成を示す
図、 第4図は第1図に示すクリアランスチェック方式のクリ
アランスチェック対象の平面の一部分の一例を示す図で
ある。 図において、 1……クリアランス値選択手段、 2……図形テーブル、 3……クリアランステーブル、 4……クリアランスチェック手段、 21……図形記述エリア、 22……属性番号格納エリアである。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】図形間のクリアランスが許容クリアランス
    値以上に保たれているか否かをチェックするクリアラン
    スチェック方式において、 各図形の電気的特性等に関する属性を識別するための属
    性番号を各図形の図形記述に対応させて格納する図形テ
    ーブルと、 2つの図形の属性番号の組合せに対応させて当該2つの
    図形間の許容クリアランス値を格納するクリアランステ
    ーブルと、 2つの図形間のクリアランスチェックが行われる際に前
    記図形テーブル内の当該2つの図形中の各図形に付随す
    る属性番号に基づき当該2つの図形の属性番号の組合せ
    を求めその属性番号の組合せに対応する許容クリアラン
    ス値を前記クリアランステーブルに基づき選択するクリ
    アランス値選択手段と を有することを特徴とするクリアランスチェック方式。
JP63182862A 1988-07-22 1988-07-22 クリアランスチェック方式 Expired - Fee Related JPH0644275B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63182862A JPH0644275B2 (ja) 1988-07-22 1988-07-22 クリアランスチェック方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63182862A JPH0644275B2 (ja) 1988-07-22 1988-07-22 クリアランスチェック方式

Publications (2)

Publication Number Publication Date
JPH0232474A JPH0232474A (ja) 1990-02-02
JPH0644275B2 true JPH0644275B2 (ja) 1994-06-08

Family

ID=16125747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63182862A Expired - Fee Related JPH0644275B2 (ja) 1988-07-22 1988-07-22 クリアランスチェック方式

Country Status (1)

Country Link
JP (1) JPH0644275B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531084B2 (ja) * 1993-04-12 1996-09-04 日本電気株式会社 部品間隙チェック装置

Also Published As

Publication number Publication date
JPH0232474A (ja) 1990-02-02

Similar Documents

Publication Publication Date Title
US4964057A (en) Block placement method
US5341310A (en) Wiring layout design method and system for integrated circuits
US6789243B2 (en) Interactive floor planner apparatus for circuit blocks
JPH0644275B2 (ja) クリアランスチェック方式
US6532578B2 (en) Method of configuring integrated circuits using greedy algorithm for partitioning of N points in P isothetic rectangles
JPH0253824B2 (ja)
JP3097240B2 (ja) 複数線幅の配線方式
JP2953051B2 (ja) 導体パターン相互間のクリアランスをチェックする方法
JP3166847B2 (ja) プリント基板設計における配線収容性評価プログラムを記録した記録媒体および装置
JP3278600B2 (ja) 自動レイアウト方法及びその装置
JP2828007B2 (ja) プリント基板配線収容性評価方法及び装置
JPH0454676A (ja) Lsi機能セルのレイアウト方法及び装置
JPS63226774A (ja) 集積回路における自動配線方法
JP2906830B2 (ja) プリント板cadシステム
JP2536640B2 (ja) 配線処理方式
JP2782716B2 (ja) 配置改良方式
JP3003340B2 (ja) 基板cadシステム
JP3095308B2 (ja) 電気部品概略位置決定装置
JP3147055B2 (ja) 図形の検索方法、図形検索装置及び記録媒体
JP3095307B2 (ja) 電気部品自動配置装置及び電気部品の自動配置方法
JPH0785251B2 (ja) プリント基板cadシステム
JPH0696160A (ja) プリント回路基板の領域設定方法
JPH0563080A (ja) 半導体集積装置
JPH1166134A (ja) プリント配線基板設計開発支援システム
JPH02266546A (ja) 集積回路装置における集積回路素子の配置方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees