JPH02266546A - 集積回路装置における集積回路素子の配置方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンピュータを用いたミニカット法により
集積回路装ぎの集積回路素子を自動的に配置する方法に
関するものである。

〔従来の技術〕

第４図は従来のミニカット法による集積回路素子の配置
方法を示すフローチャートである。従来のミニカット法
による集積回路素子の配置方法は集積回路基板を分割す
るための垂直方向および水平方向の複数の線分（以下カ
ットラインと称す）を設定するステップ１と、処理中の
カットラインを示す変数１を初期化するステップ４と、
あらかじめ決められているカットラインによる分割の順
序のｉ番目のカットラインで集積回路基板を２つの領域
に分割するステップ２４と、配線時にカットラインと交
わる信号線の数が最小となるように、か、つ、カットラ
インのいずれ側の領域においても配置可能であるように
集積回路素子をカットラインのいずれ側かの領域に割り
付けるステップ６を有しており、ステップ７においてす
べてのカットラインについて処理を終えるまで変数ｉを
１増加するステップ８．及びステップ２４．６を繰り返
すようになっている。

第５図（ａ）〜（Ｃ）は上記従来方法の動作を説明する
ための図である。

第５図（ａ）において、９ａ〜９ｈは集積回路素子、１
０ａ〜１０ｆは信号線であり、信号線１０ａによって集
積回路素子９ａ、９ｂ、９ｃが、信号線１０ｂによって
集積回路素子９ｂ、９ｄが、信号線１０ｃによって集積
回路素子９ｂ、９ｅが、信号線１０ｄによって集積回路
素子９ｅ、９ｆが、信号Ｌ’Ａ　１０　ｅによって集積
回路素子９ｅ、９ｇが、信号線１０ｆによって集積回路
素子９ｆ、９ｈがそれぞれ接続される。ただし、配線は
まだ行われておらず、配線経路も決定していない。

一方、第５図（ｂ）、　（Ｃ）において、１１は集積回
路基板、１２ａ、１２ｂは集積回路素子９ａ〜９ｈを配
置するための領域、１３は配線を行うための格子、１４
ａ〜１４ｄはカットライン、２５ａ〜２５ｃは配線格子
だけでは配線できない箇所を示す。

次に第４図、第５図を参照しながら動作について説明す
る。

なお、カットライン１４ａ〜１４ｄについては１４ａ、
１４ｂ、１４ｃ、１４ｄの順序で処理することがあらか
じめ決められているものとする。

また、簡単のために集積回路素子９ａ〜９ｈの端子の位
置は考慮しない。

先ず、最初に集積回路基板１１を分割するためのカット
ライン１４ａ〜１４ｄを設定する（第４図ステップ１）
、ここでは、第５図（ロ）のようにカットライン１４ａ
〜１４ｄによる分割で生じる領域に集積回路素子９ａ〜
９ｈが、それぞれ１個ずつ配置できるように設定した０
次に、あらかじめ決められている順序に従ってカットラ
イン１４ｄによる集積回路基板１１を分割する（第４図
ステップ２４）、この分割が終了した後、配線時にカッ
トライン１４ｄと交わる信号線の数が最小となるように
、かつ、カットライン１４ｄのいずれ側の領域でも配置
可能なように集積回路素子９ａ〜９ｈをいずれかの頭載
に割りつける（第４図ステップ６）、ここでは、集積回
路素子９ａ、９ｂ。

９ｃ、９ｄはカットライン１４ｄの上側の領域へ集積回
路素子９ｅ、９ｆ、９ｇ、９ｈはカットライン１４ｄの
下側の領域へ割りつける。第４図ステップ７．８によっ
て、残りのカットライン１４ａ〜１４ｃについても同様
の処理を行ない、第５図（Ｃ）のような配置結果を得る
。

〔発明が解決しようとする課題〕

従来方法は以上のようになされているが、カットライン
による分割の順序を無作為に１種類に固定しているため
、常に良い配置結果が得られない、上記の例のように固
定されている分割の順序が不適当な場合には、２５ａ〜
２５ｃのように配線できない箇所が発生するため、複数
回の配置のやり直しを必要とし、処理時間が増加する等
の問題点があった。

この発明は以上のような従来の問題点を解消するために
なされたもので、１回の実行で良質な配置結果を得るこ
とのできる集積回路装置における集積回路素子の配置方
法を得ることを目的としている。

〔課題を解決するための手段〕

この発明にかかる集積回路装置における集積回路素子の
配置方法は、カットラインによる分割の順序をあらかじ
め固定しておくことはせずに、集積回路基板内またはそ
の一部の領域を通り抜けることが可能な配線本数の見積
り値に基づいてカットラインによる分割の順序を自動決
定するようにしたものである。

またこの発明にかかる集積回路装置における集積回路素
子の配置方法は、分割の順序を用意せず、分割を行う毎
に配線本数の見積りをやり直すようにしたものである。

〔作用〕

第１の発明では、複数種類のカットラインによる分割の
順序を用意しておき、集積回路基板上を通り抜けること
が可能な垂直方向および水平方向の配線本数の見積り値
に基づいて、見積り値の少ない方向の配線の量が最小と
なるような分割の順序を選択するので、配線不能のない
良い配置結果が得られる。

第２の発明では、第１の発明のように分割の順序を用意
せず、分割を行う毎に配線本数の見積りをやり直すので
、より良い配置結果が得られる可能性が高い。

〔実施例〕

以下本発明の一実施例を図について説明する。

第１図はこの発明の一実施例による集積回路素子の配置
方法を示すフローチャートであり、１は集積回路基板を
分割するための垂直方向および水平方向の複数のカット
ラインを設定するステップ、２は集積回路素子を配置し
た後に、集積回路基板見積り値に応じてカットラインに
よる分割の順序を自動選択するステップ、４は処理中の
カットラインを示す変数ｉを初期化するステップ、５は
ステップ３で選択したカットラインによる分割の順序の
ｉ番目のカットラインで集積回路基板を２つの領域に分
割するステップ、６は配線時にカットラインと交わる信
号線の数が最小となるように、かつ、カットラインのい
ずれ側の領域も配置可能であるように各集積回路素子を
カットラインのいずれ側かの領域に割りつけるステップ
、７はｉの示す値がステップ１で設定したカットライン
の本数となったかどうかを判定し、ｉの値を１増加す！ るステップ８とともに嚇カットラインについてステップ
５，６を繰り返すステップである。

第２図（ａ）〜（Ｃ）はこの方法の動作を説明するため
の図であり、各部は第５図の従来例と同一であるので説
明は省略する。

第３図は第２の発明の１実施例を示す図であり、１５ａ
、１５ｂは集積回路基板を１個のブロックとし、これに
すべての集積回路素子を割りつけた後にレベルを１とす
るブロックの初期設定のステップ、１５ｃは処理を行う
ブロックのレベルを示す変数ｊの初期設定のステップ、
１６はレベルｊのブロックを１個選択するステップ、１
７はステップ１６で選択されたブロックに割りつけられ
ている集積回路素子を配置した後に、ブロック内を垂直
方向および水平方向に通り抜けることが可能な配線本数
を見積るステップ、１８はステップ１７の見積り値に応
じて垂直方向および水平方向にブロックを分割するステ
ップ、１９はステップ１８のブロックの分割によって生
じた２つの領域に集積回路素子を割りつけるステップ、
２０はステップ１９で生じた領域をブロックとし、その
ブロックのレベルをｉ＋１とするステップであり、ステ
ップ２１．２２において、各ブロックに割りつけられた
集積回路素子が１個以下になるまで、ステップ１６．１
７．１８，１９．２０を繰り返すようになっている。

次に第１図、第２図を参照しながら動作について説明す
る。

従来例と同様に、第２図（ａ）に示した回路を第２図（
ｂ）に示した集積回路基板１１上の配置領域１２ａ、１
２ｂに配置するものとする。

また、カットラインによる分割の順序は、垂直方向のカ
ットラインによる分割を終了した後に水平方向のカット
ラインによる分割を行うものと、水平方向のカットライ
ンによる分割を終了した後に垂直方向のカットラインに
よる分割を行うものの２種類があるものとする。

先ず最初に、従来例と同様に、集積回路基板１１を分割
するためのカットライン１４ａ〜１４ｄを設定する（第
１図ステップ１）。次に、集積回路素子９ａ〜９ｈを配
置した後に集積回路基板１１上を通り抜けることが可能
な配線本数を見積る（第１図ステップ２）、ここでは集
積回路素子９ａ〜９ｈをすべて配置した後でも、配線の
ための格子１３は変化しないので、垂直方向に通り抜け
ることが可能な配線本数の見積り値は１２本、水平方向
に通り抜けることが可能な配線本数の見積り値は１本で
ある。水平方向に通り抜けることが可能な配線本数の見
積り値が垂直方向に比べて少ないので、第１図のステッ
プ３では水平方向の配線の数が少なくなるように、垂直
方向のカットラインによる分割を終了した後に水平方向
の分割を行うという順序を選択する。即ち、カットライ
ン１４ａ、４１ｂ、１４ｃ、１４ｄの順に分割を行なう
。

分割の順序が決定したので、これに従い、カットライン
１４ａによる分割を行ない（第１図ステップ５）、分割
によって生じた２つの領域に集積回路素子９ａ〜９ｈを
割りつける（第１図ステップ６）、ステップ５．ステッ
プ６における処理内容は従来例と同様である。ここでは
、集積回路素子９ａ〜９ｄはカットライン１４ａの左側
の領域に、集積回路素子９８〜９ｈはカットライン１４
ａの右側の領域に割りつける。残りのカットライン１４
ｂ、１４ｃ、１４ｄについても同様に、ステップ５．ス
テップ６を繰り返しく第１図ステップ７．８）、第５図
（Ｃ）に示すように配線できない箇所のない配置結果を
得る。

なお、以上の説明では集積回路基板１１全体についての
見積り値に基づいてカットラインによる分割順序を決定
しているが、個々の分割を行なう前に分割の対象とする
領域毎に垂直方向および水平方向に通り抜けることが可
能な配線本数を見積ることによって、より正確な見積り
値に基づいた分割順序の決定が可能である。

即ち、第２の発明においては、集積回路基板１１または
これを分割することによって生じた領域からなるブロッ
ク毎に、垂直方向および水平方向に通り抜けることが可
能な配線本数を見積り（第３図ステップ１７）、この見
積り値の小さい方の方向と直交する方向のカットライン
で分割する（第３図ステップ１８）という処理を繰り返
して集積回路素子の配置を決定するため、細かな配置位
可能性が高いものである。

〔発明の効果〕

以上のように、この発明によれば、集積回路基板又はそ
の一部の領域を垂直方向および水平方向に通り抜けるこ
とが可能な配線本数を見積もり、この見積り値に応じて
適したカットラインによる分割の順序を選択するように
したので、配線不良のない良い配置結果が得られる効果
がある。

【図面の簡単な説明】

第１図は第１の発明の一実施例による集積回路素子のｆ
’ｌｉｌ！置方法のフローチャート図、第２図（ａ）〜
（Ｃ）は上記実施例による配置過程を示す図、第３図は
第２の発明の一実施例による集積回路素子の配置方法の
フローチャート図、第４図は従来の方法を示すフローチ
ャート図、第５図は従来の方法による配置過程を示す図
である。 ９ａ〜９ｈは集積回路素子、１０ａ　〜１０ｆは信号線
、１１は集積回路基板、１２ａ、１２ｂは配置領域、１
３は配線格子、１４ａ〜１４ｄはカットライン、２５ａ
〜２５ｃは配線出来ない箇所である。 なお図中同一符号は同−又は同一部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）複数の集積回路素子を集積回路基板上に配置した
   後、集積回路基板上の配線が通過可能な領域を利用して
   各集積回路素子間を配線することにより構成される集積
   回路装置における集積回路素子の配置方法において、 上記集積回路基板を分割するための垂直方向および水平
   方向の複数の線分を設定する第１のステップと、 すべての集積回路素子を配置した後に上記集積回路基板
   上を垂直方向及び水平方向に通り抜けることが可能な配
   線方向を見積る第２のステップと、垂直方向および水平
   方向に通り抜けることが可能な配線本数の上記見積り値
   に基づいて、予め用意されている複数種類の上記線分に
   よる分割の順序の中から１種類の順序を選択する第３の
   ステップと、 選択した順序に従って上記線分の中から１本を選び、こ
   の線分で上記集積回路基板を２つの領域に分割する第４
   のステップと、 配線時に上記第４のステップで選んだ線分と交わる信号
   線の数が最小となるように、かつ、第４のステップで生
   じた２つの領域ともに配置可能であるように上記各集積
   回路素子をいずれかの領域に割りつける第５のステップ
   と、 上記第１のステップで設定したすべての線分による分割
   を終了するまで上記第４のステップと第５のステップを
   繰り返す第６のステップとを備えたことを特徴とする集
   積回路装置における集積回路素子の配置方法。
2. （２）複数の集積回路素子を集積回路基板上に配置した
   後、各集積回路素子間を配線して構成される集積回路装
   置における集積回路素子の配置方法において、 上記集積回路基板全体又は集積回路基板の一部の領域か
   らなるブロックに割りつけられている上記集積回路素子
   を該ブロック内に配置した後に該各ブロックを垂直方向
   および水平方向に通り抜けることが可能な配線本数を見
   積るステップと、ブロック内を通り抜けることが可能な
   垂直方向及び水平方向の配線本数の上記見積り値に基づ
   いて、該ブロックを垂直方向又は水平方向の線分によっ
   て分割して２つの新しいブロックを生成するステップと
   、 前ステップで分割したブロックに割りつけられていた各
   集積回路素子を、配線時に上記線分と交わる信号線の数
   が最小となるように、かつ、２つの新しいブロックとも
   に配置可能であるように２つのブロックのいずれかへ割
   りつけるステップと、存在する各ブロックに割りつけら
   れている集積回路素子が１個以下となるまで上記各ステ
   ップを繰り返すステップとを備えたことを特徴とする集
   積回路装置における集積回路素子の配置方法。