JPH0443665A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 半導体装置及びその製造方法に関し、 半導体装置に配線処理を行って実際に回路を構成する際
、配線の未結線の発生を低減するこ乏ができる半導体装
置、及びその製造方法を提供することを目的とし、 基板上に多数のベーシックセルを配置した半導体装置に
おいて、配線が集中する箇所のセル配置密度を低くし、
配線が集中しない箇所のセル配置密度を高くした。

し産業上の利用分野］ 本発明は半導体装置及びその製造方法に関するものであ
る。

シーオブゲー）　（ＳＯＧ）のような大規模ＬＳＩのレ
イアウトにおいては、セル配置の高精度な見積もりや、
最適な配置割り例けが不可欠である。

［従来の技術］ 従来、ＳＯＧのような大規模ＬＳＩのレイアウトを行う
場合、基板上の領域を縦横に分割して複数のセル配置領
域を形成し、各セル配置領域に対してベーシックセルを
均一に配置していた。

［発明が解決しようとする課題］ しかしながら、上記従来の方法で形成されたＳＯＧでは
、各セル配置領域に対してベーシックセルが均一に配置
されているので、配線処理において配線が集中する箇所
で配線の未結線が生じ易いという問題点があった。

本発明は上記問題点を解決するためになされたものであ
って、その目的は半導体装置に配線処理を行って実際に
回路を構成する際、配線の未結線の発生を低減すること
ができる半導体装置、及びその製造方法を提供すること
にある。

［課題を解決するための手段］ 本発明は上記目的を達成するため、基板上に多数のベー
シックセルを配置した半導体装置において、配線が集中
する箇所のセル配置密度を低くし、配線が集中しない箇
所のセル配置密度を高くした。

又、本発明では基板の中央部のセル配置密度を低くし、
基板の周辺部のセル配置密度を高くした。

本発明では上記半導体装置を製造するため、まず、基板
上の領域を縦横に分割して複数のセル配置領域を形成し
、各セル配置領域に対して配線混雑度に基づいてベーシ
ックセルの配置割合を設定する。そして、各セル配置領
域には基板上に配置する全セル数に基づいてその配置割
合に応じた数のベーシックセルを割り付け配置する。

又、本発明では、セル配置領域に対するベーシックセル
の配置割合を、基板の中央部のセル配置領域では低く設
定し、基板の周辺部のセル配置領域では高く設定した。

［作用］ 配線か集中する箇所のセル配置密度を低くし、配線が集
中しない箇所のセル配置密度を高くしたことにより、配
線処理における配線の未結線の発生が低減される。

［実施例］ 以下、本発明の製造方法をＳＯＧにおけるセルの割り付
け配置に具体化した一実施例を図面に従って説明する。

第１図は一実施例において基板の一部をマトリクス状の
セル配置領域に分割した状態を示す図、第２図は各セル
配置領域に対して配置割合を設定した状態を示す図、第
３図は基板全体に対してベーシックセルの配置領域を決
定した状態を示す図、第４図は基板全体に対するベーシ
ックセルの配置結果を示す図、第５図は一実施例におけ
る割り付け配置を説明するためのフローチャートである
。

第１図は基板ｌの一部を示し、まず、基板１の領域をベ
ーシックセル単位で縦横に分割して多数のセル配置領域
２をマトリクス状に形成する。

次に、第２図に示すように、各セル配置領域２に対し、
回路設計データにおける配線混雑度等により求めたベー
シックセルの配置割合を百分率にて設定する。本実施例
ではこの配置割合を、基板１の中央部のセル配置領域２
では低く、基板１の周辺部のセル配置領域２では高く設
定ｊ７ている。

この後、互いに隣接するセル配置領域２であって、ベー
シックセルの配置割合が異なる一対のセル配置領域に着
目し、両セル配置領域２の境界において基板ｌ上に破線
で示す分割ラインＤ　Ｌを仮定する。

そして、この分割ラインＤ　Ｌの両側において各セル配
置領域２の配置割合の合計を求め、同分割ラインＤＬを
仮定した領域に配置すべきセル数に基づいて、両合計の
比率に応じた数のベーシックセルを分割ラインＤＩ−の
両側の領域に振り分ける。

例えば、第２図では分割ラインＤ　Ｌの左側におけるセ
ル配置領域２の数は１２であり、その配置割合の合計は
１２００パーセントとなり、又、分割ラインＤ　Ｌの右
側におけるセル配置領域２の数は２４であり、その配置
割合の合計は１２００パーセントとなる。従って、第２
図に示す３６のセル配置領域２に対して例えば、１２ベ
ーシツクセルを振り分けるとすると、分割ラインＤ　Ｌ
の左右両側の領域にはそれぞれ６ベーシツクセルが振り
分けられる。これにより、ベーシックセルの配置密度の
操作を容易に行うことができる。

第３図はセルの配置領域と配線領域とを分けてレイアウ
トを行った場合を示し、上記第１．　２図の処理を基板
１の全体に対して行ってベーシックセルの配置領域を決
定したものである。この配置領域の決定結果において基
板１の空白領域３は配置割合を０とし、斜線領域４は配
置割合を低（設定し、又、メツシュ領域５は配置割合を
高く設定している。

そして、第３図の配置領域の決定結果に基づいてベーシ
ックセルの配置処理を行うと、第４図に示すように基板
１全体に対するベーシックセル６の配置を得ることがで
きる。この配置結果では、基板ｌの中央部のセル配置密
度が低く、周辺部のセル配置密度が高くなっているので
、基板１の全体の使用率を低下させずに、基板１の中央
部に十分な配線領域を確保することができる。

従って、セル配置処理の後における配線処理において、
基板１の中央部には十分な配線領域が確保されているた
め、配線の未結線の発生を低減することができる。

［発明の効果］ 以上詳述したように、本発明によれば半導体装置に配線
処理を行って実際に回路を構成する際、配線の未結線の
発生を低減することができる優れた効果がある。

【図面の簡単な説明】

第１図は一実施例において基板の一部をマトリクス状の
セル配置領域に分割した状態を示す図、第２図は各セル
配置領域に対して配置割合を設定した状態を示す図、 第３図は基板全体に対してベーシックセルの配置領域を
決定した状態を示す図、 第４図は基板全体に対するベーシックセルの配置結果を
示す図、 第５図は一実施例における割り付（プ装置を説明するだ
めのフローチャートチアル。 セル配置部ｔｉｌ［Ｌ分割した状！ｌを示す図図におい
て、 ｌは基板、 ２はセル配置領域、 ６はベーシックセルである。 設定した状ＩＩを示す図 第３図 基膜全体に対してベーシックセルの配雪領域奄決定した
状態を示す図基姫全′＃ｚ対するベーシックセルの配置
結果各示す図説鋼するためのフローチャート

Claims (1)

1. 【特許請求の範囲】 １、基板（１）上に多数のベーシックセル（６）を配置
   した半導体装置において、 配線が集中する箇所のセル配置密度を低くし、配線が集
   中しない箇所のセル配置密度を高くしたことを特徴とす
   る半導体装置。 ２、基板（１）の中央部のセル配置密度を低くし、基板
   （１）の周辺部のセル配置密度を高くしたことを特徴と
   する請求項１記載の半導体装置。 ３、基板（１）上の領域を縦横に分割して複数のセル配
   置領域（２）を形成し、各セル配置領域（２）に対して
   配線混雑度に基づいてベーシックセル（６）の配置割合
   を設定し、各セル配置領域（２）には基板（１）上に配
   置する全セル数に基づいてその配置割合に応じた数のベ
   ーシックセルを割り付け配置するようにしたことを特徴
   とする半導体装置の製造方法。 ４、基板の中央部のセル配置領域に対するベーシックセ
   ルの配置割合を低く設定し、基板の周辺部のセル配置領
   域に対するベーシックセルの配置割合を高く設定したこ
   とを特徴とする請求項３記載の半導体装置の製造方法。