JP2956271B2 - 集積回路設計方法 - Google Patents
集積回路設計方法Info
- Publication number
- JP2956271B2 JP2956271B2 JP3125575A JP12557591A JP2956271B2 JP 2956271 B2 JP2956271 B2 JP 2956271B2 JP 3125575 A JP3125575 A JP 3125575A JP 12557591 A JP12557591 A JP 12557591A JP 2956271 B2 JP2956271 B2 JP 2956271B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- area
- prohibited area
- wiring prohibited
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、集積回路に利用する。
特に、機能セルのライブラリ設計手段に関する。
特に、機能セルのライブラリ設計手段に関する。
【０００２】
【従来の技術】図２は従来の機能セルの設計方法を説明
するための模式的平面図である。従来、機能セルの設計
では、機能セル内の個々の配線パタンに対して配線どう
しの隣接許容間隔を満たさない領域を矩形に分割して配
線禁止領域とし、セルライブラリに出力している。機能
セル内の配線禁止領域に含まれない領域は機能セル間を
配線するときに配線領域として使用することができる。
するための模式的平面図である。従来、機能セルの設計
では、機能セル内の個々の配線パタンに対して配線どう
しの隣接許容間隔を満たさない領域を矩形に分割して配
線禁止領域とし、セルライブラリに出力している。機能
セル内の配線禁止領域に含まれない領域は機能セル間を
配線するときに配線領域として使用することができる。
【０００３】
【発明が解決しようとする課題】しかし、このような従
来の設計法では、個々の配線パタンに対して配線禁止を
発生するので機能セル内の配線パタンが複雑で数が多い
ほど配線禁止数が増加し、セルライブラリのファイル容
量が増大し、さらに自動レイアウト時の配線処理にも時
間がかかる欠点がある。
来の設計法では、個々の配線パタンに対して配線禁止を
発生するので機能セル内の配線パタンが複雑で数が多い
ほど配線禁止数が増加し、セルライブラリのファイル容
量が増大し、さらに自動レイアウト時の配線処理にも時
間がかかる欠点がある。
【０００４】本発明は、このような欠点を除去するもの
で、自動レイアウトにようする時間を短縮できる集積回
路設計方法を提供することを目的とする。
で、自動レイアウトにようする時間を短縮できる集積回
路設計方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、複数の機能セ
ルを配置し、この機能セルの各々を配線して所望の論理
機能を有する集積回路を設計するに際して、機能セル内
の個々の配線パタンに対して配線どうしの隣接許容間隔
を満たさない領域を矩形に分割した配線禁止領域を指定
する手順と、この指定された配線禁止領域を自動レイア
ウト用セルライブラリに登録する手順とを含む集積回路
設計方法において、前記機能セル内の配線禁止領域の複
数個を包含する新たな配線禁止領域を指定する手順と、
この新たな配線禁止領域内に包含される配線禁止領域を
削除して上記自動レイアウト用セルライブラリの登録す
る手順とを含むことを特徴とする。
ルを配置し、この機能セルの各々を配線して所望の論理
機能を有する集積回路を設計するに際して、機能セル内
の個々の配線パタンに対して配線どうしの隣接許容間隔
を満たさない領域を矩形に分割した配線禁止領域を指定
する手順と、この指定された配線禁止領域を自動レイア
ウト用セルライブラリに登録する手順とを含む集積回路
設計方法において、前記機能セル内の配線禁止領域の複
数個を包含する新たな配線禁止領域を指定する手順と、
この新たな配線禁止領域内に包含される配線禁止領域を
削除して上記自動レイアウト用セルライブラリの登録す
る手順とを含むことを特徴とする。
【０００６】
【作用】複数の配線禁止領域間の領域が配線領域として
殆ど使用できないと判断されるときに、この複数の配線
禁止領域を包含する新たな領域を配線禁止領域に指定す
る。これにより、配線禁止領域の個数を減らし、自動レ
イアウト用セルライブラリのファイル容量を減少する。
殆ど使用できないと判断されるときに、この複数の配線
禁止領域を包含する新たな領域を配線禁止領域に指定す
る。これにより、配線禁止領域の個数を減らし、自動レ
イアウト用セルライブラリのファイル容量を減少する。
【０００７】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１は本発明の処理の流れを示すフロー
チャートである。機能セルのアートワークパタンを入力
し（ステップＳ１）、個々の配線パタンに対して隣接許
容間隔を考慮しながら配線禁止領域１を算出する（ステ
ップＳ２）。指定された配線禁止領域２を入力し（ステ
ップＳ３）、配線禁止領域２に包含されている配線禁止
領域１を削除して（ステップＳ４）セルライブラリを出
力する（ステップＳ５）。
して説明する。図１は本発明の処理の流れを示すフロー
チャートである。機能セルのアートワークパタンを入力
し（ステップＳ１）、個々の配線パタンに対して隣接許
容間隔を考慮しながら配線禁止領域１を算出する（ステ
ップＳ２）。指定された配線禁止領域２を入力し（ステ
ップＳ３）、配線禁止領域２に包含されている配線禁止
領域１を削除して（ステップＳ４）セルライブラリを出
力する（ステップＳ５）。
【０００８】すなわち、この実施例は、図１に示すよう
に、複数の機能セルを配置し、この機能セルの各々を配
線して所望の論理機能を有する集積回路を設計するに際
して、機能セル内の個々の配線パタンに対して配線どう
しの隣接許容間隔を満たさない領域を矩形に分割した配
線禁止領域を指定する手順（ステップＳ１およびＳ２）
と、この指定された配線禁止領域を自動レイアウト用セ
ルライブラリに登録する手順（ステップＳ５）と、さら
に、前記機能セル内の配線禁止領域の複数個を包含する
新たな配線禁止領域を指定する手順（ステップＳ３）
と、この新たな配線禁止領域内に包含される配線禁止領
域を削除して上記自動レイアウト用セルライブラリの登
録する手順（ステップＳ４）とを含む。
に、複数の機能セルを配置し、この機能セルの各々を配
線して所望の論理機能を有する集積回路を設計するに際
して、機能セル内の個々の配線パタンに対して配線どう
しの隣接許容間隔を満たさない領域を矩形に分割した配
線禁止領域を指定する手順（ステップＳ１およびＳ２）
と、この指定された配線禁止領域を自動レイアウト用セ
ルライブラリに登録する手順（ステップＳ５）と、さら
に、前記機能セル内の配線禁止領域の複数個を包含する
新たな配線禁止領域を指定する手順（ステップＳ３）
と、この新たな配線禁止領域内に包含される配線禁止領
域を削除して上記自動レイアウト用セルライブラリの登
録する手順（ステップＳ４）とを含む。
【０００９】図２は従来の方法を、図３および図４は本
発明の第一実施例を説明する模式的平面図である。図２
は機能セル３の中の配線パタン４に対して隣接許容間隔
を満たさない領域を１３個の矩形に分割し、配線禁止領
域５を発生したレイアウト図である。機能セル３に対し
て配線禁止領域６が指定された場合に（図３）、配線禁
止領域６に包含される配線禁止領域７を削除する。図４
は配線禁止を削除した後のレイアウト図である。機能セ
ル３の中の配線禁止数は３個に削減されている。
発明の第一実施例を説明する模式的平面図である。図２
は機能セル３の中の配線パタン４に対して隣接許容間隔
を満たさない領域を１３個の矩形に分割し、配線禁止領
域５を発生したレイアウト図である。機能セル３に対し
て配線禁止領域６が指定された場合に（図３）、配線禁
止領域６に包含される配線禁止領域７を削除する。図４
は配線禁止を削除した後のレイアウト図である。機能セ
ル３の中の配線禁止数は３個に削減されている。
【００１０】図５および図６は本発明の第二実施例を説
明する図である。図５はメモリブロックの模式的平面図
である。一般的にメモリブロックの配線部分１０は非常
に混雑しているので、ブロック間の配線工程では配線領
域として殆ど使用することはできない。ところがメモリ
ブロック内の個々の配線部分に対して配線禁止を発生す
ると、配線禁止数は膨大な量になる。そこで、配線部分
を覆うような配線禁止領域１２を指定することにより配
線禁止数の削減を図ることができる。
明する図である。図５はメモリブロックの模式的平面図
である。一般的にメモリブロックの配線部分１０は非常
に混雑しているので、ブロック間の配線工程では配線領
域として殆ど使用することはできない。ところがメモリ
ブロック内の個々の配線部分に対して配線禁止を発生す
ると、配線禁止数は膨大な量になる。そこで、配線部分
を覆うような配線禁止領域１２を指定することにより配
線禁止数の削減を図ることができる。
【００１１】
【発明の効果】本発明は、以上説明したように、機能セ
ル内の配線禁止領域を包含するような配線禁止領域を指
定してその中の配線禁止領域を削除することにより、配
線禁止数を削減できる効果がある。さらに、配線禁止数
が削減されることにより、セルライブラリのファイル容
量を減少させることができ、また、自動レイアウトの配
線処理にかかる時間を短縮することができる効果があ
る。
ル内の配線禁止領域を包含するような配線禁止領域を指
定してその中の配線禁止領域を削除することにより、配
線禁止数を削減できる効果がある。さらに、配線禁止数
が削減されることにより、セルライブラリのファイル容
量を減少させることができ、また、自動レイアウトの配
線処理にかかる時間を短縮することができる効果があ
る。
【図１】本発明実施例の処理の流れを示すフローチャー
ト。
ト。
【図２】代表的配線パタンに対する従来例によるレイア
ウトを示す図。
ウトを示す図。
【図３】図２に対する本発明実施例によるレイアウトを
示す図。
示す図。
【図４】図３に示す方法による結果を示す図。
【図５】メモリブロックの模式的平面図。
【図６】図５に対する本発明実施例によるレイアウトを
示す図。
示す図。
３ 機能セル ４ 配線パタン ５、６、７、８ 配線禁止領域 ９ メモリブロック １０ 配線部分 １１ 端子 １２ 配線禁止領域
Claims (1)
- 【請求項１】 複数の機能セルを配置し、この機能セル
の各々を配線して所望の論理機能を有する集積回路を設
計するに際して、機能セル内の個々の配線パタンに対し
て配線どうしの隣接許容間隔を満たさない領域を矩形に
分割した配線禁止領域を指定する手順と、この指定され
た配線禁止領域を自動レイアウト用セルライブラリに登
録する手順とを含む集積回路設計方法において、前記機
能セル内の配線禁止領域の複数個を包含する新たな配線
禁止領域を指定する手順と、この新たな配線禁止領域内
に包含される配線禁止領域を削除して上記自動レイアウ
ト用セルライブラリの登録する手順とを含むことを特徴
とする集積回路設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3125575A JP2956271B2 (ja) | 1991-04-25 | 1991-04-25 | 集積回路設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3125575A JP2956271B2 (ja) | 1991-04-25 | 1991-04-25 | 集積回路設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04326551A JPH04326551A (ja) | 1992-11-16 |
| JP2956271B2 true JP2956271B2 (ja) | 1999-10-04 |
Family
ID=14913578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3125575A Expired - Fee Related JP2956271B2 (ja) | 1991-04-25 | 1991-04-25 | 集積回路設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2956271B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2833505B2 (ja) * | 1995-01-30 | 1998-12-09 | 日本電気株式会社 | 半導体集積回路の自動配線方法 |
-
1991
- 1991-04-25 JP JP3125575A patent/JP2956271B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04326551A (ja) | 1992-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2746762B2 (ja) | 半導体集積回路のレイアウト方法 | |
| US6463575B1 (en) | Cell-layout method in integrated circuit devices | |
| JP2956271B2 (ja) | 集積回路設計方法 | |
| US6780745B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| US6523160B2 (en) | Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JPS6231501B2 (ja) | ||
| JPH02140952A (ja) | 集積回路の電源配線方法 | |
| JPH063826B2 (ja) | スタンダ−ドセルの周辺ブロツク配置方法 | |
| JP3017181B1 (ja) | 半導体集積回路の配線方法 | |
| JPS62273751A (ja) | 集積回路 | |
| JPS63260150A (ja) | 集積回路の配置設計方法 | |
| JP3139400B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH01231346A (ja) | 集積回路の設計方法 | |
| JP2580982B2 (ja) | Ｌｓｉ電源配線レイアウトシステム | |
| JP2707568B2 (ja) | 配線処理方式 | |
| JPH09237840A (ja) | Ｌｓｉ装置及びその設計方法 | |
| JP2667274B2 (ja) | スタンダードセルチップの開発支援装置 | |
| JPS62140430A (ja) | 半導体集積回路の配線方法 | |
| JP2844945B2 (ja) | 集積回路のレイアウト設計方式 | |
| JPH0443665A (ja) | 半導体装置及びその製造方法 | |
| JPH05206269A (ja) | タイミング制約設定方法 | |
| JPH0563080A (ja) | 半導体集積装置 | |
| JPH0863493A (ja) | マスタースライス型半導体集積回路の自動配線設計方法 | |
| JPS62205642A (ja) | 電子回路の自動設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |