JPH063826B2 - スタンダ−ドセルの周辺ブロツク配置方法 - Google Patents
スタンダ−ドセルの周辺ブロツク配置方法Info
- Publication number
- JPH063826B2 JPH063826B2 JP60085818A JP8581885A JPH063826B2 JP H063826 B2 JPH063826 B2 JP H063826B2 JP 60085818 A JP60085818 A JP 60085818A JP 8581885 A JP8581885 A JP 8581885A JP H063826 B2 JPH063826 B2 JP H063826B2
- Authority
- JP
- Japan
- Prior art keywords
- peripheral
- peripheral blocks
- block
- blocks
- internal cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002093 peripheral effect Effects 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はカスタムICの一種であるスタンダードセルに関
し、特に周辺ブロック（入力専用バッファ、出力専用バ
ッファ、入出力兼用バッファ等の各種バッファ回路と一
個のボンディングパッドを組合せたブロック）配置方法
に関する。
し、特に周辺ブロック（入力専用バッファ、出力専用バ
ッファ、入出力兼用バッファ等の各種バッファ回路と一
個のボンディングパッドを組合せたブロック）配置方法
に関する。
従来、この種のスタンダードセルは、内部セル領域の配
置、配線を行った後、１種類の形状しかない周辺ブロッ
クを必要な数だけ適当に配置していた。
置、配線を行った後、１種類の形状しかない周辺ブロッ
クを必要な数だけ適当に配置していた。
上述した従来の周辺ブロックはその形状が１種類しかな
いので、第２図に示すように縦長の周辺のブロック２２
の場合、内部セル領域２１のある一辺に対して必要な周
辺ブロック数（＝入出力ピン数）が少ないときは、図示
するように周辺ブロック２２の間の空領域２３が増大す
るので、全体のチップサイズが大きくなるという欠点が
あり、逆に第３図に示すように横長の周辺ブロック３３
しかない場合、内部セル領域３１のある一辺に対して必
要とされる周辺ブロック数（入出力ピン数）が多いとき
は、図示するように周辺ブロックはその辺をはみ出して
配置しなければならなくなり、内部セル領域３１との間
に空領域３２を生じるのでやはり全体のチップサイズが
大きくなるという欠点がある。
いので、第２図に示すように縦長の周辺のブロック２２
の場合、内部セル領域２１のある一辺に対して必要な周
辺ブロック数（＝入出力ピン数）が少ないときは、図示
するように周辺ブロック２２の間の空領域２３が増大す
るので、全体のチップサイズが大きくなるという欠点が
あり、逆に第３図に示すように横長の周辺ブロック３３
しかない場合、内部セル領域３１のある一辺に対して必
要とされる周辺ブロック数（入出力ピン数）が多いとき
は、図示するように周辺ブロックはその辺をはみ出して
配置しなければならなくなり、内部セル領域３１との間
に空領域３２を生じるのでやはり全体のチップサイズが
大きくなるという欠点がある。
本発明の目的は、周辺ブロック間の空領域をなくして全
体のチップサイズを縮少できるスタンダードセルの周辺
ブロック配置方法を提供することである。
体のチップサイズを縮少できるスタンダードセルの周辺
ブロック配置方法を提供することである。
本発明のスタンダードセルの周辺ブロック配置方法は、
同一機能に対して寸法の異なる複数の周辺ブロックをラ
イブラリとして予め登録しておき内部セル領域の大きさ
と必要な周辺ブロック数に応じて最適な形状の周辺ブロ
ックをライブラリから選択して配置することを特徴とす
る。
同一機能に対して寸法の異なる複数の周辺ブロックをラ
イブラリとして予め登録しておき内部セル領域の大きさ
と必要な周辺ブロック数に応じて最適な形状の周辺ブロ
ックをライブラリから選択して配置することを特徴とす
る。
この配置方法によれば、周辺ブロックの間の余分な空領
域をなくし、従って全体のチップサイズの縮少化を図る
ことができる。
域をなくし、従って全体のチップサイズの縮少化を図る
ことができる。
図面を参照して本発明の実施例について説明する。
第１図は本発明のスタンダードセルの周辺ブロック配置
方法によるスタンダードセルのチップレイアウト一実施
例の平面図である。
方法によるスタンダードセルのチップレイアウト一実施
例の平面図である。
内部セル領域１１の辺Ｘ１，Ｙ１は周辺ブロック数（＝
入出力ピン数）を多く必要とするので縦長のブロック１
２が選択され、辺Ｘ２，Ｙ２は必要とする周辺ブロック
数（＝入出力ピン数）が少ないので横長のブロック１３
が選択されて配置されている。したがって、空領域がな
くなり、全体のチップサイズが縮小化されている。
入出力ピン数）を多く必要とするので縦長のブロック１
２が選択され、辺Ｘ２，Ｙ２は必要とする周辺ブロック
数（＝入出力ピン数）が少ないので横長のブロック１３
が選択されて配置されている。したがって、空領域がな
くなり、全体のチップサイズが縮小化されている。
なお、必要に応じて縦長ブロック１２と横長ブロック１
３の間に適当なステップで数種類の形状の周辺ブロック
を予め用意しておき、内部セル領域の大きさの変化と周
辺ブロック数の変化に応じて最適に選択すれば、さらに
チップの縮少化が可能になる。〔発明の効果〕 以上説明したように本発明は、スタンダードセルの周辺
ブロックとして２種類（縦長、横長）以上の形状をあら
かじめ用意してライブラリに登録しておき、内部セル領
域の大きさと必要な周辺ブロック数に応じて最適に選
択、配置することにより、周辺ブロック間の空領域をな
くしてチップサイズを縮少化できる効果がある。
３の間に適当なステップで数種類の形状の周辺ブロック
を予め用意しておき、内部セル領域の大きさの変化と周
辺ブロック数の変化に応じて最適に選択すれば、さらに
チップの縮少化が可能になる。〔発明の効果〕 以上説明したように本発明は、スタンダードセルの周辺
ブロックとして２種類（縦長、横長）以上の形状をあら
かじめ用意してライブラリに登録しておき、内部セル領
域の大きさと必要な周辺ブロック数に応じて最適に選
択、配置することにより、周辺ブロック間の空領域をな
くしてチップサイズを縮少化できる効果がある。
また、本発明は周辺ブロックをライブラリとして予め登
録しておくので既存のコンピュータによる自動配置配線
法に容易に適用することができ、人手による配置方法に
比して大幅な設計時間の短縮ができる効果がある。
録しておくので既存のコンピュータによる自動配置配線
法に容易に適用することができ、人手による配置方法に
比して大幅な設計時間の短縮ができる効果がある。
第１図は本発明のスタンダードセルの周辺ブロック配置
方法の一実施例の平面図，第２図，第３図はチップレイ
アウトの従来例の平面図である。 １１……内部セル領域， １２……縦長周辺ブロック， １３……横長周辺ブロック。
方法の一実施例の平面図，第２図，第３図はチップレイ
アウトの従来例の平面図である。 １１……内部セル領域， １２……縦長周辺ブロック， １３……横長周辺ブロック。
Claims (1)
- 【請求項１】同一の機能を有し、縦と横の寸法がそれぞ
れ異なる横長の周辺ブロックと縦長の周辺ブロックとを
ライブラリとして登録しておき、内部セル領域の周りに
周辺ブロックを配置するに際し、前記内部セル領域の辺
のうち、必要な周辺ブロック数の少ない辺には前記横長
の周辺ブロックを選択し、必要な周辺ブロックの多い辺
には前記縦長の周辺ブロックを選択してそれぞれ配置し
て、周辺ブロックの間の余分な空き領域をなくしたこと
を特徴とするスタンダードセルの周辺ブロック配置方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085818A JPH063826B2 (ja) | 1985-04-22 | 1985-04-22 | スタンダ−ドセルの周辺ブロツク配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085818A JPH063826B2 (ja) | 1985-04-22 | 1985-04-22 | スタンダ−ドセルの周辺ブロツク配置方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61244046A JPS61244046A (ja) | 1986-10-30 |
| JPH063826B2 true JPH063826B2 (ja) | 1994-01-12 |
Family
ID=13869436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60085818A Expired - Fee Related JPH063826B2 (ja) | 1985-04-22 | 1985-04-22 | スタンダ−ドセルの周辺ブロツク配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063826B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2901001B2 (ja) * | 1987-12-04 | 1999-06-02 | ローム 株式会社 | Ｃａｄレイアウト方法 |
| US4988636A (en) * | 1990-01-29 | 1991-01-29 | International Business Machines Corporation | Method of making bit stack compatible input/output circuits |
| JP2667274B2 (ja) * | 1990-02-06 | 1997-10-27 | ローム株式会社 | スタンダードセルチップの開発支援装置 |
| JP5218466B2 (ja) * | 2010-04-12 | 2013-06-26 | 富士通セミコンダクター株式会社 | 半導体集積回路の配線レイアウト方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5759352A (en) * | 1980-09-26 | 1982-04-09 | Fujitsu Ltd | Manufacture of integrated circuit |
| US4568961A (en) * | 1983-03-11 | 1986-02-04 | Rca Corporation | Variable geometry automated universal array |
-
1985
- 1985-04-22 JP JP60085818A patent/JPH063826B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61244046A (ja) | 1986-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003832B1 (ko) | 반도체 집적회로장치의 배선방법 | |
| JP2668981B2 (ja) | 半導体集積回路 | |
| JPS6344734A (ja) | 半導体装置 | |
| JPH0519989B2 (ja) | ||
| JPH063826B2 (ja) | スタンダ−ドセルの周辺ブロツク配置方法 | |
| JPH04256338A (ja) | 集積回路の自動レイアウト方式 | |
| JPS61114550A (ja) | 論理回路装置 | |
| JPS5887854A (ja) | マスタスライス方式ｌｓｉ基板 | |
| JP2956271B2 (ja) | 集積回路設計方法 | |
| JPS59117132A (ja) | マスタスライスｌｓｉ基板 | |
| JPS6231501B2 (ja) | ||
| JPS5935448A (ja) | マスタスライス集積回路装置 | |
| JPS62273751A (ja) | 集積回路 | |
| JPS61225845A (ja) | 半導体装置 | |
| JPS59167036A (ja) | 半導体集積回路 | |
| JPH0691157B2 (ja) | 半導体集積回路装置 | |
| JPH09172073A (ja) | 半導体集積回路の自動配置配線方法 | |
| KR100249717B1 (ko) | 고정 배선에 의해 기능 블록을 접속하는 게이트 어레이 시스템 및 그 래이아웃 방법 | |
| JPH0260148A (ja) | 半導体集積回路装置 | |
| JP2844945B2 (ja) | 集積回路のレイアウト設計方式 | |
| JPS63273332A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07176617A (ja) | 半導体集積回路装置及びその設計方法 | |
| JPH0563080A (ja) | 半導体集積装置 | |
| JPS58122749A (ja) | 半導体装置 | |
| JPH0461359A (ja) | １／０パッドセルの配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |