JPH09172073A - 半導体集積回路の自動配置配線方法 - Google Patents
半導体集積回路の自動配置配線方法Info
- Publication number
- JPH09172073A JPH09172073A JP33005395A JP33005395A JPH09172073A JP H09172073 A JPH09172073 A JP H09172073A JP 33005395 A JP33005395 A JP 33005395A JP 33005395 A JP33005395 A JP 33005395A JP H09172073 A JPH09172073 A JP H09172073A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- integrated circuit
- semiconductor integrated
- crosstalk noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 配置配線時の工夫により、チップの使用効率
を低下させることなく、同層配線間容量を小さくして、
クロストークノイズを低減させる。 【解決手段】 クロストークノイズの生じ易い配線３４
は、通常の配線３１、３２、３３、３５、３６の代わり
に３グリッド分以上の幅を持つ太い配線を施し、全配線
終了後に、太い配線を、その中央部を通る、通常の１グ
リッド分の配線に置き換える。
を低下させることなく、同層配線間容量を小さくして、
クロストークノイズを低減させる。 【解決手段】 クロストークノイズの生じ易い配線３４
は、通常の配線３１、３２、３３、３５、３６の代わり
に３グリッド分以上の幅を持つ太い配線を施し、全配線
終了後に、太い配線を、その中央部を通る、通常の１グ
リッド分の配線に置き換える。
Description
【０００１】
【発明の属する技術分野】本発明は、自動配置配線ツー
ルを用いて半導体集積回路の配置配線を行う際に用いる
のに好適な、同層配線間容量を小さくして、クロストー
クノイズを低減させることが可能な、半導体集積回路の
自動配置配線方法に関するものである。
ルを用いて半導体集積回路の配置配線を行う際に用いる
のに好適な、同層配線間容量を小さくして、クロストー
クノイズを低減させることが可能な、半導体集積回路の
自動配置配線方法に関するものである。
【０００２】
【従来の技術】配線間の寄生容量を通して、一方の配線
の信号の変化が他方の配線の電位を変化させることによ
って生じる配線間のクロストークノイズの増大は、大規
模集積回路（ＬＳＩ）の誤動作の原因の１つで、高速動
作が必要とされる場合には、特に問題となる。
の信号の変化が他方の配線の電位を変化させることによ
って生じる配線間のクロストークノイズの増大は、大規
模集積回路（ＬＳＩ）の誤動作の原因の１つで、高速動
作が必要とされる場合には、特に問題となる。
【０００３】このクロストークノイズは、特に、長距離
にわたって隣接している同層配線間で生じ易く、例えば
ＬＳＩ内各所にクロック信号を分配するクロックツリー
は、常時オンオフしていることもあって、クロストーク
し易い。一般に、クロストークノイズの大きさは、図１
に示す如く、基板１０と配線１２間の容量をＣ0 、配線
間の容量をＣ1 とすると、Ｃ1 ／Ｃ0 にほぼ比例する。
にわたって隣接している同層配線間で生じ易く、例えば
ＬＳＩ内各所にクロック信号を分配するクロックツリー
は、常時オンオフしていることもあって、クロストーク
し易い。一般に、クロストークノイズの大きさは、図１
に示す如く、基板１０と配線１２間の容量をＣ0 、配線
間の容量をＣ1 とすると、Ｃ1 ／Ｃ0 にほぼ比例する。
【０００４】従って、クロストークノイズを低減するに
は、このＣ1 ／Ｃ0 の値を小さくすればよい。これを実
現する方法としては、 配線間隔を広くして、配線間の容量Ｃ1 を小さくす
る、 配線間に、信号が流れないダミーの信号線を追加し
て、配線間の容量Ｃ1 を小さくする（特開平４−１９６
４６２参照）、 配線１２の下側の基板１０を導電領域として電源に接
続し、基板と配線の間の容量Ｃ0 を大きくする（特開昭
６２−２８７６４３参照）、等の方法がある。
は、このＣ1 ／Ｃ0 の値を小さくすればよい。これを実
現する方法としては、 配線間隔を広くして、配線間の容量Ｃ1 を小さくす
る、 配線間に、信号が流れないダミーの信号線を追加し
て、配線間の容量Ｃ1 を小さくする（特開平４−１９６
４６２参照）、 配線１２の下側の基板１０を導電領域として電源に接
続し、基板と配線の間の容量Ｃ0 を大きくする（特開昭
６２−２８７６４３参照）、等の方法がある。
【０００５】このうち、及びの方法は配置配線時の
処理で対応できる。通常、配置配線は自動配置配線ツー
ルを用いて行われ、例えば図２に示す如く、マクロセル
２１〜２８間が自動配置配線ツールにより、例えばメタ
ル１層配線を使って配線される。この際、各配線３１〜
３６の位置は、グリッド単位で引かれ、各セル間配線
は、互いに隣接したグリッド上にされている。
処理で対応できる。通常、配置配線は自動配置配線ツー
ルを用いて行われ、例えば図２に示す如く、マクロセル
２１〜２８間が自動配置配線ツールにより、例えばメタ
ル１層配線を使って配線される。この際、各配線３１〜
３６の位置は、グリッド単位で引かれ、各セル間配線
は、互いに隣接したグリッド上にされている。
【０００６】
【発明が解決しようとする課題】図２のような配線で、
例えばマクロセル２３と２４を結ぶ配線３４と他の配線
の間のクロストークノイズが問題となる場合、の方法
で、チップ全面で一律に配線間隔を広くする場合、マク
ロセル２１〜２８の配置を図２と同じにすると、図３に
示す如く、配線の密なところ（マクロセル２１、２２、
２３とマクロセル２５の間）では、全ての配線を同じメ
タル１層で行うことができず、例えば配線３１と３３に
挟まれた配線３２を別層（図ではメタル２層）で行わな
ければならず、更に、配線間隔を広げる必要のない部分
（例えばセル２６、２７間の配線３５まで、配線間隔が
広げられるため、配線領域が平面的にも立体的にも大き
くなってしまうという問題点を有していた。
例えばマクロセル２３と２４を結ぶ配線３４と他の配線
の間のクロストークノイズが問題となる場合、の方法
で、チップ全面で一律に配線間隔を広くする場合、マク
ロセル２１〜２８の配置を図２と同じにすると、図３に
示す如く、配線の密なところ（マクロセル２１、２２、
２３とマクロセル２５の間）では、全ての配線を同じメ
タル１層で行うことができず、例えば配線３１と３３に
挟まれた配線３２を別層（図ではメタル２層）で行わな
ければならず、更に、配線間隔を広げる必要のない部分
（例えばセル２６、２７間の配線３５まで、配線間隔が
広げられるため、配線領域が平面的にも立体的にも大き
くなってしまうという問題点を有していた。
【０００７】又、の方法であっても、配線間に信号の
流れない余分なダミーの信号線を追加する必要があるた
め、ダミー信号線の分だけ、配線領域の面積が増大して
しまい、チップの使用効率が下がるという問題点を有し
ていた。
流れない余分なダミーの信号線を追加する必要があるた
め、ダミー信号線の分だけ、配線領域の面積が増大して
しまい、チップの使用効率が下がるという問題点を有し
ていた。
【０００８】又、の方法は、拡散層を作る段階での処
理であり、この段階では、メタル配線の位置が定まって
いないゲートアレイ方式の場合には適用できない。更
に、最下層のみに有効で、２層目以上での効果はない。
又、配置配線時には工夫できない等の問題点を有してい
た。
理であり、この段階では、メタル配線の位置が定まって
いないゲートアレイ方式の場合には適用できない。更
に、最下層のみに有効で、２層目以上での効果はない。
又、配置配線時には工夫できない等の問題点を有してい
た。
【０００９】本発明は、前記従来の問題点を解消するべ
くなされたもので、配置配線時の工夫で、チップの使用
効率を低下させることなく、同層配線間容量を小さくし
て、クロストークノイズを低減させることが可能な、半
導体集積回路の自動配置配線方法を提供することを目的
とする。
くなされたもので、配置配線時の工夫で、チップの使用
効率を低下させることなく、同層配線間容量を小さくし
て、クロストークノイズを低減させることが可能な、半
導体集積回路の自動配置配線方法を提供することを目的
とする。
【００１０】
【課題を解決するための手段】本発明は、自動配置配線
ツールを用いて半導体集積回路の配置配線を行う際に、
クロストークノイズの生じ易い配線は、通常の配線の代
わりに３グリッド分以上の幅を持つ太い配線を施し、全
配線終了後に、前記太い配線を、その中央部を通る通常
の１グリッド分の配線に置き換えることにより、前記課
題を解決したものである。
ツールを用いて半導体集積回路の配置配線を行う際に、
クロストークノイズの生じ易い配線は、通常の配線の代
わりに３グリッド分以上の幅を持つ太い配線を施し、全
配線終了後に、前記太い配線を、その中央部を通る通常
の１グリッド分の配線に置き換えることにより、前記課
題を解決したものである。
【００１１】本発明においては、自動配置配線ツールを
用いて、半導体集積回路の配置配線を行う際に、クロス
トークノイズの生じ易い配線と、そうでない配線の配線
方法を変えて配置配線を行う。これによって、全面にわ
たって配線間隔を広げた場合に比べて、チップの使用効
率が良い配置配線が可能になる。
用いて、半導体集積回路の配置配線を行う際に、クロス
トークノイズの生じ易い配線と、そうでない配線の配線
方法を変えて配置配線を行う。これによって、全面にわ
たって配線間隔を広げた場合に比べて、チップの使用効
率が良い配置配線が可能になる。
【００１２】クロストークノイズの生じ易い配線は、ク
ロック配線や、長距離にわたって隣接する同層の配線で
ある。従って、クロストークノイズを生じ難くするため
には、クロック配線や配線長の長い配線に隣接する配線
を行わなければよい。
ロック配線や、長距離にわたって隣接する同層の配線で
ある。従って、クロストークノイズを生じ難くするため
には、クロック配線や配線長の長い配線に隣接する配線
を行わなければよい。
【００１３】配線間隔は、接続するセル種、あるいは配
線長に応じて選択することができる。
線長に応じて選択することができる。
【００１４】
【発明の実施の形態】以下、図面を参照して、本発明の
実施形態を詳細に説明する。
実施形態を詳細に説明する。
【００１５】本実施形態においては、自動配置配線の際
に、図４に示す如く、まずステップ１００で、クロスト
ークノイズの生じ易い配線に、通常の配線の代わりに３
グリッド分の幅を持つ配線を施す。図２及び図３と同様
に、マクロセル２２−２４間を結ぶ配線３４がクロスト
ークノイズの生じ易い配線である場合の、太く配線した
例を図５に示す。
に、図４に示す如く、まずステップ１００で、クロスト
ークノイズの生じ易い配線に、通常の配線の代わりに３
グリッド分の幅を持つ配線を施す。図２及び図３と同様
に、マクロセル２２−２４間を結ぶ配線３４がクロスト
ークノイズの生じ易い配線である場合の、太く配線した
例を図５に示す。
【００１６】次いで、ステップ１１０に進み、図６に示
す如く、通常の配線３１、３２、３３、３５、３６を、
１グリッド分の幅で配線する。
す如く、通常の配線３１、３２、３３、３５、３６を、
１グリッド分の幅で配線する。
【００１７】次いでステップ１２０に進み、全配線が終
了している場合には、ステップ１３０で、３グリッド分
の太い配線を、その中央部を通る１グリッド分の配線に
置き換えることによって、図７に示す如く、最終的な配
線を行う。
了している場合には、ステップ１３０で、３グリッド分
の太い配線を、その中央部を通る１グリッド分の配線に
置き換えることによって、図７に示す如く、最終的な配
線を行う。
【００１８】本実施例においては、クロストークノイズ
の生じ易い配線に３グリッブ分の幅を持たせているの
で、この太い配線を、その中央部を通る１グリッド分の
配線に置き換える際に、中央位置のグリッドを取ること
により、両側に１グリッド分ずつの幅を取ることができ
る。なお、クロストークノイズの生じ易い配線を行う際
の幅は、３グリッドに限定されず、４グリッド分以上で
あってもよい。偶数グリッド分の幅をとった場合には、
中央位置でなく、少しずれた位置を配線が通ることにな
るが、両側に１グリッド分以上の幅が確保されるので問
題はない。
の生じ易い配線に３グリッブ分の幅を持たせているの
で、この太い配線を、その中央部を通る１グリッド分の
配線に置き換える際に、中央位置のグリッドを取ること
により、両側に１グリッド分ずつの幅を取ることができ
る。なお、クロストークノイズの生じ易い配線を行う際
の幅は、３グリッドに限定されず、４グリッド分以上で
あってもよい。偶数グリッド分の幅をとった場合には、
中央位置でなく、少しずれた位置を配線が通ることにな
るが、両側に１グリッド分以上の幅が確保されるので問
題はない。
【００１９】なお、クロストークノイズの生じ易い配線
としては、クロック配線を選択したり、配線長が所定値
以上の長い配線を自動的に選択したり、クロック等の特
定のセルにつながる配線を選択したり、あるいは、手動
で指定することが可能である。
としては、クロック配線を選択したり、配線長が所定値
以上の長い配線を自動的に選択したり、クロック等の特
定のセルにつながる配線を選択したり、あるいは、手動
で指定することが可能である。
【００２０】
【発明の効果】以上説明したとおり、本発明によれば、
配置配線時の工夫により、チップの使用効率を低下させ
ることなく、同層配線間容量を小さくして、クロストー
クノイズを低減させることが可能となる。
配置配線時の工夫により、チップの使用効率を低下させ
ることなく、同層配線間容量を小さくして、クロストー
クノイズを低減させることが可能となる。
【図１】クロストークノイズの発生原因を説明するため
の斜視図
の斜視図
【図２】自動配置配線ツールによる通常の配線結果を示
す平面図
す平面図
【図３】図２において配線間隔を一律に広くした場合の
配線結果を示す平面図
配線結果を示す平面図
【図４】本発明の実施形態における処理手順を示す流れ
図
図
【図５】前記実施形態における、３グリッド分の幅を持
つ太い配線を施した状態を示す平面図
つ太い配線を施した状態を示す平面図
【図６】同じく、太い配線終了後、通常の配線を施した
状態を示す平面図
状態を示す平面図
【図７】同じく、太い配線を元に戻した状態を示す平面
図
図
２１〜２８…マクロセル ３１〜３６…配線
Claims (2)
- 【請求項１】自動配置配線ツールを用いて半導体集積回
路の配置配線を行う際に、 クロストークノイズの生じ易い配線は、通常の配線の代
わりに３グリッド分以上の幅を持つ太い配線を施し、 全配線終了後に、前記太い配線を、その中央部を通る通
常の１グリッド分の配線に置き換えることを特徴とする
半導体集積回路の自動配置配線方法。 - 【請求項２】請求項１において、前記クロストークノイ
ズの生じ易い配線を、クロック配線や配線長の長い配線
とすることを特徴とする半導体集積回路の自動配置配線
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33005395A JPH09172073A (ja) | 1995-12-19 | 1995-12-19 | 半導体集積回路の自動配置配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33005395A JPH09172073A (ja) | 1995-12-19 | 1995-12-19 | 半導体集積回路の自動配置配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09172073A true JPH09172073A (ja) | 1997-06-30 |
Family
ID=18228258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33005395A Pending JPH09172073A (ja) | 1995-12-19 | 1995-12-19 | 半導体集積回路の自動配置配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09172073A (ja) |
-
1995
- 1995-12-19 JP JP33005395A patent/JPH09172073A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420694B2 (ja) | スタンダードセル方式の集積回路 | |
| US7047514B2 (en) | Semi-custom-made semiconductor integrated circuit device, method for customization and method for redesign | |
| JP2005093575A (ja) | 半導体集積回路装置と配線レイアウト方法 | |
| JPH04216668A (ja) | 半導体集積回路 | |
| US20030038377A1 (en) | Flip chip semiconductor integrated circuit | |
| JPH09181187A (ja) | 集積回路のクロック配線設計法 | |
| JPH07106521A (ja) | セルベース設計半導体集積回路装置 | |
| JPH09172073A (ja) | 半導体集積回路の自動配置配線方法 | |
| JPH10107152A (ja) | 集積回路装置とその電源配線形成法 | |
| JPH08213466A (ja) | 半導体集積回路 | |
| JP3017181B1 (ja) | 半導体集積回路の配線方法 | |
| JPH0379059A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH063826B2 (ja) | スタンダ−ドセルの周辺ブロツク配置方法 | |
| JPS6247149A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61225845A (ja) | 半導体装置 | |
| JPH11260925A (ja) | 半導体集積回路装置およびその自動配置配線方法 | |
| JPS605059B2 (ja) | 大規模半導体集積回路 | |
| JP2001189386A (ja) | 半導体集積回路のレイアウト方法 | |
| JP2682423B2 (ja) | Ｌｓｉの複数線幅の配線方法 | |
| JPS63273332A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62140430A (ja) | 半導体集積回路の配線方法 | |
| JPH07176617A (ja) | 半導体集積回路装置及びその設計方法 | |
| JPH09237840A (ja) | Ｌｓｉ装置及びその設計方法 | |
| JP3106494B2 (ja) | ゲートアレイ半導体集積回路装置 | |
| JPH09116018A (ja) | 自動配置配線方法 |