JPH09237840A - Ｌｓｉ装置及びその設計方法 - Google Patents

Abstract

(57)【要約】 【課題】 設計及びその変更が容易で、且つ設計変更の
自由度も大きいＬＳＩ装置及びその設計方法を提供す
る。 【解決手段】 機能ブロック１２は、複数のセル列２１
を配線チャネル２２を介して規則的に配置することによ
り構成される。各セル列２１は、従来構成と同様のスタ
ンダードセル２３を一列に配列させ、その両端にゲート
アレイからなる数個のボーナスセル２４を埋め込んで構
成されている。これらのセル２３，２４は、配線チャネ
ル２２に形成される配線パターン２５を介して相互に接
続され、所望の回路が形成される。このため、設計終了
後に生じた回路変更に対しては、配線層形成のためのマ
スクのみの変更で各ボーナスセルを任意の機能回路とし
て用いることができるので、設計及びその変更やオプシ
ョン回路の追加などが容易であるばかりでなく、その変
更の自由度も広がる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、セルベースド設
計法によって設計されるＬＳＩ装置及びその設計方法に
関し、特に設計及びその変更が容易なＬＳＩ装置及びそ
の設計方法に関する。

【０００２】

【従来の技術】カスタムＩＣを設計する場合、設計効率
の点から、論理ゲートレベルやフリップフロップレベル
のセル単位で回路を構成していくセルベースド設計手法
が多用されている。中でもスタンダードセル方式のＬＳ
Ｉは、ゲートアレイとは異なり、拡散工程を含む全工程
でカスタム化されるため、集積度や動作速度に優れ、且
つ特殊機能を有するＲＡＭ，ＲＯＭ等のハードブロック
を同一チップ上に搭載可能であるという利点がある。

【０００３】このスタンダードセル方式ＬＳＩのセルベ
ースド設計法では、種々の論理機能を有する動作確認済
みのセルの構造を、例えばＣＡＤ（Computer Aided Des
ign）システムにスタンダードセルのライブラリとして
予め登録しておく。スタンダードセルは、例えばその高
さや幅が統一されることにより、配列が容易になる。Ｃ
ＡＤシステムでは、例えば図５に示すように、回路構成
に必要な機能を有するスタンダードセル１を１列に配列
させてセル列２を構成し、更に複数のセル列２を規則的
に配置して論理ブロック３を構成する。各セル列２の間
には、配線数等を考慮した幅の配線チャネル４を設け、
これらの配線チャネル４を介してセル間の配線を行うこ
とにより、回路が構成される。

【０００４】各セル列２の両端には、スタンダードセル
１と同様構成のいわゆるボーナスセル５がそれぞれ数個
ずつ埋め込まれる。これらのボーナスセル５は、後の設
計変更を容易にするためのものである。即ち、ボーナス
セル５は、通常は使用されるものではないが、後の動作
確認で例えば出力段にインバータを介す必要が生じたと
きや、後の仕様変更等でゲート回路を追加する必要が生
じたとき等に必要に応じて配線パターンを変更してこれ
らのボーナスセルを回路に組み込むことができる。

【０００５】

【発明が解決しようとする課題】上述した従来のＬＳＩ
装置及びその設計方法では、ボーナスセルもスタンダー
ドセルであることから、ボーナスセル自体でＮＡＮＤゲ
ート、ＮＯＲゲート、フリップフロップ等の特定の機能
を有する素子構成となっている。従って、ボーナスセル
を配置するに当たり、設計段階で予め後で必要となりそ
うな機能を想定して各ボーナスセルの機能を決定してお
く必要がある。しかし、設計段階でどのような種類の機
能を割り当てれば良いかの見積もりが難しく、設計を困
難にする一つの要因となっている。また、従来のＬＳＩ
装置は、設計変更が可能であるとはいっても、予め用意
されている機能のボーナスセルを使用しての設計変更に
限定されるので、設計変更の自由度も低いという問題が
ある。

【０００６】この発明は、このような問題点に鑑みなさ
れたもので、設計及びその変更が容易で、且つ設計変更
の自由度も大きいＬＳＩ装置及びその設計方法を提供す
ることを目的とする。

【０００７】

【課題を解決するための手段】この発明に係るＬＳＩ装
置は、特定の論理機能を有する複数のスタンダードセル
を配列してセル列を形成すると共に、このセル列を配線
チャネルを介して複数配列してなるスタンダードセル方
式のＬＳＩ装置において、前記複数のセル列のうちの少
なくとも１つのセル列の端部に回路変更に対処するため
の予備のセルとしてゲートアレイを配置してなることを
特徴とする。

【０００８】この発明に係るＬＳＩ装置の設計方法は、
特定の論理機能を有する複数のスタンダードセルを配列
して複数のセル列を形成すると共に、この複数のセル列
の少なくとも１つのセル列が端部に予備のセルとして配
置されたゲートアレイを含み、且つこのセル列を配線チ
ャネルを介して複数配列するように拡散層形成までのマ
スクを設計し、その後の配線層の設計変更に際して前記
ゲートアレイの部分の配線層の変更のみで回路変更に対
処するようにしたことを特徴とする。

【０００９】この発明に係るＬＳＩ装置によれば、回路
変更に対処するための予備のセル（ボーナスセル）とし
て、ゲートアレイを使用しているので、ボーナスセルの
機能を配線パターンだけで決定することができる。この
ため、設計終了後に生じた回路変更に対しては、配線層
形成のためのマスクのみの変更で各ボーナスセルを任意
の機能回路として用いることができるので、設計変更や
オプション回路の追加などが容易であるばかりでなく、
その変更の自由度も広がる。

【００１０】また、この発明に係るＬＳＩ装置の設計方
法によれば、半導体の拡散層形成までは、各ボーナスセ
ルの構成は同一であるため、設計段階で予め必要と予想
される機能を見積もる必要がなく、設計の容易化を図る
ことができる。また、設計変更が生じた場合でも、配線
層形成の前段までのマスクに変更は生じないので、それ
までの工程で使用されるマスクの設計変更が不要で、配
線層形成のためのマスクのみを設計変更すれば足りる。
また、配線層形成工程に入る前の段階までは設計変更が
可能であるため、設計された回路の検証に時間的な余裕
ができることにもなる。

【００１１】なお、この発明では、ボーナスセルがゲー
トアレイで構成されることにより、スタンダードセルで
構成する従来のチップよりも配置面積が大きくなること
が考えられるが、ボーナスセルは必要最小限度の数しか
配置されないこと、及びボーナスセルが後にいろいろな
機能として使用可能であるためスタンダードセルで構成
した場合よりもボーナスセルの数を減らせること、等か
らチップ面積も従来と殆ど変わることはない。

【００１２】

【発明の実施の形態】以下、図面を参照して、この発明
の好ましい実施の形態について説明する。図１は、この
発明の一実施例に係るＬＳＩ装置のチップの概略構成を
示す平面図である。チップ１１の内側には、スタンダー
ドセルを主体として構成された複数の機能ブロック１２
が、ＲＯＭ，ＲＡＭ，マイクロプロセッサ等のハードブ
ロック１３と共に配置されている。チップ１１の外周に
は、これらのブロック１２，１３を取り囲むように、入
出力用のセルからなるＩ／Ｏセル列１４が配置されてい
る。

【００１３】図２は、このチップ１１の機能ブロック１
２の部分を拡大して示す図である。機能ブロック１２
は、複数のセル列２１を配線チャネル２２を介して規則
的に配置することにより構成される。各セル列２１は、
従来構成と同様のスタンダードセル２３を一列に配列さ
せ、その両端にゲートアレイからなる数個のボーナスセ
ル２４を埋め込んで構成されている。これらのセル２
３，２４は、配線チャネル２２に形成される配線パター
ン２５を介して相互に接続され、所望の回路が形成され
る。

【００１４】図３はスタンダードセル２３に形成される
回路の例を示す回路図、図４はボーナスセル２４に形成
される回路の例を示す回路図である。スタンダードセル
２３には、図３に示すように、例えばディプレッション
型トランジスタＴｒ１と、エンハンスメント型トランジ
スタＴｒ２，Ｔｒ３とを適宜組み合わせて論理ゲートが
形成される。図３（ａ）はＮＯＲゲートの例、図３
（ｂ）はＮＡＮＤゲートの例である。一方、ボーナスセ
ル２４は、図４（ａ）に示すように、例えば４つのトラ
ンジスタＴｒ４，Ｔｒ５，Ｔｒ６，Ｔｒ７を基本として
構成される。同図（ｂ）は、配線パターンによってＮＡ
ＮＤゲートを構成した例を示している。

【００１５】従って、スタンダードセル２３は、ボーナ
スセル２４に比べて素子数が少なく、且つ素子自体も小
さくなるので、その分だけ小面積となるが、図３
（ａ），（ｂ）の回路のように、拡散層の配置パターン
が個々のセルで異なるため、最初からＮＡＮＤ用のセ
ル、ＮＯＲ用のセルというように作り込んでおく必要が
ある。これに対し、ボーナスセル２４は、配線されるま
では、全て同一構成となっている。

【００１６】次に、このように構成されたＬＳＩ装置の
設計方法について説明する。まず、回路の仕様に基づい
て、回路を構成すべき機能ブロックやハードブロックを
決定する。次に、各機能ブロックやハードブロックをゲ
ートレベルまで具体化する論理設計を行い、ネットリス
トを作成する。続いて、ＣＡＤシステムの自動配置配線
ツール等を用い、ネットリストに基づいて機能ブロック
１２内の各セル２３，２４、ハードブロック１３、Ｉ／
Ｏセル列１４等を所定の位置に配置し、これらを配線接
続する。これにより、各スタンダードセル２３が所定の
位置に列状に配置されると共に、これらの両端に各ボー
ナスセル２４が配置される。更に、得られたレイアウト
設計データは、パターン設計ツールによってマスク設計
データに変換され、拡散層形成パターン、配線パターン
等のマスクが作成される。

【００１７】実際のＬＳＩ製造工程では、これらのマス
クを用いて絶縁膜形成、拡散層形成、配線層形成等の各
工程が順次施される。機能ブロック１２内のスタンダー
ドセル２３は、セル毎にその機能に応じた拡散層が形成
されるが、機能ブロック１２内のボーナスセル２４につ
いては、拡散層形成まで全てのセルが同一構造となるよ
う作られる。配線層形成工程の段階で設計変更がない場
合には、ボーナスセル２４に対する配線は行われずに、
配線工程が終了する。

【００１８】一方、配線層形成工程が始まる前までに設
計変更が生じた場合には、拡張すべき回路が構成され、
もとの回路に追加されるように１又は複数のボーナスセ
ル２４に対する配線を決定し、配線層形成のためのマス
クパターンのみを変更する。このとき、配線長などを考
慮して、追加すべき回路と接続される回路に最も近いボ
ーナスセル２４を選択して配線を施せばよい。また、Ｌ
ＳＩ製造後に、オプション回路の追加等が生じた場合で
も、拡散層形成工程までは従来と同一の工程を行い、配
線層形成のためのマスクパターンのみを変更する。これ
により、設計及びその変更を容易にすることができ、且
つ設計変更の自由度も大きくすることができる。

【００１９】

【発明の効果】以上説明したように、この発明によれ
ば、回路変更に対処するための予備のセル（ボーナスセ
ル）として、ゲートアレイを使用しているので、ボーナ
スセルの機能を配線パターンだけで決定することがで
き、設計終了後に生じた回路変更に対しても、配線層形
成のためのマスクのみの変更で各ボーナスセルを任意の
機能回路として用いることができる。このため、設計及
びその変更やオプション回路の追加などが容易であるば
かりでなく、その変更の自由度も広がるという効果を奏
する。

【図面の簡単な説明】

【図１】 この発明の一実施例に係るＬＳＩ装置のチッ
プの概略構成を示す平面図である。

【図２】 同チップの機能ブロックの部分を拡大して示
す図である。

【図３】 同実施例におけるスタンダードセルに形成さ
れる回路の例を示す回路図である。

【図４】 同実施例におけるボーナスセルに形成される
回路の例を示す回路図である

【図５】 従来のＬＳＩ装置のチップの概略構成を示す
平面図である。

【符号の説明】

１，２３…スタンダードセル、２，２１…セル列、３…
論理ブロック、４，２２…配線チャネル、５，２４…ボ
ーナスセル、１１…チップ、１２…機能ブロック、１３
…ハードブロック、１４…Ｉ／Ｏセル列、２５…配線パ
ターン。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 特定の論理機能を有する複数のスタンダ
   ードセルを配列してセル列を形成すると共に、このセル
   列を配線チャネルを介して複数配列してなるスタンダー
   ドセル方式のＬＳＩ装置において、 前記複数のセル列のうちの少なくとも１つのセル列の端
   部に回路変更に対処するための予備のセルとしてゲート
   アレイを配置してなることを特徴とするＬＳＩ装置。
2. 【請求項２】 特定の論理機能を有する複数のスタンダ
   ードセルを配列して複数のセル列を形成すると共に、こ
   の複数のセル列の少なくとも１つのセル列が端部に予備
   のセルとして配置されたゲートアレイを含み、且つこの
   セル列を配線チャネルを介して複数配列するように拡散
   層形成までのマスクを設計し、 その後の配線層の設計変更に際して前記ゲートアレイの
   部分の配線層の変更のみで回路変更に対処するようにし
   たことを特徴とするＬＳＩ装置の設計方法。