JPH02140952A - 集積回路の電源配線方法 - Google Patents

集積回路の電源配線方法

Info

Publication number
JPH02140952A
JPH02140952A JP29501488A JP29501488A JPH02140952A JP H02140952 A JPH02140952 A JP H02140952A JP 29501488 A JP29501488 A JP 29501488A JP 29501488 A JP29501488 A JP 29501488A JP H02140952 A JPH02140952 A JP H02140952A
Authority
JP
Japan
Prior art keywords
holes
hole
area
power supply
sectional area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29501488A
Other languages
English (en)
Inventor
Yasuo Matsuda
松田 庸雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29501488A priority Critical patent/JPH02140952A/ja
Publication of JPH02140952A publication Critical patent/JPH02140952A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路の電源配線方法に関し、特にスルーホ
ール自動設置方法に関する。
〔従来の技術〕
集積回路の?!電源配線スルーホール設置方法は様々の
条件を考慮する必要があるが、第1の条件として設置し
たスルーホールの面積の和が電源パターンの断面積以上
であることである。すなわち、ある層の電源配線を流れ
る電流値はその断面積で規定されるため、スルーホール
の面積も電源配線の断面積以上であることが要求される
。従来、この種のスルーホール設置は人手で行なわれる
ことが多かったが、人手に頼るためエラーが混入するこ
とが多く、自動化が望まれている。従来、行なわれてい
る自動手法は電源配線の断面積を考慮せず、2つの電源
パターンの交差領域に設はルールを満たしながら設置で
きるだけの個数のスルーホールを設置していた。
〔発明が解決しようとする課題〕
上述した従来の自動手法は、電源配線の断面積を考慮し
ていないため、必要なスルーホール個数より少ない場合
もあり、必要な電流値をスルーホールを通じて流すこと
ができないという欠点がある。又、余分に設置する場合
もあり、不要なしイアウドパターンが増加し後工程であ
るアートワーク処理のデータ量を増大させるという欠点
がある。
〔課題を解決するための手段〕
本発明の集積回路の電源配線方法は、異なる善の交差す
る2つの電源パターンと両電源配線の交差位置に設置す
べきスルーホールが与えられた時、前記2つの電源パタ
ーンの断面積の最小値を求める手段と、設置するスルー
ホールの面積の総和が前記最小断面積を超え、かつ個数
が最小となるよう決定する手段を有している。
〔実施例〕
第1図は本発明の一実施例を示すフローチャート図であ
る。レイアウト情報1は異なる層の2つの電源パターン
の座標とその交差位置が格納されており、設計ルール2
は、層毎の電源パターンの断面積9スルーホールの面積
及びスルーホールの設置ルールが格納されており、面積
決定処理3は交差する2つの電源パターンの断面積を設
計ルール2より読み込み、その最小値を決定し、スルー
ホール設置処理4は面積決定処理3により決定された面
積以上になるようスルーホールの個数を決定し、レイア
ウト情報2の交差位置にスルーホールを設置した後、レ
イアウト情報1に設置したスルーホールの情報を付加た
レイアウト情報5を出力する。
次に、スルーホール設置処理の詳細を第2図を用いて説
明する。第2図(a)はレイアウト情報の例であり、第
1層電源配線10と第2層電源配線11の交差部12の
領域を巾X、高さYとする。
両層の断面積の最小値2とする。第2図(b)はスルー
ホールの設置ルールの例であり、スルーホール13の面
積なAとし、スルーホールを隣接して敷きつめた時のク
リアランスを考慮したスルーホールの擬似的大きさをX
方向をX11>’方向なylとする。必要スルーホール
個数すはCZ/A〕で計算される。ここで(n)はn以
上でかつ最小の整数を表わす。今X=30um、Y=2
0um、Z=50μm”、a=10.um’、)(、=
y、=l 0μmとする。b=5となるため交差部12
には5個のスルーホールを設置すればよい。設置する方
法の例として、まず交差部のX方向に1列だけ並らべ、
不足ならばもう1列並べる方法をとる。この場合1列に
3個(X/x+)並らべられるので、もう−列に2個並
らべることにより必要なスルーホールが配置できる。
第3図は本発明の他の実施例の説明図である。
処理フローは一実施例の第1図と同じであるが、必要ス
ルーホールの個数が多い、すなわち最小断面積2が大き
い場合第2図の交差部12にスルーホールのすべてを設
置できない場合の実施例である。例えばX、Y、x、、
y、は実施例は実施例1と同一で、z=95μm”、a
=9μm2の場合必要スルーホールの個数は10個とな
るが、交差部12にはスルーホール6個しか設置できな
い。このような場合必要なだけ列数な増加させ(この場
合針4列)スルーホールを配置する。
〔発明の効果〕
以上説明したように本発明は電源配線を流れる電源値を
通過させるのに必要十分なスルーホールを自動的に設置
することにより、不要なスルーホールを削減したり、必
要な電流が流れないということがなくなり、レイアウト
設計の効率が向上する。
【図面の簡単な説明】
第1図は本発明の一実施例を示すフローチャート図、第
2図(a)〜(c)は本発明を適用した場合の詳細な説
明図、第3図は本発明の他の実施例の説明図である。 1・・・・・・入力レイアウト情報、2・・・・・・設
計ルール、3・・・・・・面積決定処理、4・・・・・
・スルーホール設置処理、5・・・・・・出力レイアウ
ト情報、10・・・・・・第1層電源配線、11・・・
・・・第2層電源配線、12・・・・・・交差L13・
・・・・・スルーホール。 代理人 弁理士  内 原   晋 (Cノ 茅 呵

Claims (1)

    【特許請求の範囲】
  1. 集積回路のレイアウト設計において、異なる層の交差す
    る電源パターンと両電源配線の交差位置に設置すべきス
    ルーホールが与えられた時、前記交差する2つの電源パ
    ターンの断面積の最小値を求める工程と、設置するスル
    ーホールの面積の総和が前記最小断面積を超え、かつ個
    数が最小となるよう決定する工程を有する集積回路の電
    源配線方法
JP29501488A 1988-11-21 1988-11-21 集積回路の電源配線方法 Pending JPH02140952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29501488A JPH02140952A (ja) 1988-11-21 1988-11-21 集積回路の電源配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29501488A JPH02140952A (ja) 1988-11-21 1988-11-21 集積回路の電源配線方法

Publications (1)

Publication Number Publication Date
JPH02140952A true JPH02140952A (ja) 1990-05-30

Family

ID=17815219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29501488A Pending JPH02140952A (ja) 1988-11-21 1988-11-21 集積回路の電源配線方法

Country Status (1)

Country Link
JP (1) JPH02140952A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158846A (ja) * 2002-10-18 2004-06-03 Matsushita Electric Ind Co Ltd 半導体集積回路およびその製造方法
JP2023057283A (ja) * 2021-10-11 2023-04-21 株式会社藤商事 遊技機
JP2023057285A (ja) * 2021-10-11 2023-04-21 株式会社藤商事 遊技機
JP2023057286A (ja) * 2021-10-11 2023-04-21 株式会社藤商事 遊技機
JP2023057287A (ja) * 2021-10-11 2023-04-21 株式会社藤商事 遊技機

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158846A (ja) * 2002-10-18 2004-06-03 Matsushita Electric Ind Co Ltd 半導体集積回路およびその製造方法
JP2023057283A (ja) * 2021-10-11 2023-04-21 株式会社藤商事 遊技機
JP2023057285A (ja) * 2021-10-11 2023-04-21 株式会社藤商事 遊技機
JP2023057286A (ja) * 2021-10-11 2023-04-21 株式会社藤商事 遊技機
JP2023057287A (ja) * 2021-10-11 2023-04-21 株式会社藤商事 遊技機

Similar Documents

Publication Publication Date Title
WO1999039287A1 (en) Method and system for porting an integrated circuit layout from a reference process to a target process
US6505333B1 (en) Automatic placement and routing of semiconductor integrated circuits
JPH0750817B2 (ja) 配線相互接続構造体
JPH02140952A (ja) 集積回路の電源配線方法
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
US6013924A (en) Semiconductor integrated circuit and method for making wiring layout of semiconductor integrated circuit
JP2910734B2 (ja) レイアウト方法
JP2580982B2 (ja) Lsi電源配線レイアウトシステム
JP2956271B2 (ja) 集積回路設計方法
JPH0245881A (ja) プリント基板の配線方法
JP2003282712A (ja) 半導体集積回路のクロック配線方法及び半導体集積回路
JPH01231346A (ja) 集積回路の設計方法
JP3012437B2 (ja) 自動配置方法
JP2998763B2 (ja) 電子回路の布線設計装置
JP2682219B2 (ja) 半導体集積回路の配線方法
JPS62120042A (ja) 自動配線方式
JP3062149B2 (ja) 自動配線方法
JPS6355783B2 (ja)
JPH06216249A (ja) Icチップ自動レイアウト設計システム
JP2803800B2 (ja) 半導体集積回路装置の配線方法
JP2933584B2 (ja) 半導体集積回路装置及びマクロ端子クランプ処理方法
JPH0417354A (ja) 半導体集積回路の自動配置配線システム
JPH1197541A (ja) 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体
JP2005072217A (ja) 配線パターン発生方法
JPH04155472A (ja) プリント配線板の分割配線方法