JP2004158846A - 半導体集積回路およびその製造方法 - Google Patents

半導体集積回路およびその製造方法 Download PDF

Info

Publication number
JP2004158846A
JP2004158846A JP2003356283A JP2003356283A JP2004158846A JP 2004158846 A JP2004158846 A JP 2004158846A JP 2003356283 A JP2003356283 A JP 2003356283A JP 2003356283 A JP2003356283 A JP 2003356283A JP 2004158846 A JP2004158846 A JP 2004158846A
Authority
JP
Japan
Prior art keywords
contact
contacts
contact array
array
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003356283A
Other languages
English (en)
Other versions
JP4627621B2 (ja
Inventor
Kenya Fujino
健哉 藤野
Fumihiro Kimura
文浩 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003356283A priority Critical patent/JP4627621B2/ja
Publication of JP2004158846A publication Critical patent/JP2004158846A/ja
Application granted granted Critical
Publication of JP4627621B2 publication Critical patent/JP4627621B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 コンタクトを形成する層や絶縁膜の剥がれ、LSIの破壊の防止を実現する。
【解決手段】 複数のコンタクト202が縦方向および横方向に整列して敷設されるコンタクトアレイ201を備え、コンタクトアレイ201における縦方向および横方向の両方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くしている。これによって、プロセスによって決まる単位面積あたりに敷設可能な個数もしくはそれより少ない個数まで、コンタクトアレイ201に形成するコンタクト202の個数を減らすことが可能で、これによってコンタクト202を形成する層や絶縁膜の剥がれ、LSIの破壊の防止を実現することができる。
【選択図】 図2

Description

本発明は半導体集積回路およびその製造方法に関するものである。特に、コンタクトホール数を削減することによって、コンタクトが形成される層や絶縁膜が剥がれたり、LSIが破壊したりするのを防止することが可能な半導体集積回路の構造および製造方法に関するものである。
現在、半導体集積回路の設計において、配線を行う際に配線層を乗り換える場合には、異なる配線の互いに重なっている配線領域間にプロセス毎のデザインルールによって決まる高さ、幅、間隔で規則正しく、打てる数だけのコンタクトをコンタクト高さ方向およびコンタクト幅方向に整列して敷設している。
上記のプロセス毎のデザインルールによって決まる高さというのは、矩形のコンタクトの縦方向の寸法のことである。また、同じく幅というのは、矩形のコンタクトの横方向の寸法のことである。なお、以下では、“プロセス毎のデザインルールによって決まる”を“プロセスによって決まる”と略記する。
また、配線層を2層以上乗り換える場合には、中間階層のコンタクトも上下層の配線が重なっている領域と同じ領域にプロセスによって決まる高さ、幅、間隔で規則正しく打てるだけ敷設している。
コンタクトアレイは、予め定められた大きさと間隔で規則正しく2次元的に、つまりマトリクス状に並んだ複数のコンタクトからなる。例えば、自動レイアウト装置で異なる層の配線同士をつなぐ際に、上記のような構成のコンタクトアレイどうしが互いに隣接することで発生する、デザインルールエラーを防止する方法が提案されている(例えば、特許文献1参照)。
このように、一般的にコンタクトアレイは、配線層を乗り換える場合に、異なる配線の重なっている領域と同じ領域に、プロセスによって決まるコンタクトの高さ、幅、間隔で規則正しく打てる数だけコンタクトが敷設される。
特開2000−284536号公報(第1頁、図2)
近年のプロセスの微細化進歩に伴い、コンタクト1つ1つの面積は小さくなり、コンタクト間隔も狭くなっている。
そのため、図13に示すように、縦方向の配線1301から横方向の配線1302へ配線層を乗り換える場合において、異なる配線の重なっている領域にプロセスによって決まるコンタクトの高さ、幅、間隔で規則正しく打てるだけの数のコンタクトを敷設すると、コンタクトアレイ1303に占めるコンタクトの数が増大する。その結果、プロセス毎のデザインルールによって決まる単位面積、例えば所定の大きさの矩形の領域あたりに敷設可能なコンタクト数を超えるおそれがある。
図13に示すように、コンタクトが近接して大量に敷設されると、コンタクトが形成される層や絶縁膜が剥がれ、LSIの破壊が発生することがある。このようなコンタクトが形成される層や絶縁膜の剥がれを防止するためには、配線層の重なり領域に占めるコンタクトの数を削減することが有効である。
本発明は、上記先行技術の問題点を解決するもので、プロセスによって決まる単位面積あたりに敷設可能な個数、あるいはそれ以下の個数まで、コンタクトアレイに形成されるコンタクトの個数を減らすことによって、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止を実現することができる半導体集積回路およびその製造方法を提供することを目的とする。
上記課題を解決するために、第1の発明の半導体集積回路は、複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えている。そして、コンタクトアレイにおける縦方向および横方向の何れか一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くしている。
この構成によれば、コンタクトアレイにおける縦方向および横方向の何れか一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くすることにより、プロセスによって決まる単位面積あたりに敷設可能な個数もしくはそれより少ない個数まで、コンタクトアレイに形成するコンタクトの個数を減らすことが可能である。これによって、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止を実現することができる。
第2の発明の半導体集積回路は、複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えている。そして、コンタクトアレイにおける縦方向および横方向の両方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くしている。
この構成によれば、コンタクトアレイにおける縦方向および横方向の両方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くすることにより、プロセスによって決まる単位面積あたりに敷設可能な個数もしくはそれより少ない個数まで、コンタクトアレイに形成するコンタクトの個数を減らすことが可能である。これによって、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止を実現することができる。しかも、コンタクトアレイにおける縦方向および横方向の両方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くすることにより、縦方向および横方向の両方向について剥がれを防止することができ、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止をより確実に実現することができる。
第3の発明の半導体集積回路は、複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備え、コンタクトアレイが第1および第2のコンタクトアレイユニットを重ね合わせて合成した構造を有し、第1および第2のコンタクトアレイユニットが複数のコンタクトを縦方向および横方向に整列して敷設した構造を有している。そして、第1および第2のコンタクトアレイユニットの各々における縦方向および横方向の何れか少なくとも一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くし、かつ第1のコンタクトアレイのコンタクト形成位置が縦方向および横方向ともに第2のコンタクトアレイのコンタクト形成位置の中間に位置するように第1および第2のコンタクトアレイの重ね合わせ位置をずらせている。
この構成によれば、第1および第2のコンタクトアレイユニットの各々における縦方向および横方向の何れか少なくとも一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くし、かつ第1のコンタクトアレイのコンタクト形成位置が縦方向および横方向ともに第2のコンタクトアレイのコンタクト形成位置の中間に位置させている。そのため、プロセスによって決まる単位面積あたりに敷設可能な個数もしくはそれより少ない個数まで、コンタクトアレイに形成するコンタクトの個数を減らすことが可能である。これによって、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止を実現することができる。しかも、同じ面積に同じ大きさ、同じ個数で敷設した場合に、縦方向および横方向とも、より広い間隔でコンタクトを敷設可能であり、剥がれの発生防止効果を高めることができる。
第4の発明の半導体集積回路は、複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備え、製造プロセスによって決まる単位面積の領域の重なりを許してチップ全体を掃引して、単位面積の領域内に存在する縦横に整列して敷設されたコンタクトの個数または面積を求め、単位面積の領域内部に含まれるコンタクトの個数または面積が規定値以下になるようにコンタクト敷設間隔を広げている。
この構成によれば、単位面積の領域単位でみて敷設可能のコンタクト数を超えることがなくなり、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の発生を防止できる。
上記第1ないし第4の発明の半導体集積回路においては、コンタクト敷設間隔を広げるときのコンタクトの削減率を、コンタクトアレイの大きさによって異ならせるようにしてもよい。
この構成によれば、小さい面積のコンタクトアレイにおけるコンタクトの削減のしすぎによるエレクトロマイグレーション、IR−DROP現象(電流I×配線抵抗Rに相当する電圧降下)が発生することを防止できる。
第5の発明の半導体集積回路は、複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備え、コンタクトアレイを2つ以上のコンタクトアレイ領域に分割している。そして、少なくとも1つのコンタクトアレイ領域には製造プロセスによって決まるコンタクト敷設間隔以上の間隔でコンタクトを敷設し、残りのコンタクトアレイ領域には上記少なくとも1つのコンタクトアレイ領域のコンタクト敷設間隔よりも広いコンタクト敷設間隔でコンタクトを敷設している。
この構成によれば、少なくとも1つのコンタクトアレイ領域には製造プロセスによって決まるコンタクト敷設間隔以上の間隔でコンタクトを敷設し、残りのコンタクトアレイ領域には上記少なくとも1つのコンタクトアレイ領域のコンタクト敷設間隔よりも広いコンタクト敷設間隔でコンタクトを敷設しているため、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止をより確実に実現することができる。
第6の発明の半導体集積回路は、複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備え、コンタクトアレイを3つ以上のコンタクトアレイ領域に分割している。そして、単位面積の領域内に存在するコンタクトの個数または面積を求め、単位面積の領域内部に含まれるコンタクトの個数または面積が規定値以下になるように、指定領域間隔をあけて配置された少なくとも2つ以上のコンタクトアレイ領域の各々に、製造プロセスによって決まるコンタクト敷設間隔以上の間隔でコンタクトを敷設している。
この構成によれば、2つ以上のコンタクトアレイ領域に指定領域間隔をあけて製造プロセスによって決まるコンタクト敷設間隔以上の間隔でコンタクトを敷設しているため、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止をより確実に実現することができる。
上記第1ないし第4の発明の半導体集積回路においては、以下のように構成してもよい。すなわち、コンタクトアレイが3層以上にわたって縦積みされた構成を有し、中間層のコンタクトアレイは、コンタクト敷設間隔を広げた結果、中間層のコンタクトアレイに残るコンタクトを、プロセスによって決まるコンタクト間隔以上の間隔で並べ直すことにより、中間層のコンタクトアレイの領域を最上層および最下層のコンタクトアレイの領域より狭めるようにしてもよい。なお、この構成に、コンタクト敷設間隔を広げるときのコンタクトの削減率を、コンタクトアレイの大きさによって異ならせる構成を組み合わせてもよい。
この構成によれば、中間層のコンタクトアレイの領域を最上層および最下層のコンタクトアレイの領域より狭めているので、中間階層のコンタクトアレイの側方の同一配線層を他の配線が配線領域として使用することが可能である。そのため、配線リソース不足による未結線を防止できる。
第7の発明の半導体集積回路の製造方法は、複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する方法であり、コンタクトアレイにおける縦方向および横方向の何れか一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くする。
この方法によれば、コンタクトアレイにおける縦方向および横方向の何れか一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くすることにより、プロセスによって決まる単位面積あたりに敷設可能な個数もしくはそれより少ない個数まで、コンタクトアレイに形成するコンタクトの個数を減らすことが可能である。これによって、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止を実現することができる。
第8の発明の半導体集積回路の製造方法は、複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する方法であり、コンタクトアレイにおける縦方向および横方向の両方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くする。
この方法によれば、コンタクトアレイにおける縦方向および横方向の両方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くすることにより、プロセスによって決まる単位面積あたりに敷設可能な個数もしくはそれより少ない個数まで、コンタクトアレイに形成するコンタクトの個数を減らすことが可能である。これによって、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止を実現することができる。しかも、コンタクトアレイにおける縦方向および横方向の両方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くすることにより、縦方向および横方向の両方向について剥がれを防止することができ、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止をより確実に実現することができる。
第9の発明の半導体集積回路の製造方法は、複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する方法であり、複数のコンタクトを縦方向および横方向に整列して敷設した第1および第2のコンタクトアレイユニットを重ね合わせてコンタクトアレイを合成する。このときに、第1および第2のコンタクトアレイユニットの各々における縦方向および横方向の何れか少なくとも一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くし、かつ第1のコンタクトアレイのコンタクト形成位置が縦方向および横方向ともに第2のコンタクトアレイのコンタクト形成位置の中間に位置するように第1および第2のコンタクトアレイの重ね合わせ位置をずらせている。
この方法によれば、第1および第2のコンタクトアレイユニットの各々における縦方向および横方向の何れか少なくとも一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くし、かつ第1のコンタクトアレイのコンタクト形成位置が縦方向および横方向ともに第2のコンタクトアレイのコンタクト形成位置の中間に位置させている。そのため、プロセスによって決まる単位面積あたりに敷設可能な個数もしくはそれより少ない個数まで、コンタクトアレイに形成するコンタクトの個数を減らすことが可能である。これによって、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止を実現することができる。しかも、同じ面積に同じ大きさ、同じ個数で敷設した場合に、縦方向および横方向とも、より広い間隔でコンタクトを敷設可能であり、剥がれの発生防止効果を高めることができる。
第10の発明の半導体集積回路の製造方法は、複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する方法であり、製造プロセスによって決まる単位面積の領域の重なりを許してチップ全体を掃引して、単位面積の領域内に存在する縦横に整列して敷設されたコンタクトの個数または面積を求め、単位面積の領域内部に含まれるコンタクトの個数または面積が規定値以下になるようにコンタクト敷設間隔を広げる。
この方法によれば、単位面積の領域単位でみて敷設可能のコンタクト数を超えることがなくなり、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の発生を防止できる。
上記第7ないし第10の発明の半導体集積回路の製造方法においては、コンタクト敷設間隔を広げるときのコンタクトの削減率を、コンタクトアレイの大きさによって異ならせるようにしてもよい。
この方法によれば、小さい面積のコンタクトアレイにおけるコンタクトの削減のしすぎによるエレクトロマイグレーション、IR−DROP現象が発生することを防止できる。
第11の発明の半導体集積回路の製造方法は、複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する方法であり、コンタクトアレイを2つ以上のコンタクトアレイ領域に分割し、少なくとも1つのコンタクトアレイ領域には製造プロセスによって決まるコンタクト敷設間隔以上の間隔でコンタクトを敷設し、残りのコンタクトアレイ領域には少なくとも1つのコンタクトアレイ領域のコンタクト敷設間隔よりも広いコンタクト敷設間隔でコンタクトを敷設する。
この方法によれば、少なくとも1つのコンタクトアレイ領域には製造プロセスによって決まるコンタクト敷設間隔以上の間隔でコンタクトを敷設し、残りのコンタクトアレイ領域には少なくとも1つのコンタクトアレイ領域のコンタクト敷設間隔よりも広いコンタクト敷設間隔でコンタクトを敷設しているため、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止をより確実に実現することができる。
第12の発明の半導体集積回路の製造方法は、複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する方法であり、コンタクトアレイを、3つ以上のコンタクトアレイ領域に分割し、単位面積の領域内に存在するコンタクトの個数または面積を求め、単位面積の領域内部に含まれるコンタクトの個数または面積が規定値以下になるように、指定領域間隔をあけて配置された少なくとも2つ以上のコンタクトアレイ領域の各々に、製造プロセスによって決まるコンタクト敷設間隔以上の間隔でコンタクトを敷設する。
この方法によれば、2つ以上のコンタクトアレイ領域に指定領域間隔をあけて製造プロセスによって決まるコンタクト敷設間隔以上の間隔でコンタクトを敷設しているため、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止をより確実に実現することができる。
上記第7ないし第10の発明の半導体集積回路の製造方法においては、以下のように構成してもよい。すなわち、コンタクトアレイが3層以上にわたって縦積みされた構成を有し、中間層のコンタクトアレイは、コンタクト敷設間隔を広げた結果、中間層のコンタクトアレイに残るコンタクトを、プロセスによって決まるコンタクト間隔以上の間隔で並べ直すことにより、中間層のコンタクトアレイの領域を最上層および最下層のコンタクトアレイの領域より狭めるようにしてもよい。なお、この構成に、コンタクト敷設間隔を広げるときのコンタクトの削減率を、コンタクトアレイの大きさによって異ならせる構成を組み合わせてもよい。
この方法によれば、中間層のコンタクトアレイの領域を最上層および最下層のコンタクトアレイの領域より狭めているので、中間階層のコンタクトアレイの側方の同一配線層を他の配線が配線領域として使用することが可能である。そのため、配線リソース不足による未結線を防止できる。
第13の発明の半導体集積回路は、複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備え、コンタクトアレイが奇数行のコンタクト群と、奇数行のコンタクト群に対して行方向に略半ピッチシフトした位置に配置される偶数行のコンタクト群とからなり、奇数行のコンタクト群のコンタクト間隔および偶数行のコンタクト群のコンタクト間隔と、奇数行のコンタクト群同士の行間隔および偶数行のコンタクト群同士の行間隔とのいずれか少なくとも一方の間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くしている。
この構成によれば、プロセスによって決まる単位面積あたりに敷設可能な個数もしくはそれより少ない個数まで、コンタクトアレイに形成するコンタクトの個数を減らすことが可能である。これによって、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止を実現することができる。しかも、同じ面積に同じ大きさ、同じ個数で敷設した場合に、縦方向および横方向とも、より広い間隔でコンタクトを敷設可能であり、剥がれの発生防止効果を高めることができる。
本発明の半導体装置およびその製造方法は、上記構成を有し、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止を実現することができる。
以下、本発明の実施の形態を、図面を参照しながら説明する。
(実施の形態1)
本発明における実施の形態1について図面を用いて説明する。
本発明を実施するにあたり、一般的なレイアウト設計と同様にプロセスで定められたデザインルールを用いて各種配線を生成する。なお、プロセスで定められたデザインルールでは、コンタクトは、プロセスによって決まるコンタクトの高さ、幅、間隔でマトリクス状に規則正しく打てるだけ敷設されることになる。
その際、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えるコンタクトアレイを生成することになってしまう場合には、それを避けるために、図1Aまたは図1Bに示す一方向広ピッチコンタクトアレイを用いて配線を行う。
図1Aおよび図1Bは、2種類の一方向広ピッチコンタクトアレイを示している。図1Aにおいて、符号101は縦方向の配線を示し、符号102は配線101とは層が異なる横方向の配線を示し、符号103はX(横)方向広ピッチコンタクトアレイを示し、符号105はマトリクス状に整列配置されたコンタクトを示す。図1Bにおいて、符号104はY(縦)方向広ピッチコンタクトアレイを示す。その他の符号は図1Aに記載されたものと同じである。
X方向広ピッチコンタクトアレイ103は、プロセスによって決まるコンタクトの高さ、幅、間隔で規則正しく打てるだけコンタクトを敷設する先行技術のコンタクトアレイとは異なる。すなわち、コンタクト105の高さ、幅および縦方向の敷設間隔については、プロセス毎のデザインルールによって決まるコンタクトの高さ、幅、敷設間隔に設定される。ところが、コンタクト105の横方向の敷設間隔については、プロセスによって決まる間隔より広い間隔に設定される。
Y方向広ピッチコンタクトアレイ104は、プロセスによって決まるコンタクトの高さ、幅、間隔で規則正しく打てるだけコンタクトを敷設する先行技術のコンタクトアレイとは異なる。すなわち、コンタクト105の高さ、幅および横方向の敷設間隔についてはプロセス毎のデザインルールによって決まるコンタクトの高さ、幅、敷設間隔に設定される。ところが、コンタクト105の縦方向の敷設間隔については、プロセスによって決まる間隔より広い間隔に設定される。
なお、実施の形態1では、配線時に横方向もしくは縦方向の何れか一方向のみコンタクト敷設間隔がプロセスによって決まる敷設間隔よりも広いコンタクトアレイ103,104を設ける方法を記載した。これ限らず、先行技術のコンタクトアレイを用いていったん全ての配線を行った配線結果に対し、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えるコンタクトアレイのみを、X方向広ピッチコンタクトアレイ103、あるいは、Y方向広ピッチコンタクトアレイ104に置き換える方法を用いても良い。
コンタクト数をプロセスによって決まる単位面積あたりに敷設可能なコンタクト数以下まで削減する際、エレクトロマイグレーション、IR−DROPを考慮した結果、コンタクトの個数をさらに削減できる場合には、削減、あるいは、幾らかのマージンを残した上で削減しても良い。
以上の方法で、コンタクトが形成される層や絶縁膜の剥がれの発生を防止するものである。
このように構成された半導体集積回路およびその製造方法によると、プロセスによって決まる間隔より広い間隔でコンタクト105を敷設することで、コンタクトアレイ103,104内のコンタクト数をプロセスによって決まる単位面積あたりに敷設可能なコンタクト数以下に削減できる。そのため、コンタクト105が形成される層や絶縁膜の剥がれの発生の防止を実現し、したがってLSIの破壊の防止を実現できる。
(実施の形態2)
本発明における実施の形態2について図面を用いて説明する。
実施の形態1に記載した方法と同様に、プロセスで定められたデザインルールを用いて各種配線を生成する。なお、プロセスで定められたデザインルールでは、コンタクトは、プロセスによって決まるコンタクトの高さ、幅、間隔でマトリクス状に規則正しく打てるだけ敷設されることになる。
その際、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えるコンタクトアレイを生成することになってしまう場合には、それを避けるために、図2に示す両方向広ピッチコンタクトアレイを用いて配線を行う。
図2は、両方向広ピッチコンタクトアレイを示している。図2において、符号101は縦方向の配線を示し、符号102は配線101とは層が異なる横方向の配線を示し、符号201は両方向広ピッチコンタクトアレイを示す。符号202はマトリクス状に整列配置されたコンタクトを示す。
両方向広ピッチコンタクトアレイ201は、プロセスによって決まるコンタクトの高さ、幅、間隔で規則正しく打てるだけコンタクトを敷設する先行技術のコンタクトアレイとは異なる。すなわち、コンタクト202の高さ、幅についてはプロセスによって決まるコンタクトの高さ、幅に設定される。ところが、コンタクト202の横方向および縦方向の敷設間隔については、ともにプロセスによって決まる間隔より広い間隔に設定される。
実施の形態1で説明した方法では、コンタクトが形成される層や絶縁膜の剥がれの発生を防止することに有効である。しかし、横方向、縦方向のいずれか一方向でしかコンタクトが形成される層や絶縁膜の剥がれの発生を防止できない。本実施の形態2では、横方向および縦方向の両方向からのコンタクトが形成される層や絶縁膜の剥がれの発生を防止できる。
なお、実施の形態2では、配線時に両方向のコンタクト敷設間隔が広いコンタクトアレイ201を敷設する方法を記載したが、先行技術のコンタクトアレイを用いて、いったん全ての配線を行った配線結果に対し、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えるコンタクトアレイのみを、両方向広ピッチコンタクトアレイ201に置き換えても良い。
コンタクト数をプロセスによって決まる単位面積あたりに敷設可能なコンタクト数以下まで削減する際、エレクトロマイグレーション、IR−DROPを考慮した結果、コンタクトの個数をさらに削減できる場合には、削減、あるいは幾らかのマージンを残した上で削減しても良い。
以上の方法で、コンタクトが形成される層や絶縁膜の剥がれの発生を防止するものである。
このように構成された半導体集積回路およびその製造方法によると、プロセスによって決まる間隔より広い間隔でコンタクト202を敷設することで、コンタクトアレイ201内のコンタクト数をプロセスによって決まる単位面積あたりに敷設可能なコンタクト数以下に削減できる。そのため、コンタクト202が形成される層や絶縁膜の剥がれ、LSIの破壊の発生を防止できる。
さらに、横方向および縦方向ともにプロセスによって決まる間隔より広い間隔でコンタクト202を敷設することで、横方向および縦方向の両方向からのコンタクト202が形成される層や絶縁膜の剥がれの発生を防止できる。
(実施の形態3)
本発明における実施の形態3について図面を用いて説明する。
実施の形態1に記載した方法と同様に、プロセスで定められたデザインルールを用いて各種配線を生成する。なお、プロセスで定められたデザインルールでは、コンタクトは、プロセスによって決まるコンタクトの高さ、幅、間隔でマトリクス状に規則正しく打てるだけ敷設されることになる。
その際、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えるコンタクトアレイを生成することになってしまう場合には、それを避けるために、図3Aに示す千鳥コンタクトアレイを用いて配線を行う。
図3Aは、千鳥コンタクトアレイを示している。図3Aにおいて、符号101は縦方向の配線を示し、符号102は配線101とは層が異なる横方向の配線を示し、符号301は千鳥コンタクトアレイを示す。符号306は千鳥格子状に整列配置されたコンタクトを示し、奇数行と偶数行とで半ピッチ、位置をずらして配置、もしくは奇数列と偶数列とで半ピッチ、位置をずらして配置されている。
図3Bは千鳥コンタクトアレイ301を構成するための2つのコンタクトアレイユニットの一方を示している。同図において、符号302は第1のコンタクトアレイユニットを示し、符号303はマトリクス状に整列配置されたコンタクトを示す。
図3Cは千鳥コンタクトアレイを構成する2つのコンタクトアレイユニットの他方を示している。同図において、符号304は第2のコンタクトアレイユニットを示し、符号305はマトリクス状に整列配置されたコンタクトを示す。
千鳥コンタクトアレイ301は、プロセスによって決まるコンタクトの高さ、幅、間隔で規則正しく打てるだけ敷設する先行技術のコンタクトアレイとは異なる。すなわち、横方向および縦方向ともにプロセスによって決まる間隔より広い間隔で敷設されている第1のコンタクトアレイユニット302および第2のコンタクトアレイユニット304を互いに重ね合わせて千鳥格子状に敷設されている。
千鳥コンタクトアレイ301は、上記したように、奇数行のコンタクト群と、奇数行のコンタクト群に対して行方向に略半ピッチシフトした位置に配置される偶数行のコンタクト群とからなる。そして、奇数行のコンタクト群のコンタクト間隔および偶数行のコンタクト群のコンタクト間隔と、奇数行のコンタクト群同士の行間隔および偶数行のコンタクト群同士の行間隔とのいずれか少なくとも一方の間隔が、製造プロセスによって決まるコンタクト敷設間隔より広くされる。
また、奇数行のコンタクト群312と偶数行のコンタクト群313の各々のコンタクト間隔とは同じ値に設定される。また、奇数行のコンタクト群312同士の行間隔と偶数行のコンタクト群313同士の行間隔も同じ値に設定される。また、奇数行のコンタクト群312と偶数行のコンタクト群313との行間隔は均一に設定される。
この際、奇数行のコンタクト群を構成する各コンタクトと、偶数行のコンタクト群を構成する各コンタクトとの間の間隔については、製造プロセスによって必要とされる間隔よりも狭くなることがないように設定されるのはいうまでもないことである。
実施の形態2で説明した方法では、横方向および縦方向からのコンタクトが形成される層や絶縁膜の剥がれの発生を防止することに有効である。
しかし、同じ面積に同じ大きさ、同じ個数でコンタクトを敷設した場合、本実施の形態3の構成で敷設した方が、縦方向および横方向ともに、より大きな間隔でコンタクト306を敷設可能となり、コンタクト306が形成される層や絶縁膜の剥がれの発生の防止効果を高くすることができる。
なお、先行技術のコンタクトアレイを用いて、いったん全ての配線を行った配線結果に対し、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えるコンタクトアレイのみを、千鳥コンタクトアレイ301に置き換えても良い。
また、上記の実施の形態3では、第1および第2のコンタクトアレイユニット302,304は、縦方向および横方向ともに、プロセスで決まる間隔よりも広い間隔でコンタクトを配置していたが、いずれか一方向だけ間隔を広くするのみでもよい。
プロセスによって決まる単位面積あたりに敷設可能なコンタクト面積以下に削減できれば、プロセスによって決まるコンタクトの高さ、幅を変更したものを用いても、同様の効果が得られる。具体的に説明すると、コンタクトの個数を減少させる際に、コンタクトの高さ、幅を大きくしてもよいということである。
以上の方法で、コンタクトが形成される層や絶縁膜の剥がれの発生を防止するものである。
このように構成された半導体集積回路の膜剥がれ防止方法によると、同じ面積に同じ大きさ、同じ個数でコンタクトを敷設した場合、縦方向および横方向ともに、実施の形態2に比べてより大きな間隔で敷設可能となる。
また、コンタクトアレイ内のコンタクト数をプロセスによって決まる単位面積あたりに敷設可能なコンタクト数以下に削減できる。そのため、よりコンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の発生を防止できる。
(実施の形態4)
本発明における実施の形態4について図面を用いて説明する。
先行技術のコンタクトアレイを用いて、全ての配線を行った配線結果に対して、検証を行う検証ステップでは、プロセス(プロセス毎のデザインルール)によって決まる領域単位で単位面積あたりに敷設可能なコンタクト数を超えているか、超えていないか検証を行う。
ここで、検証は、製造プロセスによって決まる単位面積の領域の重なりを許してチップ全体を掃引して、単位面積の領域内に存在する縦横に整列して敷設されたコンタクトの個数または面積を求めることにより行う。単位面積の領域の重なりを許してチップ全体を掃引するというのは、具体的には、単位面積の領域をサンプリングするときに、順次サンプリングする領域を単位面積の領域の水平および垂直方向の寸法に比べて微小な寸法ずつ水平方向および垂直方向に逐次ずらせながら、掃引を行うことである。
その際、プロセスによって決まる領域内で1つのコンタクトアレイのみが存在する場合には、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えない場合であっても、プロセスによって決まる領域内で隣接する同一ネットの他のコンタクトアレイが存在する場合、単位面積あたりに敷設可能なコンタクト数を超えてしまうことがある。
図4Aは同一ネットで隣接する先行技術のコンタクトアレイを示している。図4Aにおいて、符号401は縦方向の配線を示し、符号402a,402bは配線401とは層が異なる横方向の配線を示し、符号403および404は先行技術のコンタクトアレイを示す。符号405,406は、コンタクトアレイ403,404にそれぞれ設けられたコンタクトを示し、各々マトリクス状に整列配置されている。コンタクト405,406は、プロセスによって決まるコンタクトの高さ、幅、間隔で規則正しく打てるだけ敷設されている。
先行技術のコンタクトアレイ404は、単体で存在するのみではプロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えないコンタクトアレイである。しかし、プロセスによって決まる領域(例えば、矩形の領域)内で隣接する同一ネットのコンタクトアレイ403が存在するため、その領域では単位面積あたりに敷設可能なコンタクト数を超えてしまう。
したがって、本発明では、プロセスによって決まる単位面積の領域内で隣接する同一ネットのコンタクトアレイ403,404が存在するか確認する。プロセスによって決まる単位面積の領域内で隣接する同一ネットのコンタクトアレイ403,404が存在する場合、2つのコンタクトアレイ403,404を仮想的に1つのコンタクトアレイとみなす。
プロセスによって決まる単位面積の領域内に存在する半導体集積回路の格子状のコンタクト数、または、面積を求め、単位面積あたりのコンタクトの数または面積が規定値以下になるように、上記したように仮想的に1つのコンタクトアレイとみなした領域に、第1から実施の形態3に記載した何れかの方法と同じ方法でコンタクトを敷設する。
図4Bは、2つのコンタクトアレイ403,404を仮想的に1つのコンタクトアレイとみなしていることを示している。図4Bにおいて、符号401は縦方向の配線を示し、符号402a,402bは配線401とは層が異なる横方向の配線を示し、408は仮想コンタクトアレイを示す。仮想コンタクトアレイ408は、隣接する同一ネットのコンタクトアレイを1つのコンタクトアレイとみなしている。409は仮想コンタクトアレイ408におけるコンタクトである。符号407は単位面積の領域を示している。
図4Cは、コンタクトを敷設し直したコンタクトアレイを示している。図4Cにおいて、符号401は縦方向の配線を示し、符号402a,402bは横方向の配線を示し、符号410はコンタクトアレイを示す。符号411はコンタクトアレイ410におけるコンタクトを示し、例えば、千鳥格子状(実施の形態3参照)に整列配置されている。第1または実施の形態2と同様の手法でコンタクトを形成してもよい。
この実施の形態4では、仮想的コンタクトアレイ408の領域に、実施の形態1〜3に記載した何れかの方法と同じ方法でコンタクトアレイ410を生成している。
実施の形態1〜3で説明した方法では、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えないコンタクトアレイにすることには有効である。しかし、配線後の検証ではプロセスによって決まる領域単位でプロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えるか確認するため、同一ネットで隣接するコンタクトアレイが存在する場合には、敷設可能なコンタクト数を超えることがある。本手法では、プロセスによって決まる領域単位で処理を行うため、領域単位で見ても敷設可能なコンタクト数を超えることが無くなる。
なお、実施の形態1〜3に記載した何れかの方法と同じ方法でコンタクトアレイ406を生成した後、図5に示すように、もとのコンタクトアレイ403,404と同じ大きさ2つのコンタクトアレイ501,502に戻して、コンタクトアレイ501,502間の領域を他の配線の配線領域として用いても良い。
図5は、コンタクトアレイ410をもとの大きさに戻した結果を示している。図5において、符号401は縦方向の配線を示し、符号402は横方向の配線を示し、符号501および502はコンタクトアレイを示す。符号503,504はそれぞれコンタクトを示す。コンタクトアレイをもとの大きさに戻すことで、コンタクトアレイ501,502間の領域を他の配線が同一配線層で利用可能になっていることが分かる。
コンタクト数をプロセスによって決まる単位面積あたりに敷設可能なコンタクト数以下まで削減する際、エレクトロマイグレーション、IR−DROPを考慮した結果、コンタクトの個数をさらに削減できる場合には、削減、あるいは幾らかのマージンを残した上で削減しても良い。
以上の方法で、コンタクトが形成される層や絶縁膜の剥がれの発生を防止するものである。
このように構成された半導体集積回路およびその製造方法によると、プロセスによって決まる領域単位で処理を行うため、領域単位で見ても単位面積あたりに敷設可能なコンタクト数を超えることが無くなる。
また、プロセスによって決まる間隔より広い間隔でコンタクト411,503,504を敷設することで、コンタクトアレイ410,501,502内のコンタクト数をプロセスによって決まる単位面積あたりに敷設可能なコンタクト数以下に削減できる。そのため、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の発生を防止できる。
(実施の形態5)
本発明における実施の形態5について図面を用いて説明する。
先行技術のコンタクトアレイを用いて、いったん全ての配線を行った配線結果に対し、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えるコンタクトアレイを、実施の形態4に記載した方法と同じ方法でコンタクトアレイを敷設する。しかし、コンタクトアレイの大きさが大きいものと、小さいものについて、同じ削減率でコンタクトを削減すると、小さいコンタクトアレイでコンタクトの削減しすぎが原因でエレクトロマイグレーション、IR−DROP現象が発生することがある。例えば、コンタクト数が少なくなることで、接続が切れたり、電源供給の不足によるLSIの誤動作が発生したりする。
図6Aは、先行技術のコンタクトアレイを示している。図6Aにおいて、符号601は縦方向の配線を示し、符号602a,602bは配線601とは層が異なる横方向の配線を示し、符号603,604は先行技術のコンタクトアレイを示している。符号605,606はそれぞれコンタクトアレイ603,604に設けたコンタクトを示す。2つのコンタクトアレイ603,604は、大きさが異なるが、プロセスによって決まるコンタクトの高さ、幅、間隔で規則正しく打てるだけ敷設されていることが分かる。
図6Bは実施の形態4に記載した方法と同じ方法で敷設したコンタクトアレイを示している。図6Bにおいて、符号601は縦方向の配線を示し、符号602a,602bは横方向の配線を示し、符号607,608はコンタクトアレイを示している。符号609,610はコンタクトアレイ607,608に設けたコンタクトを示す。コンタクトアレイ607,608は大きさが異なるが、ともに実施の形態4に記載した方法と同じ方法で敷設したコンタクトアレイであり、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えないコンタクトアレイであることが分かる。また、コンタクトアレイ607,608は、同じ削減率でコンタクトを削減しているため、コンタクトアレイ608ではコンタクト610の削減しすぎが原因でエレクトロマイグレーション、IR−DROP現象が発生しやすい状態であることが分かる。
本発明では、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えるコンタクトアレイが敷設されるのを避けるために、コンタクトアレイ中のコンタクト数を削減するが、コンタクトアレイの大きさによってコンタクトの削減率を変えてコンタクトアレイを生成する。
図6Cは、削減率を変えてコンタクトアレイを生成した結果を示している。図6Cにおいて、符号601は縦方向の配線を示し、符号602は横方向の配線を示し、符号607、611はコンタクトアレイを示す。符号609,612はコンタクトを示す。コンタクトアレイ611のコンタクトの削減率を変えているため、図6Bのコンタクトアレイ608よりもコンタクト数が多いことが分かる。
実施の形態4で説明した方法では、コンタクトアレイの大きさに関係なく同じ削減率でコンタクトを削減するため、小さいコンタクトアレイでコンタクトの削減しすぎが原因でエレクトロマイグレーション、IR−DROP現象が発生することがある。本発明では、コンタクトアレイの大きさによってコンタクトの削減率を変えるため、小さいコンタクトアレイ611でコンタクト612の削減しすぎが原因でエレクトロマイグレーション、IR−DROP現象が発生することを防止できる。
コンタクト数をプロセスによって決まる単位面積あたりに敷設可能なコンタクト数以下まで削減する際、エレクトロマイグレーション、IR−DROPを考慮した結果、コンタクトの個数をさらに削減できる場合には、削減、あるいは幾らかのマージンを残した上で削減しても良い。
以上の方法で、コンタクトが形成される層や絶縁膜の剥がれの発生を防止するものである。
このように構成された半導体集積回路およびその製造方法によると、面積の小さいコンタクトアレイほど、コンタクト数の削減率を小さくすることにより、小さいコンタクトアレイでコンタクトの削減しすぎが原因でエレクトロマイグレーション、IR−DROP現象が発生することを防止できる。
また、プロセスによって決まる間隔より広い間隔でコンタクト609,612を敷設することで、コンタクトアレイ607,611内のコンタクト数をプロセスによって決まる単位面積あたりに敷設可能なコンタクト数以下に削減できる。そのため、コンタクト609,612が形成される層や絶縁膜の剥がれ、LSIの破壊の発生を防止できる。
(実施の形態6)
本発明における実施の形態6について図面を用いて説明する。
コンタクトアレイを小さい領域で見た場合、先行技術のコンタクトアレイ同様にプロセスによって決まるコンタクトの高さ、幅、間隔でコンタクトを敷設した方が、膜剥がれに強い構造となるが、先行技術のコンタクトアレイ同様にプロセスによって決まるコンタクトの高さ、幅、間隔で大量に敷設されるとコンタクトが形成される層や絶縁膜の膜剥がれが発生しやすい。
本発明では、先行技術のコンタクトアレイを用いて、いったん全ての配線を行った後、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えるコンタクトアレイに対し、コンタクトを敷設する領域を2つ以上に分割し、その一部分を先行技術と同様にプロセスによって決まるコンタクトの高さ、幅、間隔で敷設する。残りの領域は、実施の形態1〜3に記載した何れかの方法と同じ方法でコンタクトを敷設する。
図7Aは、コンタクトアレイを敷設する領域を2つ以上(この例では4個)に分割した結果を示している。図7Aにおいて、符号701は縦方向の配線を示し、符号702は配線701とは層が異なる横方向の配線を示し、符号703は第1のコンタクトアレイ分割領域を示し、符号704は第2のコンタクトアレイ分割領域を示し、符号705は第3のコンタクトアレイ分割領域を示し、符号706は第4のコンタクトアレイ分割領域を示している。コンタクトアレイを敷設する領域を2つ以上に分割したことが分かる。
図7Bは、第1のコンタクトアレイ分割領域703に先行技術のコンタクトを敷設した結果を示している。図7Bにおいて、符号701は縦方向の配線を示し、符号702は横方向の配線を示し、符号703は第1のコンタクトアレイ分割領域を示し、符号704は第2のコンタクトアレイ分割領域を示し、符号705は第3のコンタクトアレイ分割領域を示し、符号706は第4のコンタクトアレイ分割領域を示し、符号707は先行技術のコンタクトを示している。第1のコンタクトアレイ分割領域703には、先行技術と同様にプロセスによって決まるコンタクトの高さ、幅、間隔でコンタクト707が敷設されていることが分かる。
図7Cは、第1のコンタクトアレイ分割領域703以外の領域にもコンタクトを敷設した結果を示している。図7Cにおいて、符号701は縦方向の配線を示し、符号702は横方向の配線を示し、符号703は第1のコンタクトアレイ分割領域を示し、符号704は第2のコンタクトアレイ分割領域を示し、符号705は第3のコンタクトアレイ分割領域を示し、符号706は第4のコンタクトアレイ分割領域を示し、符号707は先行技術のコンタクトを示し、符号708は実施の形態1〜3で説明した何れかの方法と同じ方法で敷設したコンタクトを示している。第1のコンタクトアレイ分割領域以外の領域704〜706に、実施の形態1〜3で説明した方法でコンタクト708が敷設されていることが分かる。
実施の形態1〜3で説明した方法では、コンタクトアレイ内に先行技術と同様の方法で敷設されたコンタクト領域が無いために、膜剥がれに強い構造とはいえない。本発明では、コンタクトアレイの一部の領域には、先行技術と同様にプロセスによって決まるコンタクトの高さ、幅、間隔でコンタクトを敷設することで、膜剥がれに強い構造をとることができ、膜剥がれを防止することができる。
なお、コンタクト数をプロセスによって決まる単位面積あたりに敷設可能なコンタクト数以下まで削減する際、エレクトロマイグレーション、IR−DROPを考慮した結果、コンタクトの個数をさらに削減できる場合には、先行技術のコンタクト領域以外のコンタクトを削減、あるいは幾らかのマージンを残した上で削減しても良い。
以上の方法で、コンタクトが形成される層や絶縁膜の剥がれの発生を防止するものである。
このように構成された半導体集積回路およびその製造方法によると、コンタクトアレイの一部の領域については、先行技術と同様にプロセスによって決まるコンタクトの高さ、幅、間隔でコンタクトを敷設し、膜剥がれに強い構造をとることができる。そのため膜剥がれを防止することができる。
また、コンタクトアレイの残りの領域については、プロセスによって決まる間隔より広い間隔でコンタクトを敷設することで、コンタクトアレイ内のコンタクト数をプロセスによって決まる単位面積あたりに敷設可能なコンタクト数以下に削減できる。そのため、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の発生を防止できる。
なお、上記の実施の形態6では、第1のコンタクトアレイ分割領域703には、プロセスによって決まるコンタクトの高さ、幅、間隔でコンタクトを敷設すると説明したが、それより大きい高さ、幅、間隔でコンタクトを敷設してもよい。この場合も、膜剥がれに強い構造を得ることができる。ただし、コンタクトアレイ分割領域704〜706のコンタクトの高さ、幅、間隔に比べて小さくすることは必要である。
また、コンタクトアレイは、各コンタクト(ホール)の座標を計算の上、個々に位置を指定することにより、作成することができる。
(実施の形態7)
本発明における実施の形態7について図面を用いて説明する。
コンタクトアレイを小さい領域で見た場合、先行技術のコンタクトアレイ同様にプロセスによって決まるコンタクトの高さ、幅、間隔でコンタクトを敷設した方が、膜剥がれに強い構造となるが、先行技術のコンタクトアレイ同様にプロセスによって決まるコンタクトの高さ、幅、間隔で大量に敷設されるとコンタクトが形成される層や絶縁膜の膜剥がれが発生しやすい。
本発明では、先行技術のコンタクトアレイを用いて、いったん全ての配線を行った後、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えるコンタクトアレイに対し、コンタクトを敷設する領域を3つ以上に分割し、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を求め、そのコンタクト数を超えないように、指定領域間隔でかつ、先行技術と同様にプロセスによって決まるコンタクトの高さ、幅、間隔でコンタクトの敷設を行う。
上記の指定領域間隔は、コンタクトアレイ上に敷設するコンタクト総数と、コンタクトを敷設する領域数や、領域の面積から、どの程度の領域間隔で敷設していけばバランスよく入るか検討して決定する。バランスよくというのは、最上段の領域だけに入り、中段、最下段に入らないとバランスが悪いので、コンタクトアレイ全体を見て、バランスよく敷設していく。理想的には、図8Bの千鳥状に配置することが望ましい。
図8Aは、コンタクトアレイを敷設する領域を3つ以上に分割した結果を示している。図8Aにおいて、符号801は縦方向の配線、符号802は配線801とは層が異なる横方向の配線、符号803は複数のコンタクトアレイ分割領域を示している。コンタクトアレイを敷設する領域を3つ以上に分割したことが分かる。
図8Bは、指定領域間隔で先行技術のコンタクトを敷設した結果を示している。図8Bにおいて、符号801は縦方向の配線を示し、符号802は横方向の配線を示し、符号803は複数のコンタクトアレイ分割領域を示し、符号804は先行技術のコンタクトを示している。複数のコンタクトアレイ分割領域803に指定領域間隔で先行技術と同様にプロセスによって決まるコンタクトの高さ、幅、間隔でコンタクトが敷設されていることが分かる。
実施の形態6で説明した方法では、コンタクトアレイの一部の領域のみを先行技術と同様の方法で敷設しているため、膜剥がれが発生しにくい構造になっているが、本発明では、敷設するコンタクト全てを指定領域間隔をあけたコンタクトアレイの複数のコンタクトアレイ分割領域803で先行技術と同様にプロセスによって決まるコンタクトの高さ、幅、間隔で敷設し、膜剥がれに強い構造をとることができる。そのため、より強固に膜剥がれを防止することができる。
なお、コンタクト数をプロセスによって決まる単位面積あたりに敷設可能なコンタクト数以下まで削減する際、エレクトロマイグレーション、IR−DROPを考慮した結果、さらに削減できる場合には、削減、あるいは幾らかのマージンを残した上で削減しても良い。
以上の方法で、コンタクトが形成される層や絶縁膜の剥がれの発生を防止するものである。
このように構成された半導体集積回路の膜剥がれ防止方法によると、指定領域間隔をあけたコンタクトアレイの複数のコンタクトアレイ分割領域803で先行技術と同様にプロセスによって決まるコンタクトの高さ、幅、間隔で敷設し、膜剥がれをより強固に防止することができる。
また、コンタクトアレイ内のコンタクト数をプロセスによって決まる単位面積あたりに敷設可能なコンタクト数以下に削減できる。そのため、コンタクト804が形成される層や絶縁膜の剥がれ、LSIの破壊の発生を防止できる。
なお、上記の実施の形態7では、コンタクトアレイ分割領域803には、プロセスによって決まるコンタクトの高さ、幅、間隔でコンタクトを敷設すると説明したが、それより大きい高さ、幅、間隔でコンタクトを敷設してもよい。この場合も、膜剥がれに強い構造を得ることができる。
また、コンタクトアレイは、各コンタクト(ホール)の座標を計算の上、個々に位置を指定することにより、作成することができる。
(実施の形態8)
本発明における実施の形態8について図面を用いて説明する。
第1層の配線層から第5層の配線層までを一度に乗り換えるような場合には、先行技術のコンタクトアレイを用い第1層から第2層、第2層から第3層、第3層から第4層、第4層から第5層と4つのコンタクトアレイを縦に積み上げることで、第1層の配線層と第5層の配線層との間の接続を行う。そのため、本コンタクトアレイが半導体ウェハを縦断する大きな障害物となり、配線リソースが不足し未結線の配線が発生することがある。
図9は、先行技術のコンタクトアレイを縦に積み上げることで、第1層の配線層と第5層の配線層とを接続していることを示す断面図である。図9において、符号901は第1層配線を示し、符号903は第2層配線を示し、符号905は第3層配線を示し、符号907は第4層配線を示し、符号909は第5層配線を示す。符号902は第1層配線901と第2層配線903とを接続するコンタクトアレイを示す。符号904は第2層配線903と第3層配線905とを接続するコンタクトアレイを示す。符号906は第3層配線905と第4層配線907とを接続するコンタクトアレイを示す。符号908は第4層配線907と第5層配線909とを接続するコンタクトアレイを示す。4つのコンタクトアレイが縦に積み上げられることによって、第1層配線901と第5層配線909との接続が行われていることが分かる。
本発明では、先行技術のコンタクトアレイを用いて、いったん全ての配線を行った配線結果に対し、実施の形態1〜3に記載した何れかの方法と同じ方法でコンタクトアレイを生成し直す。つぎに、ダイレクトに配線と接続されていない中間階層のコンタクトアレイ904,906に限り、コンタクトアレイ内のコンタクトをプロセスによって決まる間隔以上の間隔で敷設しなおし、かつ、中間階層の配線もコンタクトを敷設しなおすのに必要な大きさに縮小させた場合に、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えるか確認を行う。
プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えない場合、プロセスによって決まる間隔以上の間隔でコンタクトを敷設し、かつ、中間階層の配線を、コンタクトを敷設しなおすのに必要な大きさに縮小させる。
図10Aは、中間階層のコンタクトアレイを示す立体図である。図10Aにおいて、符号1002は第3層配線を示し、符号1001は第2層配線(図示せず)と第3層配線1002とを接続するコンタクトアレイを示し、符号1003は第3層配線1002と第4層配線(図示せず)とを接続するコンタクトアレイを示す。図10Aでは、コンタクトアレイ1001,1003において、実施の形態1〜3に記載した何れかの方法と同じ方法で、コンタクトが生成し直されていることが分かる(図10Aでは、実施の形態3に示した例を示している)。
図10Bは、敷設し直したコンタクトアレイを示す立体図である。図10Bにおいて、符号1005は3層配線を示し、符号1004は第2層配線と第3層配線1005とを接続するコンタクトアレイを示し、符号1006は第3層配線1005と第4層配線とを接続するコンタクトアレイを示す。図10Bでは、コンタクトアレイ1004,1006において、プロセスによって決まる間隔以上の間隔でコンタクトが敷設し直され、かつ、中間階層の配線がコンタクトを敷設し直すのに必要な大きさに縮小されていることが分かる。
図11は、中間階層のコンタクトアレイを縮小した結果を示す断面図である。図11において、符号901は第1層配線を示し、符号903は第2層配線を示し、符号1005は第3層配線を示し、符号907は第4層配線を示し、符号909は第5層配線を示す。符号902は第1層配線901と第2層配線903とを接続するコンタクトアレイを示す。符号1004は第2層配線903と第3層配線1005とを接続するコンタクトアレイを示す。符号1006は第3層配線1005と第4層配線907とを接続するコンタクトアレイを示す。符号908は第4層配線907と第5層配線909とを接続するコンタクトアレイを示す。
コンタクトアレイ1004、第3層配線1005、および、コンタクトアレイ1006が、プロセスによって決まる間隔以上の間隔でコンタクトが敷設し直されたことで小さくなっているために、コンタクトアレイ1004、第3層配線1005、および、コンタクトアレイ1006の横を他の配線が同一配線層で配線領域として使用することが可能になっていることが分かる。
実施の形態1〜3で説明した方法では、中間階層のコンタクトアレイもダイレクトに配線と接続されているコンタクトアレイ同様の大きさであるが、本発明では、中間階層のコンタクトアレイを縮小可能であれば縮小し、中間階層のコンタクトアレイの横を他の配線が同一配線層で配線領域として使用することが可能であるため、配線リソース不足による未結線を防止することができる。
なお、ダイレクトに配線と接続されていない中間階層のコンタクトアレイを敷設し直し、かつ、中間階層の配線も縮小させた際、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超える場合には、図12に示すようにプロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えない複数のコンタクトアレイに分割し配置しても良い。
図12は複数のコンタクトアレイに分割し配置した結果を示す断面図である。図12において、符号901は第1層配線を示し、符号903は第2層配線を示し、符号1202は第3層配線を示し、符号907は第4層配線を示し、符号909は第5層配線を示す。符号902は第1層配線901と第2層配線903とを接続するコンタクトアレイを示す。符号1201は第2層配線903と第3層配線1202とを接続するコンタクトアレイを示す。符号1203は第3層配線1202と第4層配線907とを接続するコンタクトアレイを示す。符号908は第4層配線907と第5層配線909とを接続するコンタクトアレイを示す。
コンタクトアレイ1201、第3層配線1202、および、コンタクトアレイ1203が、複数に分割され配置されているために、コンタクトアレイ1201、第3層配線1202、および、コンタクトアレイ1203の間を他の配線が同一配線層で配線領域として使用することが可能になっていることが分かる。
配線結果に対し、実施の形態1〜3に記載した何れかの方法と同じ方法でコンタクトアレイを生成し直す際に、ダイレクトに配線と接続されていない中間階層のコンタクトアレイに限り、コンタクトアレイ内のコンタクトをプロセスによって決まる間隔以上の間隔で敷設し直し、かつ、中間階層の配線もコンタクトを敷設し直すのに必要な大きさに縮小させた場合に、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えるか確認を仮想的に行い、超えない場合はプロセスによって決まる間隔でコンタクトを敷設し、かつ、中間階層の配線をコンタクトを敷設しなおすのに必要な大きさに縮小させても良い。
以上の方法で、コンタクトが形成される層や絶縁膜の剥がれの発生を防止するものである。
このように構成された半導体集積回路およびその製造方法によると、中間階層のコンタクトアレイを縮小可能であれば縮小し、中間階層のコンタクトアレイの側方の同一配線層を他の配線が配線領域として使用することが可能であるため、配線リソース不足による未結線を防止できる。
また、プロセスによって決まる間隔より広い間隔でコンタクトを敷設することで、コンタクトアレイ内のコンタクト数をプロセスによって決まる単位面積あたりに敷設可能なコンタクト数以下に削減できる。そのため、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の発生を防止できる。
(実施の形態9)
本発明における実施の形態9について図面を用いて説明する。
実施の形態1に記載した方法と同様に、プロセスで定められたデザインルールを用いて各種配線を生成する。なお、プロセスで定められたデザインルールでは、コンタクトは、プロセスによって決まるコンタクトの高さ、幅、間隔でマトリクス状に規則正しく打てるだけ敷設されることになる。
その際、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えるコンタクトアレイを生成することになってしまう場合には、それを避けるために、図14Aに示す千鳥コンタクトアレイを用いて配線を行う。
図14Aは、千鳥コンタクトアレイを示している。図14Aにおいて、符号101は縦方向の配線を示し、符号102は配線101とは層が異なる横方向の配線を示し、符号310は千鳥コンタクトアレイを示す。符号311は千鳥格子状に整列配置されたコンタクトを示し、奇数行と偶数行とで半ピッチ、位置をずらして配置、もしくは奇数列と偶数列とで半ピッチ、位置をずらして配置されている。
図14Bは千鳥コンタクトアレイ310のみを図示している。同図において、符号312は奇数行のコンタクト群を示している。符号313は偶数行のコンタクト群を示している。この千鳥コンタクトアレイ310は、上記したように、奇数行のコンタクト群312と、奇数行のコンタクト群312に対して行方向に略半ピッチシフトした位置に配置される偶数行のコンタクト群313とからなる。そして、奇数行のコンタクト群312のコンタクト間隔および偶数行のコンタクト群313のコンタクト間隔と、奇数行のコンタクト群312同士の行間隔および偶数行のコンタクト群313同士の行間隔とのいずれか少なくとも一方の間隔が、製造プロセスによって決まるコンタクト敷設間隔より広くされる。
また、奇数行のコンタクト群312と偶数行のコンタクト群313の各々のコンタクト間隔とは同じ値に設定される。また、奇数行のコンタクト群312同士の行間隔と偶数行のコンタクト群313同士の行間隔も同じ値に設定される。また、奇数行のコンタクト群312と偶数行のコンタクト群313との行間隔は均一に設定される。
この千鳥コンタクトアレイ310は、コンタクト311を縦方向と横方向とで異なる間隔に配置し、かつ、奇数行と偶数行とで異なるオフセット位置を計算して指定することで、一つのコンタクトアレイ上にコンタクト311を千鳥格子状に配列している。
他の方法として、千鳥コンタクトアレイ310は、各コンタクト(ホール)の座標を計算の上、個々に指定することによって作成することもできる。
この際、奇数行のコンタクト群312を構成する各コンタクトと、偶数行のコンタクト群313を構成する各コンタクトとの間の間隔については、製造プロセスによって必要とされる間隔よりも狭くなることがないように設定されるのはいうまでもないことである。
実施の形態2で説明した方法では、横方向および縦方向からのコンタクトが形成される層や絶縁膜の剥がれの発生を防止することに有効である。
しかし、同じ面積に同じ大きさ、同じ個数でコンタクトを敷設した場合、本実施の形態9の構成で敷設した方が、縦方向および横方向ともに、より大きな間隔でコンタクト311を敷設可能となり、コンタクト311が形成される層や絶縁膜の剥がれの発生の防止効果を高くすることができる。
なお、先行技術のコンタクトアレイを用いて、いったん全ての配線を行った配線結果に対し、プロセスによって決まる単位面積あたりに敷設可能なコンタクト数を超えるコンタクトアレイのみを、千鳥コンタクトアレイ310に置き換えても良い。
プロセスによって決まる単位面積あたりに敷設可能なコンタクト面積以下に削減できれば、プロセスによって決まるコンタクトの高さ、幅を変更したものを用いても、同様の効果が得られる。具体的に説明すると、コンタクトの個数を減少させる際に、コンタクトの高さ、幅を大きくしてもよいということである。
このように構成された半導体集積回路の膜剥がれ防止方法によると、同じ面積に同じ大きさ、同じ個数でコンタクトを敷設した場合、縦方向および横方向ともに、実施の形態2に比べてより大きな間隔で敷設可能となる。
また、コンタクトアレイ内のコンタクト数をプロセスによって決まる単位面積あたりに敷設可能なコンタクト数以下に削減できる。そのため、よりコンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の発生を防止できる。
本発明にかかる半導体集積回路およびその製造方法は、コンタクトが形成される層や絶縁膜の剥がれ、LSIの破壊の防止を実現することが必要な半導体集積回路の設計等の用途にも適用できる。
本発明の実施の形態1の半導体集積回路における横方向広ピッチコンタクトアレイを示す模式図である。 同じく本発明の実施の形態1の半導体集積回路における縦方向広ピッチコンタクトアレイを示す模式図である。 本発明の実施の形態2の半導体集積回路における両方向広ピッチコンタクトアレイを示す模式図である。 本発明の実施の形態3の半導体集積回路における千鳥コンタクトアレイを示す模式図である。 本発明の実施の形態3の半導体集積回路における一方のコンタクトアレイユニットを示す模式図である。 本発明の実施の形態3の半導体集積回路における他方のコンタクトアレイユニットを示す模式図である。 同一ネットで隣接する先行技術の2つのコンタクトアレイを示す模式図である。 図4Aにおける2つのコンタクトアレイを仮想的に1つのコンタクトアレイとみなすことを示す模式図である。 本発明の実施の形態4において敷設したコンタクトアレイを示す模式図である。 図4のコンタクトアレイを元のコンタクトアレイの大きさに戻した結果を示す模式図である。 先行技術のコンタクトアレイを示す模式図である。 本発明の実施の形態1〜3の何れかの手法で敷設したコンタクトアレイを示す模式図である。 本発明の実施の形態5において削減率を変えてコンタクトアレイを生成した結果を示す模式図である。 本発明の実施の形態6において、コンタクトを敷設する領域を2つ以上に分割した結果を示す模式図である。 本発明の実施の形態6において、第1のコンタクトアレイ分割領域に先行技術のコンタクトを敷設した結果を示す模式図である。 本発明の実施の形態6において、第1のコンタクトアレイ分割領域以外の第2〜第4のコンタクトアレイ分割領域にもコンタクトを敷設した結果を示す模式図である。 本発明の実施の形態7において、コンタクトアレイを敷設する領域を3つ以上に分割した結果を示す模式図である。 本発明の実施の形態7において、指定領域間隔で先行技術のコンタクトを敷設した結果を示す模式図である。 先行技術のコンタクトアレイを積み上げて接続していることを示す断面図である。 本発明の実施の形態8において、中間階層のコンタクトアレイを示す立体図である。 本発明の実施の形態8において、敷設しなおしたコンタクトアレイを示す立体図である。 本発明の実施の形態8において、中間階層のコンタクトアレイを縮小した結果を示す立体図である。 本発明の実施の形態8において、中間階層のコンタクトアレイを複数のコンタクトアレイに分割して配置した結果を示す断面図である。 先行技術のコンタクトアレイを示す模式図である。 本発明の実施の形態9の半導体集積回路における千鳥コンタクトアレイを示す模式図である。 本発明の実施の形態9の半導体集積回路におけるコンタクトアレイユニットを示す模式図である。
符号の説明
101 縦方向の配線
102 横方向の配線
103 X方向広ピッチコンタクトアレイ
104 Y方向広ピッチコンタクトアレイ
105 コンタクト
201 両方向広ピッチコンタクトアレイ
202 コンタクト
301 千鳥コンタクトアレイ
302 第1のコンタクトアレイユニット
303 コンタクト
304 第2のコンタクトアレイユニット
305 コンタクト
306 コンタクト
401 縦方向の配線
402a,402b 横方向の配線
403 コンタクトアレイ
404 コンタクトアレイ
405 コンタクト
406 コンタクト
407 領域
408 仮想コンタクトアレイ
409 コンタクト
410 コンタクトアレイ
411 コンタクト
501 コンタクトアレイ
502 コンタクトアレイ
503,504 コンタクト
601 縦方向の配線
602a,602b 横方向の配線
603 コンタクトアレイ
604 コンタクトアレイ
605,606 コンタクト
607,608 コンタクトアレイ
609,610 コンタクト
611 コンタクトアレイ
612 コンタクト
701 縦方向の配線
702 横方向の配線
703 第1のコンタクトアレイ分割領域
704 第2のコンタクトアレイ分割領域
705 第3のコンタクトアレイ分割領域
706 第4のコンタクトアレイ分割領域
707 コンタクト
708 コンタクト
801 縦方向の配線
802 横方向の配線
803 複数のコンタクトアレイ分割領域
804 コンタクト
901 第1層配線
902 コンタクトアレイ
903 第2層配線
904 コンタクトアレイ
905 第3層配線
906 コンタクトアレイ
907 第4層配線
908 コンタクトアレイ
909 第5層配線
1001 コンタクトアレイ
1002 第3層配線
1003 コンタクトアレイ
1004 コンタクトアレイ
1005 第3層配線
1006 コンタクトアレイ
1201 コンタクトアレイ
1202 第3層配線
1203 コンタクトアレイ
1301 縦方向の配線
1302 横方向の配線
1303 コンタクトアレイ

Claims (18)

  1. 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路であって、
    前記コンタクトアレイにおける縦方向および横方向の何れか一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くした半導体集積回路。
  2. 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路であって、
    前記コンタクトアレイにおける縦方向および横方向の両方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くした半導体集積回路。
  3. 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路であって、
    前記コンタクトアレイが第1および第2のコンタクトアレイユニットを重ね合わせて合成した構造を有し、前記第1および第2のコンタクトアレイユニットが複数のコンタクトを縦方向および横方向に整列して敷設した構造を有し、前記第1および第2のコンタクトアレイユニットの各々における縦方向および横方向の何れか少なくとも一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くし、かつ前記第1のコンタクトアレイのコンタクト形成位置が縦方向および横方向ともに前記第2のコンタクトアレイのコンタクト形成位置の中間に位置するように前記第1および第2のコンタクトアレイの重ね合わせ位置をずらせている半導体集積回路。
  4. 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路であって、
    製造プロセスによって決まる単位面積の領域の重なりを許してチップ全体を掃引して、前記単位面積の領域内に存在する縦横に整列して敷設された前記コンタクトの個数または面積を求め、単位面積の領域内部に含まれるコンタクトの個数または面積が規定値以下になるようにコンタクト敷設間隔を広げた半導体集積回路。
  5. コンタクト敷設間隔を広げるときのコンタクトの削減率を、コンタクトアレイの大きさによって異ならせた請求項1、2、3または4に記載の半導体集積回路。
  6. 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路であって、
    前記コンタクトアレイを2つ以上のコンタクトアレイ領域に分割し、少なくとも1つのコンタクトアレイ領域には製造プロセスによって決まるコンタクト敷設間隔以上の間隔で前記コンタクトを敷設し、残りのコンタクトアレイ領域には前記少なくとも1つのコンタクトアレイ領域のコンタクト敷設間隔よりも広いコンタクト敷設間隔で前記コンタクトを敷設した半導体集積回路。
  7. 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路であって、
    前記コンタクトアレイを、3つ以上のコンタクトアレイ領域に分割し、単位面積の領域内に存在する前記コンタクトの個数または面積を求め、単位面積の領域内部に含まれるコンタクトの個数または面積が規定値以下になるように、指定領域間隔をあけて配置された少なくとも2つ以上のコンタクトアレイ領域の各々に、製造プロセスによって決まるコンタクト敷設間隔以上の間隔で前記コンタクトを敷設した半導体集積回路。
  8. コンタクトアレイが3層以上にわたって縦積みされており、中間層のコンタクトアレイは、コンタクト敷設間隔を広げた結果、中間層のコンタクトアレイに残るコンタクトを、プロセスによって決まるコンタクト間隔以上の間隔で並べ直すことにより、前記中間層のコンタクトアレイの領域を最上層および最下層のコンタクトアレイの領域より狭めた請求項1、2、3または4に記載の半導体集積回路。
  9. 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する半導体集積回路の製造方法であって、
    前記コンタクトアレイにおける縦方向および横方向の何れか一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くする半導体集積回路の製造方法。
  10. 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する半導体集積回路の製造方法であって、
    前記コンタクトアレイにおける縦方向および横方向の両方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くする半導体集積回路の製造方法。
  11. 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する半導体集積回路の製造方法であって、
    複数のコンタクトを縦方向および横方向に整列して敷設した第1および第2のコンタクトアレイユニットを重ね合わせて前記コンタクトアレイを合成するときに、前記第1および第2のコンタクトアレイユニットの各々における縦方向および横方向の何れか少なくとも一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くし、かつ前記第1のコンタクトアレイのコンタクト形成位置が縦方向および横方向ともに前記第2のコンタクトアレイのコンタクト形成位置の中間に位置するように前記第1および第2のコンタクトアレイの重ね合わせ位置をずらせている半導体集積回路の製造方法。
  12. 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する半導体集積回路の製造方法であって、
    製造プロセスによって決まる単位面積の領域の重なりを許してチップ全体を掃引して、前記単位面積の領域内に存在する縦横に整列して敷設された前記コンタクトの個数または面積を求め、単位面積の領域内部に含まれるコンタクトの個数または面積が規定値以下になるようにコンタクト敷設間隔を広げる半導体集積回路の製造方法。
  13. コンタクト敷設間隔を広げるときのコンタクトの削減率を、コンタクトアレイの大きさによって異ならせる請求項9、10、11または12に記載の半導体集積回路の製造方法。
  14. 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する半導体集積回路の製造方法であって、
    前記コンタクトアレイを2つ以上のコンタクトアレイ領域に分割し、少なくとも1つのコンタクトアレイ領域には製造プロセスによって決まるコンタクト敷設間隔以上の間隔で前記コンタクトを敷設し、残りのコンタクトアレイ領域には少なくとも1つのコンタクトアレイ領域のコンタクト敷設間隔よりも広いコンタクト敷設間隔で前記コンタクトを敷設する半導体集積回路の製造方法。
  15. 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する半導体集積回路の製造方法であって、
    前記コンタクトアレイを、3つ以上のコンタクトアレイ領域に分割し、単位面積の領域内に存在する前記コンタクトの個数または面積を求め、単位面積の領域内部に含まれるコンタクトの個数または面積が規定値以下になるように、指定領域間隔をあけて配置された少なくとも2つ以上のコンタクトアレイ領域の各々に、製造プロセスによって決まるコンタクト敷設間隔以上の間隔で前記コンタクトを敷設する半導体集積回路の製造方法。
  16. コンタクトアレイが3層以上にわたって縦積みされており、中間層のコンタクトアレイは、コンタクト敷設間隔を広げた結果、中間層のコンタクトアレイに残るコンタクトを、プロセスによって決まるコンタクト間隔以上の間隔で並べ直すことにより、前記中間層のコンタクトアレイの領域を最上層および最下層のコンタクトアレイの領域より狭める請求項9、10、11または12に記載の半導体集積回路の製造方法。
  17. 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路であって、
    前記コンタクトアレイが奇数行のコンタクト群と、前記奇数行のコンタクト群に対して行方向に略半ピッチシフトした位置に配置される偶数行のコンタクト群とからなり、前記奇数行のコンタクト群のコンタクト間隔および前記偶数行のコンタクト群のコンタクト間隔と、前記奇数行のコンタクト群同士の行間隔および前記偶数行のコンタクト群同士の行間隔とのいずれか少なくとも一方の間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くした半導体集積回路。
  18. コンタクト敷設間隔を広げるときのコンタクトの削減率を、コンタクトアレイの大きさによって異ならせた請求項17に記載の半導体集積回路。

JP2003356283A 2002-10-18 2003-10-16 半導体集積回路 Expired - Lifetime JP4627621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003356283A JP4627621B2 (ja) 2002-10-18 2003-10-16 半導体集積回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002304218 2002-10-18
JP2003356283A JP4627621B2 (ja) 2002-10-18 2003-10-16 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2004158846A true JP2004158846A (ja) 2004-06-03
JP4627621B2 JP4627621B2 (ja) 2011-02-09

Family

ID=32827988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003356283A Expired - Lifetime JP4627621B2 (ja) 2002-10-18 2003-10-16 半導体集積回路

Country Status (1)

Country Link
JP (1) JP4627621B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165091A (ja) * 2004-12-03 2006-06-22 Nec Electronics Corp 半導体集積装置、その設計方法、設計装置、およびプログラム
US7935630B2 (en) 2007-01-12 2011-05-03 Fujitsu Semiconductor Limited Wiring structure and wiring designing method
JP2013120797A (ja) * 2011-12-06 2013-06-17 Toshiba Corp 半導体装置
JP2013206945A (ja) * 2012-03-27 2013-10-07 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243552A (ja) * 1988-03-25 1989-09-28 Hitachi Ltd 多層配線構造
JPH02140952A (ja) * 1988-11-21 1990-05-30 Nec Corp 集積回路の電源配線方法
JPH05190687A (ja) * 1992-01-09 1993-07-30 Yamaha Corp 集積回路装置
JP2000058583A (ja) * 1998-08-06 2000-02-25 Fujitsu Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243552A (ja) * 1988-03-25 1989-09-28 Hitachi Ltd 多層配線構造
JPH02140952A (ja) * 1988-11-21 1990-05-30 Nec Corp 集積回路の電源配線方法
JPH05190687A (ja) * 1992-01-09 1993-07-30 Yamaha Corp 集積回路装置
JP2000058583A (ja) * 1998-08-06 2000-02-25 Fujitsu Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165091A (ja) * 2004-12-03 2006-06-22 Nec Electronics Corp 半導体集積装置、その設計方法、設計装置、およびプログラム
US7935630B2 (en) 2007-01-12 2011-05-03 Fujitsu Semiconductor Limited Wiring structure and wiring designing method
JP2013120797A (ja) * 2011-12-06 2013-06-17 Toshiba Corp 半導体装置
JP2013206945A (ja) * 2012-03-27 2013-10-07 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US9219145B2 (en) 2012-03-27 2015-12-22 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9577090B2 (en) 2012-03-27 2017-02-21 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP4627621B2 (ja) 2011-02-09

Similar Documents

Publication Publication Date Title
CN100546024C (zh) 具有对角方向线路的半导体集成电路器件及其布置方法
US8969923B2 (en) Methods and apparatus for layout of three dimensional matrix array memory for reduced cost patterning
JP4882455B2 (ja) 半導体集積回路のユニットセルおよびユニットセルを使用した配線方法および配線プログラム
US20080315348A1 (en) Pitch by Splitting Bottom Metallization Layer
JPH09162279A (ja) 半導体集積回路装置およびその製造方法
JPH0529456A (ja) 半導体集積回路装置
CN103972157A (zh) 用于多重图案化技术的导线布线
CN101355077A (zh) 半导体装置的设计方法及半导体装置
CN102456550A (zh) 利用单图案化隔离件技术的双图案化技术
JP2778612B2 (ja) 半導体装置
JP4820542B2 (ja) 半導体集積回路
JP2007250933A (ja) 半導体集積回路およびそのレイアウト設計方法
JP4627621B2 (ja) 半導体集積回路
US20070200245A1 (en) Semiconductor device and pattern generating method
JP2009245961A (ja) 半導体集積回路
WO2010084533A1 (ja) 半導体集積回路の電源配線構造
US6989597B2 (en) Semiconductor integrated circuit and method of manufacturing the same
CN116050343A (zh) 一种电源网络布线方法
JP5097997B2 (ja) 配線素子ブロックとそれを含む半導体チップ
JP4219150B2 (ja) 半導体集積回路設計方法および半導体集積回路
JP4535311B2 (ja) 半導体装置の配線構造
JP2004128315A (ja) 半導体集積回路及びその配線方法
KR20090081876A (ko) 자기정렬 이중패터닝을 이용한 연결패드 형성을 위한 낸드플래시 메모리의레이아웃
JP2002280456A (ja) 半導体スタンダードセルを用いた半導体装置及びそのレイアウト方法
JP5177951B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060508

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4627621

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

EXPY Cancellation because of completion of term