JP5177951B2 - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP5177951B2
JP5177951B2 JP2005347168A JP2005347168A JP5177951B2 JP 5177951 B2 JP5177951 B2 JP 5177951B2 JP 2005347168 A JP2005347168 A JP 2005347168A JP 2005347168 A JP2005347168 A JP 2005347168A JP 5177951 B2 JP5177951 B2 JP 5177951B2
Authority
JP
Japan
Prior art keywords
power supply
upper layer
wiring
contact
contact material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005347168A
Other languages
English (en)
Other versions
JP2007157790A (ja
Inventor
真琴 市田
正典 和田
数馬 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Digital Media Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Digital Media Engineering Corp filed Critical Toshiba Corp
Priority to JP2005347168A priority Critical patent/JP5177951B2/ja
Priority to US11/564,635 priority patent/US7973340B2/en
Publication of JP2007157790A publication Critical patent/JP2007157790A/ja
Application granted granted Critical
Publication of JP5177951B2 publication Critical patent/JP5177951B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118Masterslice integrated circuits
    • H01L27/11803Masterslice integrated circuits using field effect technology
    • H01L27/11807CMOS gate arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

この発明は、半導体集積回路に関するものであり、例えばシステムLSIなどの電源消費が大きい半導体集積回路に用いられる電源供給方式に関するものである。
近年、システムLSIなどの半導体集積回路においては、トランジスタの高集積化が進み、多層にわたって形成された電源配線の抵抗による電圧降下が無視できなくなっている。このような半導体集積回路では、電源ピンに接続された上層の電源配線から、下層に形成された所定の電気的な機能を実現する機能セル(例えば、論理積ゲート、論理和ゲートなど)の電源配線(以下、セル電源配線と記す)へ電源を供給している。ここで、電源供給方式には、多層かつ格子状に電源配線を形成し、電源を供給する格子状電源電圧構造が用いられている(例えば、特許文献1参照)。
このように上層電源配線からセル電源配線まで、複数の格子状電源配線を経由して電源を供給する方式では、上層においては太い幅の電源配線を使用できるが、下層に行くほど細い幅の電源配線しか使用できないため、電源配線による電圧降下が大きくなるという問題がある。また、これを防ぐには、下層に形成する電源配線間の間隔を狭めて電源配線を増やさなければならない。しかし、下層では電源配線と通常配線とが同じ配線層を使用するため、電源配線間の間隔を狭めて電源配線を増やした場合、通常配線に使用できる領域が減少するという問題がある。
特開2000−11011号公報
この発明は、上層の電源配線から下層の電源配線への電源供給において、電源の電圧降下を低減でき、さらに下層における通常配線を形成するための領域の減少を抑制できる半導体集積回路を提供することを目的とする。
実施態様の半導体集積回路は、半導体基板上に形成された、所定の電気的な機能を実現するための機能セルと、前記半導体基板上の第1の方向に延伸し、前記機能セルに電源を供給する第1、第2のセル電源配線と、前記第1、第2のセル電源配線上に形成され、前記電源が供給される第1、第2の中間層電源配線と、前記第1、第2の中間層電源配線上に形成され、前記第1の方向と直交する第2の方向に延伸し、外部から前記電源が供給される第1の上層電源配線と、前記第1のセル電源配線と前記第1の上層電源配線との間に前記第1の中間層電源配線を介して形成された第1のコンタクト材と、前記第2のセル電源配線と前記第1の上層電源配線との間に前記第2の中間層電源配線を介して形成され、前記第1の上層電源配線の幅内において、前記第1の方向で前記第1のコンタクト材を通る直線上、及び前記第2の方向で前記第1のコンタクト材を通る直線上からずれるように配置された第2のコンタクト材とを具備し、前記第1、第2のセル電源配線の幅は、前記第1の上層電源配線の幅よりも狭いことを特徴とする。
この発明によれば、上層の電源配線から下層の電源配線への電源供給において、電源の電圧降下を低減でき、さらに下層における通常配線を形成するための領域の減少を抑制できる半導体集積回路を提供することが可能である。
以下、図面を参照してこの発明の実施形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
[第1実施形態]
まず、この発明の第1実施形態の半導体集積回路について説明する。
図1は、第1実施形態の半導体集積回路の構成を示すレイアウト図である。
半導体基板の最上層には電源配線(以下、上層電源配線と記す)M6が形成され、この上層電源配線M6の下方の中間層には電源配線(以下、中間層電源配線と記す)M5、M4、M3が順に形成されている。さらに、中間層電源配線M3の下方の機能セルが形成されるセル層には、機能セルへ電源を供給するセル電源配線M2が形成されている。機能セルは、所定の電気的な機能を実現する回路である。上層電源配線M6は外部電源ピンに接続されており、上層電源配線M6には外部より電源が入力されている。中間層電源配線M5、M4、M3、及びセル電源配線M2には、上層電源配線M6から柱状のコンタクト材を介して電源が供給される。
上層電源配線M6は、基準電圧(例えば、接地電圧)Vssが供給される基準電圧配線M6Sと、電源電圧VDDが供給される電源電圧配線M6Dとを有する。基準電圧配線M6Sと電源電圧配線M6Dは、縦方向(第2の方向)に直線状にそれぞれ延伸しており、間隔を開けて交互に平行に配列されている。
セル電源配線M2は、基準電圧Vssが供給される基準電圧配線M2Sと、電源電圧VDDが供給される電源電圧配線M2Dとを有する。基準電圧配線M2Sと電源電圧配線M2Dは、縦方向と直交する横方向(第1の方向)に直線状にそれぞれ延伸しており、間隔を開けて交互に平行に配列されている。
また、基準電圧配線M6Sと基準電圧配線M2Sとの間には、これらを電気的に接続する柱状のコンタクト材CSL、CSC、CSRが形成されている。これらコンタクト材は、図1に示すように、基準電圧配線M6Sの配線幅内で左、中央、右へとずれて配置されている。詳述すると、第1、第2、第3の基準電圧配線M2Sが電源電圧配線M2Dを間に挟んで配列されている。そして、第1の基準電圧配線M2Sと基準電圧配線M6Sとを接続するコンタクト材CSLが基準電圧配線M6Sの配線幅の一方の端部側に配置される。さらに、第2の基準電圧配線M2Sと基準電圧配線M6Sとを接続するコンタクト材CSCが基準電圧配線M6Sの配線幅の中央部に配置され、第3の基準電圧配線M2Sと基準電圧配線M6Sとを接続するコンタクト材CSRが配線幅の他方の端部側に配置されている。
また、電源電圧配線M6Dと電源電圧配線M2Dとの間には、これらを電気的に接続する柱状のコンタクト材CDL、CDC、CDRが形成されている。これらコンタクト材は、図1に示すように、電源電圧配線M6Dの配線幅内で左、中央、右へとずれて配置されている。詳述すると、第1、第2、第3の電源電圧配線M2Dが基準電圧配線M2Sを間に挟んで配列されている。そして、第1の電源電圧配線M2Dと電源電圧配線M6Dとを接続するコンタクト材CDLが電源電圧配線M6Dの配線幅の一方の端部側に配置される。さらに、第2の電源電圧配線M2Dと電源電圧配線M6Dとを接続するコンタクト材CDCが電源電圧配線M6Dの配線幅の中央部に配置され、第3の電源電圧配線M2Dと電源電圧配線M6Dとを接続するコンタクト材CDRが配線幅の他方の端部側に配置されている。
コンタクト材CSL、CSC、CSRは、以下のような所定のルールにて配置されている。図1に示すように、縦方向及び横方向において、間隔6の間に3つのコンタクト材CSL、CSC、CSRが配置される。コンタクト材CSLとコンタクト材CSCとの間隔は2であり、コンタクト材CSCとコンタクト材CSRとの間隔は2である。このような間隔でコンタクト材CSL、CSC、CSRを配置することにより、縦方向及横方向に形成される通常配線を効率良く配置することができる。コンタクト材CDL、CDC、CDRについても、同様に前記ルールにて配置されている。
この第1実施形態では、このようにコンタクト材CSL、CSC、CSR、またはCDL、CDC、CDRを、縦方向に一直線上に配置せず、ずらして配置することにより、機能セルが形成されるセル層などの下層における通常配線の形成領域を損ねることなく、下層配線に電源供給を効率良く行うことができる。例えば、コンタクト材を縦方向に一直線上に並べた場合、コンタクト材が壁状になり、通常配線を通すための領域が大きく制限される。この第1実施形態では、このような制限を減少させることができる。
なお、上層電源配線M6とセル電源配線M2とが完全に重なっている領域では、前述したように、柱状のコンタクト材をずらして配置すればよい。しかし、領域によっては、上層電源配線M6とセル電源配線M2とが完全には重ならない領域がある。このような領域では、上層電源配線M6とセル電源配線M2とが重なっている領域に、コンタクト材を配置することにより、セル電源配線M2に十分な電源を供給できる。例えば、右端部分では、領域A、Bにて示すように、柱状のコンタクト材の形成位置が中央部分と異なっている。これは、上層電源配線M6とセル電源配線M2とが完全に重なっている領域と同じように、コンタクト材をずらして形成すると、セル電源配線M2からコンタクト材がはみ出してしまうからである。このような場合は、上層電源配線M6とセル電源配線M2とが重なっている領域に、コンタクト材を配置する。
図2は、図1におけるコンタクト材部分を拡大したレイアウト図である。図3は、コンタクト材部分の構造を示す斜視図である。
図2及び図3に示すように、セル電源配線M2の配線幅にちょうど収まるように、セル電源配線M2上にコンタクト材V3を形成する。このコンタクト材V3上に、セル電源配線M2と同じ配線幅の中間層電源配線M3を形成し、さらに、中間層電源配線M3上にコンタクト材V4、中間層電源配線M4、及びコンタクト材V5を順に形成することにより、柱状のコンタクト材が構成される。コンタクト材V3、V4、V5の各々は、絶縁層を間に挟んだ4つの柱状のコンタクトプラグからなっている。コンタクト材V5上には中間層電源配線M5が形成され、この中間層電源配線M5上にはコンタクト材V6が形成される。さらに、コンタクト材V6上には、上層電源配線M6が形成されている。中間層電源配線M5から上層電源配線M6へ接続するコンタクト材V6に関しては、中間層電源配線M5より下層とデザインルールが異なるため、コンタクトプラグの個数が変更され、2つのコンタクトプラグからなっている。
また、コンタクト材V3、V4、V5、V6の周囲には図示しない層間絶縁膜がそれぞれ配置されており、コンタクト材V3、V4、V5、V6は、層間絶縁膜に埋め込まれるように形成されている。
第1実施形態では、上層電源配線と下層のセル電源配線との間に、これらを電気的に接続するコンタクト材が形成されており、上層電源配線からセル電源配線まで、電源電圧が供給されている。これにより、上層電源配線とセル電源配線との間に存在する、細い配線からなる中間層電源配線を電源が通らなくてすむため、電源の電圧降下を低減することができる。また、柱状のコンタクト材を一直線上に配置せず少しずつずらして配置することにより、コンタクト材が通常配線の形成にあたり妨げになるのを低減できる。
さらに、コンタクト材CSL、CSC、CSR、及びCDL、CDC、CDRは、それぞれ4つの柱状のコンタクトプラグから構成されている。このように、4つの柱状のコンタクトプラグで構成することにより、例えば、1つのコンタクトプラグが断線した場合でも、他のコンタクトプラグにより電気的に接続することができる。この結果、コンタクト材CSL、CSC、CSR、及びCDL、CDC、CDRの信頼性を高めることができる。
[第2実施形態]
次に、この発明の第2実施形態の半導体集積回路について説明する。前記第1実施形態における構成と同様の部分には同じ符号を付す。
図4は、第2実施形態の半導体集積回路の構成を示すレイアウト図である。
この第2実施形態は、セル電源配線M2まで効率よい電源供給を行うために、上層の電源配線に補強を加えた構成を有している。
半導体基板の最上層には、上層電源配線M7が形成され、この上層電源配線M7の下方には上層電源配線MM6が形成されている。上層電源配線MM6の下方の中間層には、中間層電源配線M5、M4、M3が順に形成されている。さらに、中間層電源配線M3の下方の機能セルが形成されるセル層には、機能セルへ電源を供給するセル電源配線M2が形成されている。上層電源配線M7、MM6は外部電源ピンに接続されており、上層電源配線M7、MM6には外部より電源が入力されている。上層電源配線M7とMM6との間は、コンタクト材を介して電気的に接続されている。中間層電源配線M5、M4、M3、及びセル電源配線M2には、上層電源配線M7、MM6から柱状のコンタクト材を介して電源が供給される。
上層電源配線M7は、基準電圧Vssが供給される基準電圧配線M7Sと、電源電圧VDDが供給される電源電圧配線M7Dとを有する。基準電圧配線M7Sと電源電圧配線M7Dは、縦方向に直線状にそれぞれ延伸しており、間隔を開けて交互に平行に配列されている。上層電源配線MM6は、基準電圧Vssが供給される基準電圧配線MM6Sと、電源電圧VDDが供給される電源電圧配線MM6Dとを有する。基準電圧配線MM6Sと電源電圧配線MM6Dは、縦方向と直交する横方向に直線状にそれぞれ延伸しており、間隔を開けて交互に平行に配列されている。さらに、セル電源配線M2は、基準電圧Vssが供給された基準電圧配線M2Sと、電源電圧VDDが供給された電源電圧配線M2Dを有する。基準電圧配線M2Sと電源電圧配線M2Dは、縦方向と直交する横方向に直線状にそれぞれ延伸しており、間隔を開けて交互に平行に配列されている。
また、基準電圧配線M7S、基準電圧配線MM6S、及び基準電圧配線M2Sが重なった領域には、これらを電気的に接続する補強を加えたコンタクト材CPSが形成されている。コンタクト材CPSの構造は後で詳述する。さらに、基準電圧配線M7Sと基準電圧配線M2Sとの間には、これらを電気的に接続する、補強を加えていない柱状のコンタクト材CSL2、CSC2、CSR2が形成されている。これらコンタクト材は、図4に示すように、基準電圧配線M7Sの配線幅内で左、中央、右へとずれて配置されている。詳述すると、第1、第2、第3の基準電圧配線M2Sが電源電圧配線M2Dを間に挟んで配列されている。そして、第1の基準電圧配線M2Sと基準電圧配線M7Sとを接続するコンタクト材CSL2が基準電圧配線M7Sの配線幅の一方の端部側に配置される。さらに、第2の基準電圧配線M2Sと基準電圧配線M7Sとを接続するコンタクト材CSC2が基準電圧配線M7Sの配線幅の中央部に配置され、第3の基準電圧配線M2Sと基準電圧配線M7Sとを接続するコンタクト材CSR2が配線幅の他方の端部側に配置されている。
電源電圧配線M7D、電源電圧配線MM6D、及び電源電圧配線M2Dが重なった領域には、これらを電気的に接続する補強したコンタクト材CPDが形成されている。コンタクト材CPDの構造は後で詳述する。さらに、電源電圧配線M7Dと電源電圧配線M2Dとの間には、これらを電気的に接続する、補強を加えていない柱状のコンタクト材CDL2、CDC2、CDR2が形成されている。これらコンタクト材は、図4に示すように、電源電圧配線M7Dの配線幅内で左、中央、右へとずれて配置されている。詳述すると、第1、第2、第3の電源電圧配線M2Dが基準電圧配線M2Sを間に挟んで配列されている。そして、第1の電源電圧配線M2Dと電源電圧配線M7Dとを接続するコンタクト材CDL2が電源電圧配線M7Dの配線幅の一方の端部側に配置される。さらに、第2の電源電圧配線M2Dと電源電圧配線M7Dとを接続するコンタクト材CDC2が電源電圧配線M7Dの配線幅の中央部に配置され、第3の電源電圧配線M2Dと電源電圧配線M7Dとを接続するコンタクト材CDR2が配線幅の他方の端部側に配置されている。
この第2実施形態では、縦方向に形成された最上層の上層電源配線M7に加えて、縦方向と直交する横方向に形成された上層電源配線MM6を外部からの電源供給用として用いることにより、電源配線M7とMM6との間を補強することができるため、上層電源配線M7からセル電源配線M2まで効率よい電源供給を行うことができる。
図5は、図4におけるコンタクト材を拡大したレイアウト図である。図6は補強を加えたコンタクト材の構造を示す斜視図であり、図7は補強を加えないコンタクト材の構造を示す斜視図である。
まず、補強を加えたコンタクト材CPS、CPDの構造は以下のようになっている。図5及び図6に示すように、セル電源配線M2の配線幅にちょうど収まるように、セル電源配線M2上にコンタクト材V3を形成する。このコンタクト材V3上に、セル電源配線M2と同じ配線幅の中間層電源配線M3を形成し、さらに、中間層電源配線M3上にコンタクト材V4、中間層電源配線M4、コンタクト材V5、中間層電源配線M5、及びコンタクト材V6を順に形成することにより、柱状のコンタクト材が構成される。コンタクト材V3、V4、V5、V6は、絶縁層を間に挟んだ4つの柱状のコンタクトプラグからなっている。
コンタクト材V6上には上層電源配線MM6が形成され、この上層電源配線MM6上にはコンタクト材V7が形成される。さらに、コンタクト材V7上には、上層電源配線M7が形成されている。上層電源配線MM6から上層電源配線M7へ接続するコンタクト材V7に関しては、上層電源配線MM6より下層とデザインルールが異なるため、コンタクトプラグの個数が変更され、上層電源配線MM6の延伸方向に沿って配列された複数のコンタクトプラグからなっている。
コンタクト材V3、V4、V5、V6、V7の周囲には図示しない層間絶縁膜がそれぞれ配置されており、コンタクト材V3、V4、V5、V6、V7は、層間絶縁膜に埋め込まれるように形成されている。
また、補強を加えていないコンタクト材CSL2、CSC2、CSR2、及びCDL2、CDC2、CDR2の構造は以下のようになっている。図5及び図7に示すように、セル電源配線M2の配線幅にちょうど収まるように、セル電源配線M2上にコンタクト材V3を形成する。このコンタクト材V3上に、セル電源配線M2と同じ配線幅の中間層電源配線M3を形成し、さらに、中間層電源配線M3上にコンタクト材V4、中間層電源配線M4、コンタクト材V5、中間層電源配線M5、及びコンタクト材V6を順に形成することにより、柱状のコンタクト材が構成される。コンタクト材V3、V4、V5、V6は、絶縁層を間に挟んだ4つの柱状のコンタクトプラグからなっている。
コンタクト材V6上には上層電源配線MM6が形成され、この上層電源配線MM6上にはコンタクト材V7が形成される。さらに、コンタクト材V7上には、上層電源配線M7が形成されている。上層電源配線MM6から上層電源配線M7へ接続するコンタクト材V7に関しては、上層電源配線MM6より下層とデザインルールが異なるため、コンタクトプラグの個数が変更され、2つのコンタクトプラグからなっている。
コンタクト材V3、V4、V5、V6、V7の周囲には図示しない層間絶縁膜がそれぞれ配置されており、コンタクト材V3、V4、V5、V6、V7は、層間絶縁膜に埋め込まれるように形成されている。
第2実施形態では、上層電源配線と下層のセル電源配線との間に、これらを電気的に接続するコンタクト材が形成されており、上層電源配線からセル電源配線まで、電源電圧が供給されている。これにより、上層電源配線とセル電源配線との間に存在する、細い配線からなる中間層電源配線を電源が通らなくてすむため、電源の電圧降下を低減することができる。また、柱状のコンタクト材を一直線上に配置せず少しずつずらして配置することにより、コンタクト材が通常配線の形成にあたり妨げになるのを低減できる。
さらに、第2実施形態では、縦方向に形成された最上層の上層電源配線M7に加えて、縦方向と直交する横方向に形成された上層電源配線MM6を外部からの電源供給用として用いることにより、電源配線M7とMM6との間を補強することができるため、上層電源配線M7からセル電源配線M2まで効率よい電源供給を行うことができる。また、補強を加えた上層電源配線MM6の幅を、補強を加えていない上層電源配線MM6の幅より太くしているのは、配線抵抗を低減させるためである。その他の構成及び効果は第1実施形態と同様である。
[第3実施形態]
次に、この発明の第3実施形態の半導体集積回路について説明する。前記第1実施形態における構成と同様の部分には同じ符号を付す。
図8は、第3実施形態の半導体集積回路の構成を示すレイアウト図である。
この第3実施形態は、最上層の上層電源配線M6をL字型にレイアウトした構成を有している。上層電源配線M6を構成する基準電圧配線M6Sと電源電圧配線M6Dは、これらに接続される基準電圧配線M2Sあるいは電源電圧配線M2Dによって配線M6SとM6Dがショートしないように、半導体集積回路の右側半分を1段ずらしてレイアウトされている。すなわち、半導体集積回路において右側半分の電源電圧配線M6Dと基準電圧配線M6Sを、左側半分の電源電圧配線M6Dと基準電圧配線M6Sにおける横方向の配線に対して、1配線分だけ縦方向にずらしてレイアウトしている。
また、基準電圧配線M6Sと基準電圧配線M2Sとの間には、これらを電気的に接続する柱状のコンタクト材CSが形成され、電源電圧配線M6Dと電源電圧配線M2Dとの間にはこれらを電気的に接続する柱状のコンタクト材CDが形成されている。この場合、柱状のコンタクト材CS、CDには図3に示したものと同様のものを用いている。
この第3実施形態では、半導体集積回路の右側半分に配置された基準電圧配線M6Sと電源電圧配線M6Dを1段ずらしてレイアウトすることにより、これらのショートを防止している。また、柱状のコンタクト材を所定の間隔でずらして配置することにより、通常配線が形成される領域をより多く確保することができる。
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
この発明の第1実施形態の半導体集積回路の構成を示すレイアウト図である。 第1実施形態の半導体集積回路におけるコンタクト材を拡大したレイアウト図である。 図2に示したコンタクト材の構造を示す斜視図である。 この発明の第2実施形態の半導体集積回路の構成を示すレイアウト図である。 第2実施形態の半導体集積回路におけるコンタクト材を拡大したレイアウト図である。 図5に示した、補強を加えたコンタクト材の構造を示す斜視図である。 図5に示した、補強を加えないコンタクト材の構造を示す斜視図である。 この発明の第3実施形態の半導体集積回路の構成を示すレイアウト図である。
符号の説明
M6…上層電源配線、M6S…基準電圧配線、M6D…電源電圧配線、M5、M4、M3…中間層電源配線、M2…セル電源配線、M2S…基準電圧配線、M2D…電源電圧配線、Vss…基準電圧(例えば、接地電圧)、VDD…電源電圧、CSL、CSC、CSR、CDL、CDC、CDR…コンタクト材、M7…上層電源配線、MM6…上層電源配線、M7S…基準電圧配線、M7D…電源電圧配線、MM6S…基準電圧配線、MM6D…電源電圧配線、CPS…コンタクト材、CSL2、CSC2、CSR2、CDL2、CDC2、CDR2…コンタクト材、CPD…コンタクト材。

Claims (12)

  1. 半導体基板上に形成された、所定の電気的な機能を実現するための機能セルと、
    前記半導体基板上の第1の方向に延伸し、前記機能セルに電源を供給する第1、第2のセル電源配線と、
    前記第1、第2のセル電源配線上に形成され、前記電源が供給される第1、第2の中間層電源配線と、
    前記第1、第2の中間層電源配線上に形成され、前記第1の方向と直交する第2の方向に延伸し、外部から前記電源が供給される第1の上層電源配線と、
    前記第1のセル電源配線と前記第1の上層電源配線との間に前記第1の中間層電源配線を介して形成された第1のコンタクト材と、
    前記第2のセル電源配線と前記第1の上層電源配線との間に前記第2の中間層電源配線を介して形成され、前記第1の上層電源配線の幅内において、前記第1の方向で前記第1のコンタクト材を通る直線上、及び前記第2の方向で前記第1のコンタクト材を通る直線上からずれるように配置された第2のコンタクト材と、
    を具備し、
    前記第1、第2のセル電源配線の幅は、前記第1の上層電源配線の幅よりも狭いことを特徴とする半導体集積回路。
  2. 前記第1、第2の中間層電源配線と前記第1の上層電源配線との間に形成され、前記第1の方向に延伸し、外部及び前記第1の上層電源配線から前記電源が供給される第2の上層電源配線をさらに具備することを特徴とする請求項1に記載の半導体集積回路。
  3. 前記第1、第2のセル電源配線と前記第1、第2の中間層電源配線との間、及び前記第1、第2の中間層電源配線と前記第1の上層電源配線との間には層間絶縁膜がそれぞれ形成され、
    前記第1、第2のコンタクト材は前記層間絶縁膜内に埋め込まれていることを特徴とする請求項1に記載の半導体集積回路。
  4. 前記第1、第2のコンタクト材は、絶縁層にて分離された複数のコンタクトプラグから構成されていることを特徴とする請求項3に記載の半導体集積回路。
  5. 前記第1、第2のコンタクト材は、前記第1、第2の中間層電源配線と前記第1の上層電源配線とをそれぞれ接続する複数の上層コンタクトプラグと、前記前記第1、第2の中間層電源配線と前記第1、第2のセル電源配線とをそれぞれ接続する複数の下層コンタクトプラグとを含み、
    前記上層コンタクトプラグの個数と前記下層コンタクトプラグの個数とが互いに異なることを特徴とする請求項4に記載の半導体集積回路。
  6. 前記上層コンタクトプラグの個数は、前記下層コンタクトプラグの個数よりも少ないことを特徴とする請求項5に記載の半導体集積回路。
  7. 前記第1、第2のコンタクト材は、それぞれ4つの柱状のコンタクトプラグから構成されることを特徴とする請求項4に記載の半導体集積回路。
  8. 前記半導体基板上の第1の方向に延伸し、前記第1、第2のセル電源配線の間に配置され、前記機能セルに電源を供給する第3のセル電源配線と、
    前記第3のセル電源配線上に形成され、前記電源が供給される第3の中間層電源配線と、
    前記第3のセル電源配線と前記第1の上層電源配線との間に前記第3の中間層電源配線を介して形成され、前記第1の上層電源配線の幅内において、前記第1の方向で前記第1のコンタクト材を通る直線上、及び前記第2の方向で前記第1のコンタクト材を通る直線上からずれるように配置された第3のコンタクト材と、
    をさらに具備し
    前記第3のコンタクト材は、前記第1、第2の方向において前記第1のコンタクト材と前記第2のコンタクト材との中間に位置することを特徴とする請求項1に記載の半導体集積回路。
  9. 前記半導体基板上の第1の方向に延伸し、前記第1、第2のセル電源配線の間に配置され、前記機能セルに電源を供給する第3のセル電源配線と、
    前記第1、第2、第3のセル電源配線上に形成され、前記第2の方向に延伸し、外部から前記電源が供給され、前記第1の上層電源配線と同じ層に、前記第1の上層電源配線と隣接するように配置された第2の上層電源配線と、
    前記第3のセル電源配線と前記第2の上層電源配線との間に形成され、前記第2の上層電源配線の幅内において、前記第1の方向で前記第1、第2のコンタクト材を通るそれぞれの直線上からずれるように配置された第3のコンタクト材と、
    をさらに具備することを特徴とする請求項1に記載の半導体集積回路。
  10. 前記半導体基板上の第1の方向に延伸し、前記第1、第2のセル電源配線の間に配置され、前記機能セルに電源を供給する第3のセル電源配線と、
    前記第3のセル電源配線と前記第1の上層電源配線との間に前記第2の上層電源配線を介して形成され、前記第1の上層電源配線の幅内において、前記第1の方向で前記第1、第2のコンタクト材を通るそれぞれの直線上からずれるように配置された第3のコンタクト材とをさらに具備し、
    前記第3のコンタクト材は、前記第1、第2の方向において前記第1のコンタクト材と前記第2のコンタクト材との中間に位置することを特徴とする請求項2に記載の半導体集積回路。
  11. 前記第3のコンタクト材は、前記第2の上層電源配線と前記第1の上層電源配線とを接続する複数の上層コンタクトプラグと、前記第2の上層電源配線と前記第3のセル電源配線とを接続する複数の下層コンタクトプラグとを含み、
    前記上層コンタクトプラグの個数と前記下層コンタクトプラグの個数とが互いに異なることを特徴とする請求項10に記載の半導体集積回路。
  12. 前記上層コンタクトプラグの個数は、前記下層コンタクトプラグの個数よりも多いことを特徴とする請求項11に記載の半導体集積回路。
JP2005347168A 2005-11-30 2005-11-30 半導体集積回路 Expired - Fee Related JP5177951B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005347168A JP5177951B2 (ja) 2005-11-30 2005-11-30 半導体集積回路
US11/564,635 US7973340B2 (en) 2005-11-30 2006-11-29 Semiconductor integrated circuit with improved power supply system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005347168A JP5177951B2 (ja) 2005-11-30 2005-11-30 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2007157790A JP2007157790A (ja) 2007-06-21
JP5177951B2 true JP5177951B2 (ja) 2013-04-10

Family

ID=38110138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005347168A Expired - Fee Related JP5177951B2 (ja) 2005-11-30 2005-11-30 半導体集積回路

Country Status (2)

Country Link
US (1) US7973340B2 (ja)
JP (1) JP5177951B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2580301B2 (ja) 1988-12-27 1997-02-12 株式会社日立製作所 半導体集積回路装置
JP2000011011A (ja) 1998-06-19 2000-01-14 Hitachi Ltd 半導体集積回路の電源配線方法
JP2000068383A (ja) * 1998-08-25 2000-03-03 Matsushita Electric Ind Co Ltd 半導体集積回路装置の設計方法および半導体集積回路装置
JP4837870B2 (ja) * 2002-11-05 2011-12-14 株式会社リコー 半導体集積回路のレイアウト設計方法
JP2004165453A (ja) * 2002-11-13 2004-06-10 Fujitsu Ltd 半導体集積回路、電源配線方法、及びコンピュータプログラム
US6969952B2 (en) * 2003-08-01 2005-11-29 Hewlett-Packard Development Company, L.P. System and method for automatically routing power for an integrated circuit
JP5172069B2 (ja) * 2004-04-27 2013-03-27 富士通セミコンダクター株式会社 半導体装置

Also Published As

Publication number Publication date
JP2007157790A (ja) 2007-06-21
US7973340B2 (en) 2011-07-05
US20070120257A1 (en) 2007-05-31

Similar Documents

Publication Publication Date Title
JP2008182058A (ja) 半導体装置および半導体装置形成方法
US7737554B2 (en) Pitch by splitting bottom metallization layer
WO2012056615A1 (ja) 半導体装置
JP2006128164A (ja) 半導体装置
KR20200135151A (ko) 매립된 파워 공급 레일을 이용한 파워 분배 네트워크
CN101355077A (zh) 半导体装置的设计方法及半导体装置
JP6826292B2 (ja) 半導体集積回路装置
US20080054307A1 (en) Power supply wiring configuration in semiconductor integrated circuit
KR20120122984A (ko) 반도체 디바이스, 반도체 디바이스 설계 방법, 반도체 디바이스 설계 장치, 및 프로그램
US8823173B2 (en) Semiconductor device having plurality of wiring layers and designing method thereof
WO2010084533A1 (ja) 半導体集積回路の電源配線構造
JP2010283269A (ja) 半導体装置
JP5177951B2 (ja) 半導体集積回路
US20100187698A1 (en) Semiconductor device and method for manufacturing the same
JP2007311539A (ja) 半導体装置
JP5168872B2 (ja) 半導体集積回路
JP6264170B2 (ja) 半導体装置
JP2010183015A (ja) 半導体装置
JP5640438B2 (ja) 半導体装置
KR100668868B1 (ko) 리페어 퓨즈 박스 및 리페어 퓨즈 박스의 레이아웃 방법
JP3376953B2 (ja) 半導体集積回路装置
WO2024071040A1 (ja) 半導体集積回路装置
JP2010165756A (ja) 半導体装置
JP5126194B2 (ja) Cmos集積回路およびフォトマスク
JP2010034407A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130108

LAPS Cancellation because of no payment of annual fees