JP2000011011A - 半導体集積回路の電源配線方法 - Google Patents

半導体集積回路の電源配線方法

Info

Publication number
JP2000011011A
JP2000011011A JP10172954A JP17295498A JP2000011011A JP 2000011011 A JP2000011011 A JP 2000011011A JP 10172954 A JP10172954 A JP 10172954A JP 17295498 A JP17295498 A JP 17295498A JP 2000011011 A JP2000011011 A JP 2000011011A
Authority
JP
Japan
Prior art keywords
wiring
power supply
width
general signal
supply wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10172954A
Other languages
English (en)
Inventor
Toshimichi Kishimoto
敏道 岸本
Masato Shigegaki
眞人 茂垣
Akio Shiga
明夫 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10172954A priority Critical patent/JP2000011011A/ja
Publication of JP2000011011A publication Critical patent/JP2000011011A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】本発明の目的は、一般信号配線の配線率の向上
した半導体集積回路の電源配線方法を提供することにあ
る。 【解決手段】チップ上に配置された複数のセルをそれぞ
れ結線する仮想的な一般信号配線Sと、予め登録されて
いる電源配線Pの情報に基づいて、所定領域内の配線使
用量が配線容量よりも大きいとき、電源配線を所定範囲
内で移動するようにしている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
電源を配線する電源配線方法に係り、一般信号配線の配
線性を考慮した半導体集積回路の電源配線方法に関す
る。
【0002】
【従来の技術】従来、半導体集積回路の設計時には、チ
ップ上に各論理素子等のセルを相互の位置関係を考慮し
た上で配置した後、最初に、各セルに必要な電源を供給
する電源配線を配線し、次に、各セルの信号端子間を接
続するように一般信号配線を配線する方法を用いてい
る。
【0003】ここで、従来の電源配線の配線方法として
は、例えば、特開平7−254006号公報に記載のよ
うに、大電流の流れを必要とする特定の処理動作での使
用を考慮して供給電流の不足が起こらないように、電源
配線の配線幅を広くしたり、配線本数を増やして、大電
流に対応させている。また、安定した電流を供給するた
めに、電源配線は、一般的に、メッシュ状に等間隔,等
幅に配線するようにしている。
【0004】
【発明が解決しようとする課題】近年、半導体集積回路
は、高性能化,高速化が進み、消費電力が増大してきて
いる。そこで、LSIの安定した給電を保証するため
に、電源配線の配線幅を広くするようにしている。しか
しながら、集積度が高くなるにつれ、電源配線のチップ
に対する占有面積がおおきくなるため、一般信号配線を
配線することが、ますます困難になってきている。従っ
て、一般信号配線の配線率が低下するという問題があっ
た。
【0005】本発明の目的は、一般信号配線の配線率の
向上した半導体集積回路の電源配線方法を提供すること
にある。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、チップ上に配置された複数のセルをそれ
ぞれ結線する仮想的な一般信号配線と、予め登録されて
いる電源配線の情報に基づいて、所定領域内の配線使用
量が配線容量よりも大きいとき、電源配線を所定範囲内
で移動し、幅を狭くし、又は、分割して配線するように
したものである。かかる方法により、一般信号配線の配
線率を向上し得るものとなる。
【0007】
【発明の実施の形態】以下、図1〜図12を用いて、本
発明の一実施形態による半導体集積回路の電源配線方法
について説明する。最初に、図1を用いて、本実施形態
による半導体集積回路の電源配線処理を行う配線システ
ムの構成について説明する。
【0008】初期電源配線情報ファイル10には、電源
の位置,幅などのレイアウト情報が格納されている。論
理ファイル20には、論理素子等のセル間の結線関係情
報が格納されている。配線システム30は、初期電源配
線情報ファイル10から電源の位置,幅などのレイアウ
ト情報を読み出し、論理ファイル20から論理素子等の
セル間の結線関係情報を読み出して、電源配線と一般信
号配線の配線処理を行い、得られた配置配線情報を、配
置配線情報ファイル40に出力する。
【0009】次に、図2を用いて、本実施形態による半
導体集積回路の電源配線方法の全体的な処理の流れにつ
いて説明する。ステップS100において、配線システ
ム30は、初期電源配線情報ファイル10から電源の位
置,幅などのレイアウト情報を入力し、電源配線を配線
する電源配線処理を行う。
【0010】ここで、図3を用いて、ステップS100
の電源配線処理によって配線された電源配線の一例につ
いて模式的に説明する。LSIのチップCHの上には、
互いに平行な電源配線Pーx1,Pーx2,…,Pーx
4と、これらの電源配線Pーx1,…,Pーx4に直交
する電源配線Pーy1,…,Pーy4が配置される。初
期の電源配線においては、電源配線Pーx1,…,Pー
x4の配線幅Lxは等しく、また、隣接する配線の間隔
Wxは等しくなっている。同様にして、電源配線Pーy
1,…,Pーy4の配線幅Lyは等しく、また、隣接す
る配線の間隔Wyは等しくなっている。なお、図示の例
では、全ての配線幅Lや配線の間隔Wが全体的に等しい
ものとしているが、負荷容量に応じて、部分的に配線幅
Lを広くしたり、配線間隔Wを狭くしたりする場合もあ
る。しかしながら、基本的には、初期電源配線は、等し
い配線幅Lや、配線間隔Wを有している。
【0011】次に、ステップS200において、配線シ
ステム30は、論理ファイル20から論理素子等のセル
間の結線関係情報を入力して、セルをLSIチップ上に
配置する。さらに、ステップS300において、配線シ
ステム30は、チップ上に配置されたセルの結線関係と
端子位置から一般信号配線の概略配線の混雑分布を計算
する。
【0012】ここで、図4を用いて、本実施形態による
概略配線の混雑分布について模式的に説明する。図4
は、図3に示した電源配線が配線されたチップの一部を
拡大して示している。チップの上は、マクロ格子M
(n,m)によってマトリックス上に分割されている。
ステップS200におけるセル配置処理では、マクロ格
子M(n,m)上にセルが配置される。例えば、図示の
例では、セルC1,C2は、マクロ格子M(n,m)に
配置され、セルC3,C4は、マクロ格子M(n,m+
2)に配置されている。同様にして、セルC5,C6
は、マクロ格子M(n+1,m)に配置され、セルC
7,C8は、マクロ格子M(n+1,m+2)に配置さ
れている。また、セルC9,C10は、マクロ格子M
(n+2,m)に配置され、セルC11,C12は、マ
クロ格子M(n+2,m+2)に配置されている。
【0013】次に、ステップS300では、セルの結線
関係と端子位置から概略配線を求める。図示の例では、
セルC1とセルC11が概略の一般信号配線S1によっ
て接続される。ここで、概略の一般信号配線とは、最終
的な一般信号配線ではなく、一般信号配線が概ねどのマ
クロ格子M内を通るかを決めるものである。例えば、セ
ルC1とセルC11を接続する概略の一般信号配線S1
は、マクロ格子M(n,m),M(n+1,m),M
(n+1,m+1),M(n+2,m+1),M(n+
2,m+2)を通ることが求められる。同様にして、セ
ルC2とセルC12を接続する概略の一般信号配線S
2,セルC3とセルC10を接続する概略の一般信号配
線S3,セルC4とセルC9を接続する概略の一般信号
配線S4,セルC5とセルC7を接続する概略の一般信
号配線S5,セルC6とセルC8を接続する概略の一般
信号配線S6が求められる。
【0014】さらに、概略配線の混雑分布を求めるに
は、各マクロ格子M(n,m)内に配線された一般信号
配線Sの本数を求める。例えば、マクロ格子M(n,
m)には、2本の一般信号配線S1,S2が配置されて
いる。一方、マクロ格子M(n+1,m)には、6本の
一般信号配線S1,S2,S3,S4,S5,S6が配
置されている。即ち、マクロ格子M(n+1,m)の方
が、マクロ格子M(n,m)に比べて一般信号配線が混
雑している。ここで、例えば、1つのマクロ格子Mの中
に6本の一般信号配線Sが配置されているマクロ領域の
集合を、配線混雑領域とすると、図中に斜線を施したマ
クロ格子M(n+1,m),M(n+1,m+1),M
(n+1,m+2)が、配線混雑領域として求められ
る。
【0015】ステップS300においては、このような
配線混雑領域を、チップの全体について求める。求めら
れた結果は、例えば、図3に示すように、配線混雑領域
Z1,Z2,…,Z8となる。
【0016】次に、ステップS400において、配線シ
ステム30は、セルの配置と初期電源配線情報から、各
々の電源配線に対して、移動距離の許容範囲,電源幅の
最小基準値を計算する。
【0017】ここで、図5を用いて、本実施形態によっ
て求められた電源配線の移動距離の許容範囲,電源幅の
最小基準値について説明する。図5は、図4に示したマ
クロ格子Mをさらに拡大して示したものである。
【0018】図示する例では、4個のマクロ格子MA,
MB,MC,MDが示されている。1個のマクロ格子M
は、複数のDA格子daから構成されている。例えば、
図示する例では、1個のマクロ格子Mでは、複数のDA
格子daは、11行×10列の構成となっており、11
0個の複数のDA格子daから構成されている。DA格
子daとは、LSIの素子を配置するための最小単位で
ある。論理素子の種類に応じて複数のDA格子da上に
素子が配置される。
【0019】電源配線Pの配線幅Lは、図示する例で
は、DA格子daの21個分に相当する幅となってい
る。それに対して、ステップS400において求められ
た電源配線の移動距離の許容範囲Lmovは、例えば、図
示するように、DA格子daの31個分に相当する幅と
なっている。図3において説明したように、電源配線P
は、平行に配置される。従って、1本の電源配線Pーy
2を、例えば、左方向に移動すると、電源配線P−y1
と間隔Wは狭まり、他方では、電源配線P−y3との間
隔は広くなる。隣合う電源配線との間隔が広く成りすぎ
ると、供給電流の不足が生じてくるため、あまり広くは
できない。従って、電源配線の幅Lと、隣合う電源配線
の間隔Wによって、電源配線の移動距離の許容範囲Lmo
vは、求められる。図示する例では、電源配線Pは、左
右に、それぞれ、DA格子daの5個分に相当する距離
だけ移動することができる。
【0020】また、ステップS400において求められ
た電源幅の最小基準値Lminは、例えば、図示するよう
に、DA格子daの17個分に相当する幅となってい
る。電源配線Pの電源幅Lを狭くすると、供給電流の不
足が生じてくるため、あまり細くすることはできない。
図示する例では、電源配線Pは、DA格子daの17個
分に相当する幅まで狭くすることができる。
【0021】次に、ステップS500において、配線シ
ステム30は、配線使用量が配線容量を越えると見積も
られた領域に対して、オーバーした配線使用量を見積も
る。即ち、図5に示す例において、マクロ格子MAに配
線混雑領域ZAがあり、マクロ格子MDに配線混雑領域Z
Dがあるものとする。配線混雑領域ZA,ZDは、それぞ
れ、ステップS300の処理で求められたものである。
1本の一般信号配線を配線するためには、1列のDA格
子daを使用するものとすると、マクロ格子MAの配線
混雑領域ZAは、9本の一般信号配線Sが配置される例
である。また、マクロ格子MDの配線混雑領域ZDは、5
本の一般信号配線Sが配置される例である。
【0022】配線容量は、1個のマクロ格子Mの中に配
線可能な一般信号配線及び電源配線の総数であり、マク
ロ格子Mの中のDA格子daの「列」の数(直交する方
向に対しては、「行」の数)で決まるものである。図示
する例では、マクロ格子MA,MB,MC,MDは、それぞ
れ、10列のDA格子daを有しているため、配線容量
は、「10」である。
【0023】一方、配線使用量は、ステップS100に
おける電源配線及びステップS200における一般信号
配線によって求められた1個のマクロ格子Mの中に配線
される一般信号配線及び電源配線の総数である。図示す
る例では、マクロ格子MAには、9本の一般信号配線
と、3本分の電源配線が配線されるため、配線使用量は
「12」である。マクロ格子MBには、10本分の電源
配線のみが配線されるため、配線使用量は「10」であ
る。同様にして、マクロ格子MCには、8本分の電源配
線のみが配線されるため、配線使用量は「8」であり、
マクロ格子MDには、5本の一般信号配線のみが配線さ
れるため、配線使用量は「5」である。
【0024】そして、ステップS500においては、配
線使用量が配線容量を越えると見積もられたマクロ格子
MAに対して、オーバーした配線使用量が「2」である
と見積もる。
【0025】次に、ステップS600において、配線シ
ステム30は、ステップS500においてオーバーした
使用量が配線できるように電源配線の幅,電源配線の位
置をステップS400で求めた条件を満たす範囲で変更
する。なお、ステップS600の処理の詳細について
は、図6を用いて説明する。
【0026】ここで、図6を用いて、本実施形態による
電源配線改善処理について説明する。最初に、ステップ
S610において、配線システム30は、配線使用量が
配線容量以上であるかどうか、即ち、電源配線により配
線が混雑しているか否かを判断する。
【0027】配線が混雑している場合には、ステップS
620において、配線システム30は、電源配線を移動
範囲内で移動して、配線混雑がもっとも少なくなるよう
に、つまり(配線使用量−配線容量)の値がもっとも小
さくなる位置に割り付ける。
【0028】ここで、図7を用いて、移動による配線改
善について説明する。図7は、図5に示した例に対し
て、ステップS620の処理により、配線改善した状態
を示している。
【0029】即ち、図5と図7を対比することにより、
理解されるように、図7においては、図5と電源配線P
の幅Lを変えることなく、図示の右方向に、DA格子d
aの2列分だけ移動している。図5において説明したよ
うに、右方向への移動可能範囲は、DA格子daの5列
分であるので、2列分は許容範囲内の移動である。
【0030】この電源配線の移動処理により、マクロ格
子MAの配線使用量は、9本の一般信号配線と、1本分
の電源配線が配線されるため、配線使用量は「10」に
低減するとともに、配線容量「10」内となる。マクロ
格子MBは、変更無く、配線使用量は「10」である。
マクロ格子MCは、10本分の電源配線のみが配線され
るため、配線使用量は「10」であり、配線容量「1
0」内である。また、マクロ格子MDは、変更なく、配
線使用量は「5」である。
【0031】また、ステップS630において、配線シ
ステム30は、電源配線の配線幅>最小基準値を満たす
か否かを判断し、満たす場合には、ステップS640に
おいて、電源配線の左辺または右辺で混雑しているか否
かを判断する。
【0032】いずれかの辺で混雑している場合には、ス
テップS650において、最小基準値の幅をみたし、可
能な限り電源配線の混雑部分を切除し、電源配線の幅を
小さくする電源配線幅の縮小処理を行う。
【0033】ここで、図8及び図9を用いて、電源配線
の幅縮小による配線改善について説明する。なお、図8
は、改善前の状態を示し、図9は、改善後の状態を示し
ている。図8に示す例では、電源配線Pの配線幅Lは、
DA格子daの22個分に相当する幅となっている。マ
クロ格子MAの配線使用量は、9本の一般信号配線と、
3本分の電源配線が配線されるため、配線使用量は「1
2」である。マクロ格子MBには、10本分の電源配線
のみが配線されるため、配線使用量は「10」である。
同様にして、マクロ格子MCには、9本分の電源配線
と、2本の一般信号配線が配線されるため、配線使用量
は「11」であり、マクロ格子MDには、10本の一般
信号配線のみが配線されるため、配線使用量は「10」
である。
【0034】ここで、電源配線の移動距離の許容範囲L
movを、図5と同様にして、左右に、それぞれ、DA格
子daの5個分に相当する距離だけ移動することができ
るとしても、マクロ格子MA〜MDのいずれもが、配線使
用量が配線容量以上となっているため、電源配線の移動
によっては配線改善を行うことができない。
【0035】ここで、電源幅の最小基準値Lminは、例
えば、図示するように、DA格子daの17個分に相当
する幅となっているとすると、ステップS650の処理
において、図9に示すように、電源配線Pの幅を、DA
格子daの19個分に相当する幅L1まで縮小する。
【0036】その結果、マクロ格子MAの配線使用量
は、9本の一般信号配線と、1本分の電源配線が配線さ
れるため、配線使用量は「10」である。マクロ格子M
Bには、10本分の電源配線のみが配線されるため、配
線使用量は「10」である。同様にして、マクロ格子M
Cには、8本分の電源配線と、2本の一般信号配線が配
線されるため、配線使用量は「10」であり、マクロ格
子MDには、10本の一般信号配線のみが配線されるた
め、配線使用量は「10」である。即ち、全てのマクロ
格子Mにおいて、配線使用量を、配線容量以下とするこ
とができる。
【0037】次に、図6に戻り、ステップS660にお
いて、配線システム30は、電源配線の内部で混雑して
いるか否かを判断し、混雑していれば、ステップS67
0において、電源配線の混雑部分を切除し、電源配線を
分割する。但し、分割後の電源配線幅の合計は、電源配
線の最小幅の基準値以上であることを条件とする。
【0038】ここで、図10及び図11を用いて、電源
配線の分割による配線改善について説明する。なお、図
10は、改善前の状態を示し、図11は、改善後の状態
を示している。図10に示す例では、電源配線Pの配線
幅Lは、DA格子daの22個分に相当する幅となって
いる。マクロ格子MAの配線使用量は、9本の一般信号
配線と、1本分の電源配線が配線されるため、配線使用
量は「10」である。マクロ格子MBには、10本分の
電源配線と、2本の一般信号配線が配線されるため、配
線使用量は「12」である。同様にして、マクロ格子M
Cには、10本分の電源配線のみが配線されるため、配
線使用量は「10」であり、マクロ格子MDには、6本
の一般信号配線のみが配線されるため、配線使用量は
「6」である。
【0039】ここで、電源配線の移動距離の許容範囲L
movを、図5と同様にして、左右に、それぞれ、DA格
子daの5個分に相当する距離だけ移動することができ
るとしても、マクロ格子MA〜MDのいずれもが、配線使
用量が配線容量以上となっているため、電源配線の移動
によっては配線改善を行うことができない。また、電源
配線の幅を、最小幅Lminまで狭くしても、混雑領域ZB
があるため、配線改善を行うことができない。
【0040】そこで、電源幅の最小基準値Lminは、例
えば、図示するように、DA格子daの18個分に相当
する幅となっているとすると、ステップS660の処理
において、図11に示すように、電源配線Pの幅を、D
A格子daの9個分に相当する幅L1と、DA格子da
の11個分に相当する幅L2に分割する。
【0041】その結果、マクロ格子MAの配線使用量
は、9本の一般信号配線と、1本分の電源配線が配線さ
れるため、配線使用量は「10」である。マクロ格子M
Bには、8本分の電源配線と、2本の一般信号配線が配
線されるため、配線使用量は「10」である。同様にし
て、マクロ格子MCには、10本分の電源配線のみが配
線されるため、配線使用量は「10」であり、マクロ格
子MDには、5本の一般信号配線と、1本分の電源配線
が配線されるため、配線使用量は「6」である。即ち、
全てのマクロ格子Mにおいて、配線使用量を、配線容量
以下とすることができる。
【0042】次に、図12を用いて、図3に示した電源
配線Pに対して、混雑領域Zがある場合に、図6のステ
ップS620,S650,S660の配線改善処理を実
行した結果について説明する。領域R1は、混雑領域Z
3の影響を回避するため、電源配線Pーy1の一部を移
動している。領域R2も、同様にして、混雑領域Z6の
影響を回避するため、電源配線Pーy4の一部を移動し
ている。
【0043】領域R3は、混雑領域Z1,Z2の影響を
回避するため、電源配線Pーy1の一部の幅を狭くして
いる。領域R4も、同様にして、混雑領域Z1,Z2の
影響を回避するため、電源配線Pーy3の一部の幅を狭
くしている。領域R5は、混雑領域Z4の影響を回避す
るため、電源配線Pーy2の一部を分割している。領域
R6も、同様にして、混雑領域Z5の影響を回避するた
め、電源配線Pーy3の一部を分割している。領域R7
も、同様にして、混雑領域Z8の影響を回避するため、
電源配線Pーy5の一部を分割している。
【0044】次に、図2に戻り、ステップS700にお
いて、配線システム30は、電源のDCドロップとノイ
ズが閾値を満たすか,即ち、DCドロップとノイズをチ
ェックし安定した給電ができるか否かを確認する。電源
配線の径路改善を行った後、LSI全体で安定した給電
ができるか否かの確認は、例えば、”H.B.Bako
glu著,「VLSIシステム設計 回路と実装の基
礎」,丸善株式会社,5.7章に記されている計算方法
を用いることができる。
【0045】さらに、ステップS700の判断におい
て、安定した給電ができないと判断されると、ステップ
S600に戻り、再度、電源配線の改善を行う。安定に
給電が可能な場合には、ステップS800において、配
線システム30は、正式な一般信号配線を求め、電源配
線のデータとともに、配置配線情報ファイル40に出力
する。
【0046】以上説明したように、電源配線を配線し、
さらに、一般信号配線の概略配線を行った後、電源配線
を移動し、幅を狭くし、また、幅を分割するようにし
て、電源配線を改善することにより、一般信号の配線の
混雑緩和がなされ、一般信号配線の配線が容易となり、
一般信号配線の配線率が向上する。従って、LSIの集
積度向上に寄与できる。
【0047】前述した本発明の実施形態による本発明の
特徴的な構成を列記すれば以下に記載する通りである。
本発明は、半導体集積回路の電源を配線する方式におい
て、配線位置、配線幅が登録されている電源の初期配線
情報ファイルを備え、セルの配置後、論理結線情報と端
子位置から仮想的な配線径路を決定し、概略配線混雑分
布を計算する手段を備え、セル給電に必要な電源線の幅
の最小基準値を計算する手段を備え、配線の混雑個所に
おいて、電源幅の最小基準値を下限に電源の幅を小さく
して一般信号配線領域を確保する手段を備え、電源配線
後に安定した給電ができることをチェックできる機構を
備えたことを特徴とする。
【0048】また、半導体集積回路の電源を配線する方
式において、配線位置、配線幅が登録されている電源の
初期配線情報ファイルを備え、セルの配置後、論理結線
情報と端子位置から仮想的な配線径路を決定し、概略配
線混雑分布を計算する手段を備え、安定したセル給電が
可能となる電源の移動範囲を計算する手段を備え、混雑
個所は、電源線を移動可能範囲内で混雑してない領域に
移動して、一般信号配線領域を確保する手段を備え、電
源配線後に安定した給電ができることをチェックできる
機構を備えたことを特徴とする。
【0049】さらに、半導体集積回路の電源を配線する
方式において、配線位置、配線幅が登録されている電源
の初期配線情報ファイルを備え、セルの配置後、論理結
線情報と端子位置から仮想的な配線径路を決定し、概略
配線混雑分布を計算する手段を備え、セル給電に必要な
電源線の幅の最小基準値を計算する手段を備え、混雑個
所は、電源線を分割して一般信号配線領域を確保する手
段を備え、電源配線後に安定した給電ができることをチ
ェックできる機構を備えたことを特徴とする。
【0050】
【発明の効果】本発明によれば、一般信号配線の配線率
の向上することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態による半導体集積回路の電
源配線処理を行う配線システムの構成を示すブロック図
である。
【図2】本発明の一実施形態による半導体集積回路の電
源配線方法の全体的な処理の流れを示すフローチャート
である。
【図3】本発明の一実施形態による半導体集積回路の電
源配線方法の電源配線処理によって配線された電源配線
の説明図である。
【図4】本発明の一実施形態による半導体集積回路の電
源配線方法における概略配線の混雑分布の説明図であ
る。
【図5】本発明の一実施形態による半導体集積回路の電
源配線方法における電源配線の移動距離の許容範囲,電
源幅の最小基準値の説明図である。
【図6】本発明の一実施形態による半導体集積回路の電
源配線方法における電源配線改善処理の流れを示すフロ
ーチャートである。
【図7】本発明の一実施形態による半導体集積回路の電
源配線方法における移動による電源配線改善処理の説明
図である。
【図8】本発明の一実施形態による半導体集積回路の電
源配線方法における幅縮小による電源配線改善処理の説
明図である。
【図9】本発明の一実施形態による半導体集積回路の電
源配線方法における幅縮小による電源配線改善処理の説
明図である。
【図10】本発明の一実施形態による半導体集積回路の
電源配線方法における電源配線分割による電源配線改善
処理の説明図である。
【図11】本発明の一実施形態による半導体集積回路の
電源配線方法における電源配線分割による電源配線改善
処理の説明図である。
【図12】本発明の一実施形態による半導体集積回路の
電源配線方法における電源配線分割による電源配線改善
処理の処理結果の説明図である。
【符号の説明】
10…初期電源配線情報ファイル 20…論理ファイル 30…配線システム 40…配置配線情報ファイル C…セル CH…チップ M…マクロ格子 P…電源配線 S…一般信号配線 Z…配線混雑領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 志賀 明夫 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 Fターム(参考) 5B046 AA08 BA06 DA02 FA02 FA04 FA06 FA12

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】半導体集積回路の電源配線を配線する半導
    体集積回路の電源配線方法において、 チップ上に配置された複数のセルをそれぞれ結線する仮
    想的な一般信号配線と、予め登録されている電源配線の
    情報に基づいて、所定領域内の配線使用量が配線容量よ
    りも大きいとき、電源配線を所定範囲内で移動すること
    を特徴とする半導体集積回路の電源配線方法。
  2. 【請求項2】請求項1記載の半導体集積回路の電源配線
    方法において、さらに、所定領域内の配線使用量が配線
    容量よりも大きいとき、電源配線の幅を所定の幅以上の
    範囲内で狭くすることを特徴とする半導体集積回路の電
    源配線方法。
  3. 【請求項3】請求項1記載の半導体集積回路の電源配線
    方法において、さらに、所定領域内の配線使用量が配線
    容量よりも大きいとき、電源配線を分割することを特徴
    とする半導体集積回路の電源配線方法。
JP10172954A 1998-06-19 1998-06-19 半導体集積回路の電源配線方法 Pending JP2000011011A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10172954A JP2000011011A (ja) 1998-06-19 1998-06-19 半導体集積回路の電源配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10172954A JP2000011011A (ja) 1998-06-19 1998-06-19 半導体集積回路の電源配線方法

Publications (1)

Publication Number Publication Date
JP2000011011A true JP2000011011A (ja) 2000-01-14

Family

ID=15951453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10172954A Pending JP2000011011A (ja) 1998-06-19 1998-06-19 半導体集積回路の電源配線方法

Country Status (1)

Country Link
JP (1) JP2000011011A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173191A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd 半導体集積回路の配線混雑度推定方法
JP2006227733A (ja) * 2005-02-15 2006-08-31 Ricoh Co Ltd レイアウト装置、レイアウト方法及びレイアウトプログラム
US7973340B2 (en) 2005-11-30 2011-07-05 Kabushiki Kaisha Toshiba Semiconductor integrated circuit with improved power supply system
US8487423B2 (en) 2009-02-10 2013-07-16 Panasonic Corporation Interconnect structure of semiconductor integrated circuit and semiconductor device including the same
CN104281756A (zh) * 2014-10-28 2015-01-14 国家电网公司 一种cad接线图的解析方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173191A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd 半導体集積回路の配線混雑度推定方法
JP2006227733A (ja) * 2005-02-15 2006-08-31 Ricoh Co Ltd レイアウト装置、レイアウト方法及びレイアウトプログラム
JP4541918B2 (ja) * 2005-02-15 2010-09-08 株式会社リコー レイアウト装置、レイアウト方法及びレイアウトプログラム
US7973340B2 (en) 2005-11-30 2011-07-05 Kabushiki Kaisha Toshiba Semiconductor integrated circuit with improved power supply system
US8487423B2 (en) 2009-02-10 2013-07-16 Panasonic Corporation Interconnect structure of semiconductor integrated circuit and semiconductor device including the same
CN104281756A (zh) * 2014-10-28 2015-01-14 国家电网公司 一种cad接线图的解析方法

Similar Documents

Publication Publication Date Title
USRE39469E1 (en) Semiconductor integrated circuit with mixed gate array and standard cell
US7047514B2 (en) Semi-custom-made semiconductor integrated circuit device, method for customization and method for redesign
JPS6124250A (ja) 半導体集積回路装置
CN100382087C (zh) 半导体器件、半导体器件的布线方法及制造方法
JPS59163837A (ja) 半導体集積回路
JP2000011011A (ja) 半導体集積回路の電源配線方法
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
JPH02153553A (ja) 径路レイアウト方法
JPH0242699A (ja) 半導体メモリ回路
JP2521041B2 (ja) 集積回路における配線方法
US20030135837A1 (en) Method and apparatus for automatic arrangement and wiring for a semiconductor integrated circuit design and wiring program therefor
JPS62140430A (ja) 半導体集積回路の配線方法
JP2947219B2 (ja) スタンダードセル方式の半導体集積回路の配線構造
JP2639313B2 (ja) 集積回路配置装置および方法
JP3647642B2 (ja) 半導体集積回路の電源回路及び電源配線方法並びに電源配線手順を実行するプログラムを記録した記録媒体
JP3017169B2 (ja) 半導体集積回路装置及びそのレイアウト方法
JP2002342401A (ja) 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム
JP2773719B2 (ja) 半導体装置のレイアウト設計方法及びその装置
JP2553709B2 (ja) セルのグループ化方法
JPH05166929A (ja) Lsi内セルの配置方法
JPS59132144A (ja) 半導体集積回路装置の製造方法
JP2001036051A (ja) 半導体集積回路装置及びその設計方法
JPS61131468A (ja) Lsiのセルレイアウト方法
JPS621244A (ja) マスタ−スライス型半導体装置
JPH0850604A (ja) クロックスキュー防止レイアウト設計方法