JP2002342401A - 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム - Google Patents

半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム

Info

Publication number
JP2002342401A
JP2002342401A JP2001150031A JP2001150031A JP2002342401A JP 2002342401 A JP2002342401 A JP 2002342401A JP 2001150031 A JP2001150031 A JP 2001150031A JP 2001150031 A JP2001150031 A JP 2001150031A JP 2002342401 A JP2002342401 A JP 2002342401A
Authority
JP
Japan
Prior art keywords
wiring
layer
layers
priority order
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001150031A
Other languages
English (en)
Inventor
Susumu Kobayashi
進 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001150031A priority Critical patent/JP2002342401A/ja
Publication of JP2002342401A publication Critical patent/JP2002342401A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路の各配線を、配線領域を効率
的に使用して信号遅延が最適になるように配線層に割り
当てる。 【解決手段】 所定のレイアウト設計データを入力し、
入力されたデータに基づいて、遅延時間が異なる複数の
配線層の配線を行う半導体集積回路の自動配線装置であ
って、入力されたレイアウト設計データに基づいて、前
記複数の配線層の配線優先順序を決定する配線層の配線
優先順序決定手段102と、少なくとも、ネットを構成
する各配線線分の遅延時間の影響度を算出する配線線分
の重要度算出手段103と、配線線分の重要度算出手段
103が算出した各配線線分の遅延時間の影響度が高い
配線線分の順に、前記配線層の配線優先順序決定手段1
02が決定した配線層の配線優先順序に従って、前記配
線線分を所定の配線層に割り当てる線分の配線層への割
当手段104とで構成したことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
レイアウト設計に関し、特に、遅延時間を考慮した半導
体集積回路の自動配線装置とその配線方法に関する。
【0002】
【従来の技術】従来の配線方法の一例が、特開平6-2
83602号公報に記載されている。この従来の配線方
法は、遅延量の大きい信号配線を順次取り出す機能と、
配線遅延量を考慮して自動配線を行う機能と、配線遅延
量を考慮しないで自動配線を行う機能と、見積もられた
遅延量を指定値と比較して配線方式を切り替える機能と
から構成されている。このような構成を有する従来の配
線方法はつぎのように動作する。
【0003】まず、各信号配線が暫定的に遅延量の大き
い配線層に割り当てられたと仮定して配線遅延量を算出
し、この配線遅延量の大きい配線から順に取り出す。こ
こで、遅延量が指定値より大きければ遅延量のより小さ
い配線層に優先的に割り当てる処理などにより遅延を考
慮しながら配線経路を決定し、遅延量が指定値以下であ
れば、遅延を特に考慮せずに配線経路を決定する。この
ような処理を各配線について順次繰り返す。全ての配線
が完了して、配線混雑度やタイミング制約などの条件が
満たされていなければ、それらの条件が満たされるまで
繰り返し配線経路の改良を行う。
【0004】
【発明が解決しようとする課題】上記従来技術の問題点
は、多くの配線層をもつ大規模な半導体集積回路の設計
に適用した場合に計算時間が膨大になることである。
【0005】その理由は、以下の通りである。
【0006】上記従来技術においては、遅延を考慮した
配線設計の中で、処理対象となった配線が遅延最小とな
るように配線層を選ぶ。しかし、その結果多くの配線が
最も遅延の小さい配線層に集中して割り当てられ、最も
遅延の小さい配線層において、しばしばショートが発生
することになる。この問題に対して、上記従来技術で
は、配線の信号遅延に対する寄与を計算して比較した
り、引き離して再度配線処理を行ったりするなどの修復
処理を提案している。
【0007】しかし、近年の半導体集積回路は配線層数
が多く、回路規模も非常に大きくなってきている。この
ような集積回路の設計に対して上記従来技術を適用する
と、遅延の小さい配線層に多くの配線が集中して割り当
てられ、極めて多くのショートが発生することになる。
これらのショート1つ1つに対して上記のような修復処
理を行うことは膨大な時間を要し、更に、繰り返し再配
線を行う処理が収束しないなどの問題を引き起こす。
【0008】また、上記従来技術は、ネット単位で配線
の処理順序を決定し、順次配線処理を行っている。しか
し、実際には同じネット内でも信号の供給源(ソース)
に近い部分は遅延最小化に関して重要度が高い(遅延に
対する影響度が大きい)のに対し、信号の供給先(シン
ク)に近い部分は重要度がより低いという傾向があり、
ネット単位でひとまとめにして処理を行えば、重要度の
低い配線線分を優先的に処理される、あるいは逆に重要
度の高い配線線分の配線処理が後回しになるなどによ
り、十分な遅延最小化ができないという問題点もある。
【0009】さらに、上記従来技術では、配線の遅延量
を指定値と比較して、遅延を考慮した配線方式と遅延を
考慮しない配線方式を切り替えているが、このような方
法では前記指定値の大きさによって処理時間、処理の収
束性、配線設計の結果が大きく左右されるが、実際の設
計ではこの指定値をどの程度の大きさにするのが適切か
を決めるのは難しい。このため、上記従来技術を実際の
半導体集積回路の設計に適用するのを困難にしている。
【0010】
【発明の目的】本発明の目的は、配線領域を効率的に利
用しながら信号遅延を最適化するように各配線を配線層
に割り当てる新規な半導体集積回路の自動配線装置とそ
の配線方法を提供することにある。
【0011】又、本発明の他の目的は、前記半導体集積
回路の自動配線装置用のコンピュータプログラムを提供
することにある。
【0012】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
【0013】即ち、本発明に係わる半導体集積回路の自
動配線装置の態様は、所定のレイアウト設計データを入
力し、入力されたデータに基づいて、遅延時間が異なる
複数の配線層の配線を行う半導体集積回路の自動配線装
置であって、前記入力されたレイアウト設計データに基
づいて、前記複数の配線層の配線優先順序を決定する配
線層の配線優先順序決定手段と、少なくとも、ネットを
構成する各配線線分の遅延時間の影響度を算出するため
の配線線分の重要度算出手段と、前記配線線分の重要度
算出手段が算出した各配線線分の遅延時間の影響度が高
い配線線分の順に、前記配線層の配線優先順序決定手段
が決定した配線層の配線優先順序に従って、前記配線線
分を所定の配線層に割り当てる線分の配線層への割当手
段と、で構成したことを特徴とするものである。
【0014】又、本発明に係わる半導体集積回路の自動
配線の方法の態様は、所定のレイアウト設計データを入
力し、入力されたデータに基づいて、遅延時間が異なる
複数の配線層の配線を行う半導体集積回路の自動配線方
法であって、前記入力されたレイアウト設計データに基
づいて、前記複数の配線層の配線優先順序を決定する第
1の工程と、少なくとも、ネットを構成する各配線線分
の遅延時間の影響度を算出する第2の工程と、前記第2
の工程で算出した各配線線分の遅延時間の影響度が高い
配線線分の順に、前記第1の工程で決定した配線層の配
線優先順序に従って、前記配線線分を所定の配線層に割
り当てる第3の工程と、で構成したことを特徴とするも
のである。
【0015】又、本発明に係わる自動配線装置用のコン
ピュータプログラムの態様は、所定のレイアウト設計デ
ータを入力し、入力されたデータに基づいて、遅延時間
が異なる複数の配線層の配線を行う半導体集積回路の自
動配線装置用のコンピュータプログラムであって、前記
入力されたレイアウト設計データに基づいて、前記複数
の配線層の配線優先順序を決定する第1の手順と、少な
くとも、ネットを構成する各配線線分の遅延時間の影響
度を算出する第2の手順と、前記第2の手順で算出した
各配線線分の遅延時間の影響度が高い配線線分の順に、
前記第1の手順で決定した配線層の配線優先順序に従っ
て、前記配線線分を所定の配線層に割り当てる第3の手
順と、を実行させるためのコンピュータプログラムであ
る。
【0016】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0017】図1を参照すると、本発明の実施の形態
は、配線層の優先順序を決定する配線層優先順序決定装
置(配線層の配線優先順序決定手段)102と、各配線
線分の信号遅延に関する重要度を算出する配線重要度算
出装置(配線線分の重要度算出手段)103と、各配線
線分を配線層に割り当てる割当装置(線分の配線層への
割当手段)104とから構成されている。
【0018】配線層優先順序決定装置102は、各配線
層の配線幅などの情報をもとに配線層の優先順序を決定
する。このとき信号伝搬遅延の小さい配線層の優先度が
高くなるようにする。
【0019】ここで決定された優先順序の情報は、割当
装置104に供給される。
【0020】ここで、配線層について説明する。
【0021】近年の半導体集積回路では、セル間を接続
する配線のために、図5のように複数の配線層を設定す
るのが一般的である。ここで、セルとは、レイアウト設
計における配置処理の対象となる機能素子のことであ
る。このとき、通常は、各配線層毎の配線方向が、レイ
アウト平面のx、y方向のいずれかに決められている。
【0022】図5の例では、第1層および第3層の配線
方向がx方向であり、第2層および第4層の配線方向が
y方向である。また、配線層毎に配線幅や配線の厚さな
どが異なるため、同じ配線でもどの配線層を通すかによ
って遅延時間が異なる。一般に、配線幅の太い配線層ほ
ど遅延が小さくなる傾向がある。しかし、全ての配線の
配線幅を太くすると、必要な配線領域が大きくなり、配
線があらかじめ決められたサイズのチップ内に収まらな
くなったり、チップサイズが増大して製造歩留りが低下
するなどの問題を引き起こす。
【0023】半導体集積回路の配線設計においては、こ
れらのことを考慮して、信号遅延に関して重要な配線や
長い配線を優先的に配線幅の太い配線層に割り当てるこ
とにより、配線領域を効率的に使用しながら遅延を最適
化するということが一般的に行われるようになってい
る。
【0024】配線重要度算出装置103は、配線層割当
システム101に供給されたレイアウト設計データに含
まれる概略配線経路の情報をもとに、各配線線分の重要
度を算出する。
【0025】ここで、配線線分とは、等電位の端子を接
続する配線(ネット)を構成する線分のことであり、通
常、線分と線分の区切りは、図3のように配線経路が折
れ曲がる箇所や分岐する箇所である。
【0026】各配線線分の重要度は、それが属するネッ
トの配線長の情報および当該配線線分の前記ネット内に
おける幾何学的な位置をもとに算出する。ここで、ネッ
トの配線長の情報とは、当該ネットに含まれる各配線線
分の長さの情報である。配線重要度算出装置103で算
出された重要度は、割当装置104に供給される。
【0027】ここで、概略配線について以下に説明す
る。
【0028】半導体集積回路のレイアウト設計では、図
4のように配置、概略配線、詳細配線の3段階に分けて
処理を行うことが一般的である。
【0029】配置401では、各セルをレイアウト平面
上に配置し、概略配線402では、各セル間の配線経路
を大まかに決定し、詳細配線403では、各配線の経路
を厳密に決定する。
【0030】この中で概略配線とは、図3のように、レ
イアウト平面323を格子状に分割し(各格子は、概略
配線格子と呼ばれる)、この格子のレベルでの配線経路
(各配線がどの概略配線格子を通過するか)を決定する
処理である。隣接する2つの概略配線格子の境界線をこ
こでは格子境界と呼ぶことにする。また、各格子境界に
ついて配線層毎に通過できる本数を許容配線数と呼ぶこ
とにする。許容配線数は、概略配線処理の前までに決定
されている配線禁止領域(配線が通過できない領域)の
情報と配線ピッチ(当該配線層において隣接する2本の
配線の中心線間の距離)をもとに決めることができる。
【0031】割当装置104は、各配線線分について、
当該配線線分が配線される配線層を決定する。
【0032】次に、図1の機能ブロック図及び図2のフ
ローチャートを参照して、本発明の全体の動作について
詳細に説明する。図2において、先ず、配線層割当シス
テム101に半導体集積回路のレイアウト設計データを
入力し(ステップ201)、次に、配線層優先順序決定
装置102が、各配線層の配線幅などをもとに配線層の
優先順序を決定し、得られた結果を割当装置104に供
給する(ステップ202)。更に、配線重要度算出装置
103が、各配線線分の重要度を算出し、得られた結果
を割当装置104に供給する(ステップ203)。そし
て、割当装置104が、各配線線分を配線層に割り当て
る(ステップ204)。
【0033】次に、各ステップについて詳細に説明す
る。 (ステップ201)半導体集積回路のレイアウト設計デ
ータを入力し、入力されたデータは、配線層優先順序決
定装置102、配線重要度算出装置103にそれぞれ供
給される。レイアウト設計データとしては、各セルの配
置位置、概略配線経路、各配線層における配線禁止領域
や配線ピッチ、配線幅の情報等を含む。ただし、各配線
がどの配線層を使用するかについての情報や、各配線の
厳密な経路(詳細配線)の情報は含んでいなくてもよ
い。 (ステップ202)配線層優先順序決定装置102は、
入力された各配線層の配線幅、各配線層の厚み、各配線
を囲むように設けられた絶縁膜の材料データなどをもと
に、各配線層の遅延時間を算出し、算出した結果に基づ
き、配線層の優先順序を決定する。この時、信号伝搬遅
延の小さい配線層の優先度が高くなるようにする。
【0034】例えば、一般に配線幅の太い配線層ほど信
号伝搬遅延が小さいため、当該配線層の配線幅の太いも
のほど優先度を高くする、という方法により優先順序を
決定することができる。この他に、配線の厚さ、配線ピ
ッチ、配線材料の抵抗率、絶縁膜物質の誘電率など遅延
に関係する種々の要因を考慮して優先順序を決定するこ
ともできる。
【0035】なお、優先順序は、配線方向がx方向の配
線層、y方向の配線層それぞれに関して別個に決定され
る。 (ステップ203)レイアウト設計データ内の概略配線
経路に含まれる各配線線分について、当該配線線分が属
するネットの配線長の情報および前記ネット内での当該
配線線分の幾何学的な位置をもとに、遅延に関する重要
度を算出する。重要度は、例えば、次のように算出する
ことができる。
【0036】重要度を求めたい配線線分s、sが属する
ネットをNとするとき、Nの中でsよりも信号の流れに
関して下流にある部分及びs自身の配線長の合計を、配
線線分sの重要度とする。
【0037】このように重要度を決めることにより、同
じネット内でも信号遅延に対する影響度の高い上流側の
配線線分は重要度を大きく、影響度の小さい下流側の配
線線分は重要度を小さく定義すると共に、数値化するこ
とができる。
【0038】この他に、上記の方法で、配線線分s自身
の配線長については半分にしてから加算する方法も考え
られる。また、次段ゲートの入力端子容量を考慮するた
め、これに関する項を加算するなどして重要度を算出す
ることもできる。
【0039】最後に、配線線分の重要度の情報を割当装
置104に供給する。 (ステップ204)各配線線分を配線層に割り当てる。
割当処理は、格子列毎に行われる。ここで、格子列と
は、レイアウト平面のx方向またはy方向に並ぶ概略配
線格子の列であり、例えば、図3の概略配線格子31
1、312、313、314からなる格子列310は、
その一例である。
【0040】まず、x方向の各格子列について、当該格
子列に含まれる各配線線分(ただし配線方向がx方向の
配線線分のみ)を、配線重要度算出装置103で決定さ
れた重要度の高い順に配線層に割り当てる。割当の際に
は、配線領域に関する制約を満たす範囲内で最も優先度
の高い配線層に割り当てられる。ここで、配線領域に関
する制約とは、各格子境界、各配線層において、割り当
てられている配線の本数が許容配線数(通過可能な配線
の本数)を超えないことである。なお、ここで使用され
る配線層の優先順序は、前記ステップ202で決定され
たものである。
【0041】x方向の各格子列について割当処理が終了
した後、y方向の各格子列について同様に割当処理を行
い、y方向の各配線線分を配線層に割り当てる。
【0042】なお、本発明では、概略配線経路の情報が
(例え、それが設計の途中における暫定的なものであっ
たとしても)与えられれば、それに対して適用できるた
め、概略配線処理(図4の402)の中でも、また、詳
細配線処理(図4の403)の中でも利用することがで
きる。
【0043】このように構成した半導体集積回路の配線
層割当システムでは、各配線線分を配線層に割り当てる
際に、配線重要度算出装置で決定された重要度の高い順
に配線層に割り当てられるため、従来のネット毎に配線
処理の順序を決める技術よりも綿密に各配線線分の遅延
に関する重要度を考慮できる。その結果、配線領域をよ
り効率的に使用しながら遅延最適化を行うことができ
る。
【0044】
【実施例】次に、具体的な実施例を用いて本発明の動作
を説明する。
【0045】図3(a)のように、概略配線経路がすで
に決定された(ただし、配線層は決定していない)ネッ
ト301、302および303がある。ネット301
は、端子316、317、318を接続するもので、配
線線分304、305、306からなり、端子316が
ソース、その他の2つの端子がシンクである(ここで、
ソースとは、当該ネットにおける信号の流れに関して上
流側にある端子であり、シンクは同じく下流側にある端
子のことである)。ネット302は、端子319、32
0を接続するもので、配線線分307、308からな
り、端子319がソース、端子320がシンクである。
また、ネット303は、端子321、322を接続する
もので、配線線分309だけからなり、端子321がソ
ース、端子322がシンクである。配線線分304、3
05、306、307、308、309の長さはそれぞ
れ20、20、10、20、10、20である。
【0046】ここでは配線層は6層あり、そのうちの第
1層、第3層、第5層は、レイアウト平面におけるx方
向の配線を割り当てるための層であり、図示していない
が、第2層、第4層、第6層は、レイアウト平面におけ
るy方向の配線を割り当てるための層であるものとす
る。第1層、第2層、第3層、第4層、第5層、第6層
における配線幅は、それぞれ1、2、3、4、5、6と
する。
【0047】配線層優先順序決定装置102は、x、y
方向それぞれの配線層に関して、優先順序を決定する。
ここでは、一般に配線幅が太いほど配線抵抗が小さくな
ることから、配線幅を優先順序決定の指標とする。即
ち、配線幅の太い配線層ほど優先度を高くする。x方向
に関しては、第5層が最も太く、続いて第3層、第1層
の順であるので、優先順序は第5層、第3層、第1層の
順になる。同様にy方向についても優先順序を決め、第
6層、第4層、第2層の順となる。
【0048】なお、ここでは隣接する2つの概略配線格
子の間を通過することの出来る配線本数(許容配線数)
は、各格子境界、各配線層において全て1本とする。
【0049】配線重要度算出装置103は、各配線線分
の重要度を、前記配線線分が属するネットの配線長の情
報と、前記ネットにおける前記配線線分の幾何学的位置
(配線線分が入力側の配線線分か、出力側の配線線分
か、等の配線線分が配置される位置)とを考慮して算出
する。ここでは、当該配線線分の重要度は、前記配線線
分が属するネットの中で、前記配線線分より信号の流れ
に関して下流側にある部分および前記配線線分自身の配
線長の合計とする。例えば、配線線分304の重要度
は、それより下流側にある配線線分305および306
の配線長の合計である30に、当該配線線分304の配
線長20を加算して50となる。また、配線線分305
の重要度は、それより下流側にある配線線分306の配
線長10に、当該配線線分305の配線長20を加算し
て30となる。
【0050】以上のようにして計算すると、各配線線分
304、305、306、307、308、309の重
要度はそれぞれ50、30、10、30、10、20と
なる。
【0051】次に、割当装置104を用いて、各配線線
分を配線層に割り当てる。ここでは、格子列310を例
にして、配線層の割当方法について説明する。
【0052】格子列310に含まれるx方向の配線線分
は、306、307、309である。この内、最も重要
度が高いのは、配線線分307であるから、まず、この
配線線分が、x方向の配線に関して最も優先度の高い配
線層である第5層に割り当てられる。続いて、2番目に
重要度の高い配線線分309が割当処理の対象となる。
この配線線分309は、配線線分307と同じく概略配
線格子312、313の間の格子境界315を通過する
が、この格子境界に関して第5層にはすでに配線線分3
07が割り当てられており、各格子境界の許容配線数は
前記のとおり各配線層毎に1本であるため、配線線分3
09を第5層に割り当てることができない。従って、配
線線分309は、次に優先順序の高い第3層に割り当て
られる。同様にして、配線線分306は、第1層に割り
当てられる。その結果、図3(b)のように割当が決定
される。
【0053】以上と同様の処理をx、y方向の全ての概
略配線格子列について行うことにより、全ての配線線分
を配線層に割り当てることができる。
【0054】
【発明の効果】本発明は、上述のように構成したので、
以下のような効果を奏する。
【0055】第1の効果は、信号遅延を小さくできるこ
とにある。その理由は、配線線分毎に遅延に関する重要
度を算出してその重要度に応じて各配線を配線層に割り
当てることにより、従来より綿密に遅延を考慮するため
である。
【0056】第2の効果は、チップサイズを小さくでき
ることにある。その理由は、配線線分毎に遅延に関する
重要度を算出してその重要度に応じて各配線を配線層に
割り当てることにより、重要度の低い配線線分を配線幅
が太い配線層に割り当てる等の配線領域の浪費が少なく
なるためである。
【0057】第3の効果は、配線設計のための計算時間
を短くできることである。その理由は、配線線分毎に遅
延に関する重要度を算出して、その重要度に応じて各配
線を配線層に割り当てることにより、遅延に関して、最
適に近いレイアウト結果が得られ、繰り返し再配線処理
のための時間が少なくて済むためである。
【図面の簡単な説明】
【図1】本発明の構成を示すブロック図である。
【図2】本発明の動作を示す流れ図である。
【図3】本発明の動作の具体例を示す図である。
【図4】従来の半導体集積回路のレイアウト設計方法を
示す流れ図である。
【図5】従来の半導体集積回路の配線層の一例を示す図
である。
【符号の説明】
101 配線層割当システム 102 配線層優先順序決定装置 103 配線重要度算出装置 104 割当装置 201〜204 本発明の動作の各ステップ 301〜303 ネット 304〜309 配線線分 310 格子列 311〜314 概略配線格子 315 格子境界 316〜322 端子 323 レイアウト平面 401〜403 半導体集積回路の一般的なレイアウト
設計方法の各ステップ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 所定のレイアウト設計データを入力し、
    入力されたデータに基づいて、遅延時間が異なる複数の
    配線層の配線を行う半導体集積回路の自動配線装置であ
    って、 前記入力されたレイアウト設計データに基づいて、前記
    複数の配線層の配線優先順序を決定する配線層の配線優
    先順序決定手段と、 少なくとも、ネットを構成する各配線線分の遅延時間の
    影響度を算出するための配線線分の重要度算出手段と、 前記配線線分の重要度算出手段が算出した各配線線分の
    遅延時間の影響度が高い配線線分の順に、前記配線層の
    配線優先順序決定手段が決定した配線層の配線優先順序
    に従って、前記配線線分を所定の配線層に割り当てる線
    分の配線層への割当手段と、 で構成したことを特徴とする半導体集積回路の自動配線
    装置。
  2. 【請求項2】 所定のレイアウト設計データを入力し、
    入力されたデータに基づいて、遅延時間が異なる複数の
    配線層の配線を行う半導体集積回路の自動配線方法であ
    って、 前記入力されたレイアウト設計データに基づいて、前記
    複数の配線層の配線優先順序を決定する第1の工程と、 少なくとも、ネットを構成する各配線線分の遅延時間の
    影響度を算出する第2の工程と、 前記第2の工程で算出した各配線線分の遅延時間の影響
    度が高い配線線分の順に、前記第1の工程で決定した配
    線層の配線優先順序に従って、前記配線線分を所定の配
    線層に割り当てる第3の工程と、 で構成したことを特徴とする半導体集積回路の自動配線
    方法。
  3. 【請求項3】 所定のレイアウト設計データを入力し、
    入力されたデータに基づいて、遅延時間が異なる複数の
    配線層の配線を行う半導体集積回路の自動配線装置用の
    コンピュータプログラムであって、 前記入力されたレイアウト設計データに基づいて、前記
    複数の配線層の配線優先順序を決定する第1の手順と、 少なくとも、ネットを構成する各配線線分の遅延時間の
    影響度を算出する第2の手順と、 前記第2の手順で算出した各配線線分の遅延時間の影響
    度が高い配線線分の順に、前記第1の手順で決定した配
    線層の配線優先順序に従って、前記配線線分を所定の配
    線層に割り当てる第3の手順と、 を実行させるためのコンピュータプログラム。
JP2001150031A 2001-05-18 2001-05-18 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム Pending JP2002342401A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001150031A JP2002342401A (ja) 2001-05-18 2001-05-18 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001150031A JP2002342401A (ja) 2001-05-18 2001-05-18 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム

Publications (1)

Publication Number Publication Date
JP2002342401A true JP2002342401A (ja) 2002-11-29

Family

ID=18995122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001150031A Pending JP2002342401A (ja) 2001-05-18 2001-05-18 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム

Country Status (1)

Country Link
JP (1) JP2002342401A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10839122B1 (en) 2019-05-31 2020-11-17 International Business Machines Corporation Automatic layer trait generation and promotion cost computation
JP7339548B2 (ja) 2020-09-29 2023-09-06 東芝情報システム株式会社 レイアウト装置、レイアウト方法及びレイアウト用プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10839122B1 (en) 2019-05-31 2020-11-17 International Business Machines Corporation Automatic layer trait generation and promotion cost computation
JP7339548B2 (ja) 2020-09-29 2023-09-06 東芝情報システム株式会社 レイアウト装置、レイアウト方法及びレイアウト用プログラム

Similar Documents

Publication Publication Date Title
CN115659901B (zh) 一种芯片物理设计的距离布线优化方法和装置
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
JPH11204648A (ja) 配線経路決定方法および遅延推定方法
JP2001338006A (ja) 論理自動設計支援方法および装置
US7966597B2 (en) Method and system for routing of integrated circuit design
US7856610B2 (en) Method and apparatus for semiconductor integrated circuit
JP2002342401A (ja) 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム
JP3567134B2 (ja) 電子デバイスおよび電子装置を製造および設計する方法
US8151232B2 (en) Repeater driven routing methodology
Wang et al. Performance-driven interconnect global routing
WO2021169302A1 (zh) 先进制程下最小化时延和溢出的通孔柱感知层分配器
JP4400428B2 (ja) 半導体集積回路の設計方法と設計装置並びにプログラム
Venkataraman et al. Determination of yield bounds prior to routing
JP3548398B2 (ja) 概略経路決定方法および概略経路決定方式
JP3017131B2 (ja) 半導体集積回路のレイアウト方法
US20030135837A1 (en) Method and apparatus for automatic arrangement and wiring for a semiconductor integrated circuit design and wiring program therefor
JP3068492B2 (ja) 自動配置配線方法
JP2000223578A (ja) 半導体集積回路の配線方法
JP3182244B2 (ja) 半導体集積回路における信号伝播遅延時間の最適化方法
JP2639313B2 (ja) 集積回路配置装置および方法
JP2002215704A (ja) モジュールの端子位置決定方法及び装置
CN116127906A (zh) 先进通孔柱技术下高性能层分配方法
JP3512757B2 (ja) レイアウト設計における最適化方法
JPH0512384A (ja) 自動配線方法
JPH11265940A (ja) 半導体集積回路の配線方法