JP3512757B2 - レイアウト設計における最適化方法 - Google Patents
レイアウト設計における最適化方法Info
- Publication number
- JP3512757B2 JP3512757B2 JP2001157211A JP2001157211A JP3512757B2 JP 3512757 B2 JP3512757 B2 JP 3512757B2 JP 2001157211 A JP2001157211 A JP 2001157211A JP 2001157211 A JP2001157211 A JP 2001157211A JP 3512757 B2 JP3512757 B2 JP 3512757B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- connection destination
- critical path
- buffer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はレイアウト設計にお
ける最適化方法に関し、特に集積回路などの設計にあた
り、回路全体のタイミング調整を行うレイアウト設計に
おける最適化方法に関する。
ける最適化方法に関し、特に集積回路などの設計にあた
り、回路全体のタイミング調整を行うレイアウト設計に
おける最適化方法に関する。
【０００２】
【従来の技術】従来、集積回路などの限定されたスペー
スに最適な素子や配線を配置し、各接続経路におけるタ
イミング調整を行うことは、レイアウト設計において重
要な問題である。
スに最適な素子や配線を配置し、各接続経路におけるタ
イミング調整を行うことは、レイアウト設計において重
要な問題である。
【０００３】図８はかかる従来の一例を説明するための
メイン処理フロー図である。図８に示すように、従来の
タイミング調整のためのバッファリング処理は、まずエ
ラーネットの出力ブロックに対して、バッファを挿入す
る間隔（リピータ間隔）Ｌを入力する（ステップＳ２
１）。このリピータ間隔Ｌの入力が完了すると、各素子
あるいは回路の出力から接続先までの概略の配線経路を
想定する（ステップＳ２２）。
メイン処理フロー図である。図８に示すように、従来の
タイミング調整のためのバッファリング処理は、まずエ
ラーネットの出力ブロックに対して、バッファを挿入す
る間隔（リピータ間隔）Ｌを入力する（ステップＳ２
１）。このリピータ間隔Ｌの入力が完了すると、各素子
あるいは回路の出力から接続先までの概略の配線経路を
想定する（ステップＳ２２）。
【０００４】ついで、概略配線が決まると、エラーネッ
トを入力（ステップＳ２３）し、さらにその配線経路に
沿って等間隔にバッファを挿入処理を行う（ステップＳ
２４）。従来のタイミング調整は、最後にバッファ処理
を行っている。
トを入力（ステップＳ２３）し、さらにその配線経路に
沿って等間隔にバッファを挿入処理を行う（ステップＳ
２４）。従来のタイミング調整は、最後にバッファ処理
を行っている。
【０００５】図９は図８におけるバッファ挿入処理フロ
ー図である。図９に示すように、かかるバッファ挿入処
理は、まず出力点から距離Ｌの点又は分岐点又は接続先
までをトレースする（ステップＳ２５）。すなわち、距
離Ｌの点か否か（ステップＳ２６）を判定し、ついで分
岐点か否かを判定する（ステップＳ２５）。ここで、距
離Ｌの点である場合には、バッファを挿入（ステップＳ
２８）し、挿入したバッファの出力を新たな出力点と
し、ステップＳ２５に戻る。また、距離Ｌの点でもな
く、分岐点でもないときは、バッファ挿入処理を直ちに
終了させる。
ー図である。図９に示すように、かかるバッファ挿入処
理は、まず出力点から距離Ｌの点又は分岐点又は接続先
までをトレースする（ステップＳ２５）。すなわち、距
離Ｌの点か否か（ステップＳ２６）を判定し、ついで分
岐点か否かを判定する（ステップＳ２５）。ここで、距
離Ｌの点である場合には、バッファを挿入（ステップＳ
２８）し、挿入したバッファの出力を新たな出力点と
し、ステップＳ２５に戻る。また、距離Ｌの点でもな
く、分岐点でもないときは、バッファ挿入処理を直ちに
終了させる。
【０００６】一方、距離Ｌの点ではないが、分岐点であ
ったときには、所定の距離Ｌ０を引いた値を距離Ｌとし
（ステップＳ２９）、ついで枝の１つを選択する（ステ
ップＳ３０）。しかる後、リピータ挿入処理を行い（ス
テップＳ３１）、ついで、すべての枝を選択したか否か
の判定を行って（ステップＳ３２）、すべての枝を選択
していたときは、バッファ挿入処理を完了させるが、１
つでも枝が残っているときは、ステップＳ３０に戻って
リピータ挿入処理を繰返し行う。
ったときには、所定の距離Ｌ０を引いた値を距離Ｌとし
（ステップＳ２９）、ついで枝の１つを選択する（ステ
ップＳ３０）。しかる後、リピータ挿入処理を行い（ス
テップＳ３１）、ついで、すべての枝を選択したか否か
の判定を行って（ステップＳ３２）、すべての枝を選択
していたときは、バッファ挿入処理を完了させるが、１
つでも枝が残っているときは、ステップＳ３０に戻って
リピータ挿入処理を繰返し行う。
【０００７】このバッファ挿入において、基本的には、
出力点から概略配線経路上に等間隔にバッファを配置し
ていくが、分岐点がある場合は、分岐点までの配線長を
Ｌ０、分岐数をＮとすると、バッファを置いた時点で配
線長が常にＬに成るように、分岐点から（Ｌ−Ｌ０）／
Ｎの位置にバッファを挿入する。これをすべての枝に対
して再帰的に行っている。
出力点から概略配線経路上に等間隔にバッファを配置し
ていくが、分岐点がある場合は、分岐点までの配線長を
Ｌ０、分岐数をＮとすると、バッファを置いた時点で配
線長が常にＬに成るように、分岐点から（Ｌ−Ｌ０）／
Ｎの位置にバッファを挿入する。これをすべての枝に対
して再帰的に行っている。
【０００８】
【発明が解決しようとする課題】上述した従来のバッフ
ァ挿入処理においては、分岐する部分では他方向への配
線容量が付加されてしまい、全体的に遅延量が大になる
という欠点がある。特に、概略配線は、配線が最も短く
なるように経路を決める為、一筆書きの傾向に成り、最
も遠いブロックの経路は比較的多くのバッファを挿入す
ることになる。この結果、遅延量が大となる欠点があ
る。
ァ挿入処理においては、分岐する部分では他方向への配
線容量が付加されてしまい、全体的に遅延量が大になる
という欠点がある。特に、概略配線は、配線が最も短く
なるように経路を決める為、一筆書きの傾向に成り、最
も遠いブロックの経路は比較的多くのバッファを挿入す
ることになる。この結果、遅延量が大となる欠点があ
る。
【０００９】さらには、クリティカルパスを考慮しない
為、クリティカルパスを効率的に高速化することができ
ないという問題も有る。
為、クリティカルパスを効率的に高速化することができ
ないという問題も有る。
【００１０】本発明の主な目的は、クリティカルパスの
遅延時間を低減するものであり、パスの配線容量を削減
し、クリティカルパスに関しては、クラスタリングする
ことで他方向への配線容量を極力削減すること、つまり
遅延低減を図ることのできるバッファリングを実現する
レイアウト設計における最適化方法を提供することにあ
る。
遅延時間を低減するものであり、パスの配線容量を削減
し、クリティカルパスに関しては、クラスタリングする
ことで他方向への配線容量を極力削減すること、つまり
遅延低減を図ることのできるバッファリングを実現する
レイアウト設計における最適化方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】本発明のレイアウト設計
における最適化方法は、回路素子について負荷容量制限
値と入力容量を記述したライブラリを入力する第１のデ
ータ入力ステップと、出力ブロックを含んだ前記回路素
子の配置情報及び接続情報を入力する第２のデータ入力
ステップと、前記回路素子がクリティカルパスとなるか
否かの情報を入力するクリティカルパス入力ステップ
と、一度配置配線を行った結果、配線遅延又は出力負荷
容量が大きく且つ１個以上のバッファブロックの挿入が
必要な改善を要するルートをエラーネットとして入力す
るエラーネット入力ステップと、前記エラーネットに対
し前記バッファブロックの挿入を行って前記配線遅延又
は前記出力負荷容量の影響を無くすためのバッファリン
グ処理を施すバッファリング処理ステップと、前記エラ
ーネット入力をすべて行ったか否かを判定し、完了して
いるときには処理を終了させ、完了していないときには
前記エラーネット入力ステップに戻って次のエラーネッ
ト入力を行うエラーネット入力判定ステップとを含んで
構成される。
における最適化方法は、回路素子について負荷容量制限
値と入力容量を記述したライブラリを入力する第１のデ
ータ入力ステップと、出力ブロックを含んだ前記回路素
子の配置情報及び接続情報を入力する第２のデータ入力
ステップと、前記回路素子がクリティカルパスとなるか
否かの情報を入力するクリティカルパス入力ステップ
と、一度配置配線を行った結果、配線遅延又は出力負荷
容量が大きく且つ１個以上のバッファブロックの挿入が
必要な改善を要するルートをエラーネットとして入力す
るエラーネット入力ステップと、前記エラーネットに対
し前記バッファブロックの挿入を行って前記配線遅延又
は前記出力負荷容量の影響を無くすためのバッファリン
グ処理を施すバッファリング処理ステップと、前記エラ
ーネット入力をすべて行ったか否かを判定し、完了して
いるときには処理を終了させ、完了していないときには
前記エラーネット入力ステップに戻って次のエラーネッ
ト入力を行うエラーネット入力判定ステップとを含んで
構成される。
【００１２】また、本発明における前記バッファリング
処理ステップは、前記エラーネットの接続先ブロックに
対して、クリティカルパスであるか否かの検索を行い分
類するステップと、検索分類の結果、非クリティカルパ
ス群に１つのバッファを挿入するバッファ挿入配置ステ
ップと、前記クリティカルパスの前記接続先ブロックに
対しては、総距離を予測配線長として負荷容量を計算す
る容量計算ステップと、引き続くバッファリング処理の
必要性を判定し、前記容量計算ステップで計算した負荷
容量が負荷容量制限値を満たす場合は、前記エラーネッ
トに関してのバッファリング処理を終了させる引き続く
バッファリング処理の必要性判定ステップと、前記引き
続くバッファリング処理の必要性判定ステップで必要性
があると判定されたときに、前記接続先ブロックのうち
前記クリティカルパスとなるものを群分けするクラスタ
リング処理ステップと、前記クラスタリング処理を行っ
た前記接続先ブロックに対し挿入した新たなバッファブ
ロックを配置する挿入ブロックの配置ステップとを備
え、前記挿入ブロックの配置が完了したとき、前記容量
計算ステップに戻って前記クリティカルパスの負荷容量
計算から繰返し行うように形成される。
処理ステップは、前記エラーネットの接続先ブロックに
対して、クリティカルパスであるか否かの検索を行い分
類するステップと、検索分類の結果、非クリティカルパ
ス群に１つのバッファを挿入するバッファ挿入配置ステ
ップと、前記クリティカルパスの前記接続先ブロックに
対しては、総距離を予測配線長として負荷容量を計算す
る容量計算ステップと、引き続くバッファリング処理の
必要性を判定し、前記容量計算ステップで計算した負荷
容量が負荷容量制限値を満たす場合は、前記エラーネッ
トに関してのバッファリング処理を終了させる引き続く
バッファリング処理の必要性判定ステップと、前記引き
続くバッファリング処理の必要性判定ステップで必要性
があると判定されたときに、前記接続先ブロックのうち
前記クリティカルパスとなるものを群分けするクラスタ
リング処理ステップと、前記クラスタリング処理を行っ
た前記接続先ブロックに対し挿入した新たなバッファブ
ロックを配置する挿入ブロックの配置ステップとを備
え、前記挿入ブロックの配置が完了したとき、前記容量
計算ステップに戻って前記クリティカルパスの負荷容量
計算から繰返し行うように形成される。
【００１３】また、本発明における前記クラスタリング
処理ステップは、前記接続先ブロックのうち前記クリテ
ィカルパスと判定されたブロックに対し一筆書きソート
検索を行う検索ステップと、前記一筆書きの距離の計算
を行い、所定の長さより長い線を削除する距離計算ステ
ップと、前記距離計算ステップにおける距離計算の結
果、前記クリティカルパスと判定された１つ以上の前記
接続先ブロックをクラスタとして群分けするクラスタ決
定ステップとを備えて形成される。
処理ステップは、前記接続先ブロックのうち前記クリテ
ィカルパスと判定されたブロックに対し一筆書きソート
検索を行う検索ステップと、前記一筆書きの距離の計算
を行い、所定の長さより長い線を削除する距離計算ステ
ップと、前記距離計算ステップにおける距離計算の結
果、前記クリティカルパスと判定された１つ以上の前記
接続先ブロックをクラスタとして群分けするクラスタ決
定ステップとを備えて形成される。
【００１４】また、本発明における前記挿入ブロックの
配置ステップは、前記クラスタリング処理を行った後、
クラスタ側の基点として、接続先を結び且つその総距離
が最短になる点を求め、さらに前記出力ブロックと各ク
ラスタの基点を直線上の位置に求め、負荷容量制限値を
満たす位置に前記挿入ブロックを配置して形成される。
配置ステップは、前記クラスタリング処理を行った後、
クラスタ側の基点として、接続先を結び且つその総距離
が最短になる点を求め、さらに前記出力ブロックと各ク
ラスタの基点を直線上の位置に求め、負荷容量制限値を
満たす位置に前記挿入ブロックを配置して形成される。
【００１５】また、本発明における前記挿入ブロックの
配置ステップは、クラスタ内に複数の接続先ブロックが
ある場合、１つのブロックのみを選択し、その端子位置
を基点にするとともに、前記出力ブロックと各クラスタ
の基点を結ぶ直線上でクラスタの基点から一定の長さの
位置に前記挿入ブロックを配置するように形成される。
配置ステップは、クラスタ内に複数の接続先ブロックが
ある場合、１つのブロックのみを選択し、その端子位置
を基点にするとともに、前記出力ブロックと各クラスタ
の基点を結ぶ直線上でクラスタの基点から一定の長さの
位置に前記挿入ブロックを配置するように形成される。
【００１６】さらに、本発明のレイアウト設計における
最適化方法は、配置領域にエラーネットの出力ブロック
と複数の接続先ブロックを入力し、クリティカルパスと
なる前記接続先ブロックのうち、前記出力ブロックに一
番近い接続先ブロックに対し、非クリティカルパスとな
る接続先ブロックの影響を改善するための第１のバッフ
ァブロックを挿入配置する第１のステップと、前記クリ
ティカルパスとなる前記接続先ブロックを一筆書きした
後、前記接続先ブロック間の距離が所定長よりも長い配
線を削除し１つもしくは複数のクラスタに分ける第２の
ステップと、前記１つもしくは複数のクラスタの基点と
前記出力ブロックを結ぶ直線上に、前記出力ブロックに
一番近い前記接続先ブロックに対し、前記１つもしくは
複数のクラスタの影響を改善するための第２のバッファ
ブロックを挿入配置し且つ前記１つもしくは複数のクラ
スタから前記第２のバッファブロックをクリティカルパ
スとみなす第２のステップと、前記第２のバッファブロ
ックの挿入配置により再度のクラスタ化を行うととも
に、必要に応じて第３のバッファブロックを挿入配置
し、前記出力ブロック，前記出力ブロックに一番近い接
続先ブロックおよび前記第１乃至第３のバッファブロッ
クを配線して最終配線領域を形成することを特徴とする
レイアウト設計における最適化方法。
最適化方法は、配置領域にエラーネットの出力ブロック
と複数の接続先ブロックを入力し、クリティカルパスと
なる前記接続先ブロックのうち、前記出力ブロックに一
番近い接続先ブロックに対し、非クリティカルパスとな
る接続先ブロックの影響を改善するための第１のバッフ
ァブロックを挿入配置する第１のステップと、前記クリ
ティカルパスとなる前記接続先ブロックを一筆書きした
後、前記接続先ブロック間の距離が所定長よりも長い配
線を削除し１つもしくは複数のクラスタに分ける第２の
ステップと、前記１つもしくは複数のクラスタの基点と
前記出力ブロックを結ぶ直線上に、前記出力ブロックに
一番近い前記接続先ブロックに対し、前記１つもしくは
複数のクラスタの影響を改善するための第２のバッファ
ブロックを挿入配置し且つ前記１つもしくは複数のクラ
スタから前記第２のバッファブロックをクリティカルパ
スとみなす第２のステップと、前記第２のバッファブロ
ックの挿入配置により再度のクラスタ化を行うととも
に、必要に応じて第３のバッファブロックを挿入配置
し、前記出力ブロック，前記出力ブロックに一番近い接
続先ブロックおよび前記第１乃至第３のバッファブロッ
クを配線して最終配線領域を形成することを特徴とする
レイアウト設計における最適化方法。
【００１７】
【発明の実施の形態】本発明の実施の形態は、配置領域
に対して入力された情報を基にバッファリング処理を施
すものであり、特に配線遅延又は出力負荷容量の大きか
ったブロックの接続先に対するクリティカルパスの選定
と、配置位置を元にした各端子の接続とを行った後に、
ある長さでグループを分けるという手法を用いてクラス
タリング処理を行うものである。
に対して入力された情報を基にバッファリング処理を施
すものであり、特に配線遅延又は出力負荷容量の大きか
ったブロックの接続先に対するクリティカルパスの選定
と、配置位置を元にした各端子の接続とを行った後に、
ある長さでグループを分けるという手法を用いてクラス
タリング処理を行うものである。
【００１８】次に、本発明の実施の形態について図面を
参照して説明する。図１は本発明の一実施の形態を説明
するためのレイアウト設計における最適化メイン処理フ
ロー図である。図１に示すように、本実施形態のメイン
処理は、まず回路素子について負荷容量制限値と入力容
量が記述されたライブラリ（データ）を入力する（ステ
ップＳ１）。ついで、回路素子の配置情報及び接続情報
（データ）を入力（ステップＳ２）し、さらにクリティ
カルパス情報を入力する（ステップＳ３）。
参照して説明する。図１は本発明の一実施の形態を説明
するためのレイアウト設計における最適化メイン処理フ
ロー図である。図１に示すように、本実施形態のメイン
処理は、まず回路素子について負荷容量制限値と入力容
量が記述されたライブラリ（データ）を入力する（ステ
ップＳ１）。ついで、回路素子の配置情報及び接続情報
（データ）を入力（ステップＳ２）し、さらにクリティ
カルパス情報を入力する（ステップＳ３）。
【００１９】一度、配置配線を行った結果、配線遅延又
は出力負荷容量が大きくなり、少なくとも１つ以上のバ
ッファの挿入が必要になったネット又はインスタンス名
及びピン名、すなわち改善を要するルート（以下、エラ
ーネットと称す）を入力（ステップＳ４）し、そのネッ
トに対する配線遅延又は出力負荷容量の影響を無くすた
めのバッファリング処理を行う（ステップＳ５）。
は出力負荷容量が大きくなり、少なくとも１つ以上のバ
ッファの挿入が必要になったネット又はインスタンス名
及びピン名、すなわち改善を要するルート（以下、エラ
ーネットと称す）を入力（ステップＳ４）し、そのネッ
トに対する配線遅延又は出力負荷容量の影響を無くすた
めのバッファリング処理を行う（ステップＳ５）。
【００２０】ついで、エラーネット入力終了か否かの判
定を行い、終了ならばメイン処理を終了とするが、エラ
ーネットが１つでも残っていれば、ステップＳ４に戻っ
てバッファリング処理を行う（ステップＳ６）。通常、
エラーネットには１つの出力ブロックと１つ又は複数の
接続先のブロックが存在しており、もし出力ブロックが
複数ある場合は、１つの出力ブロックをユーザが指定す
るものとする。
定を行い、終了ならばメイン処理を終了とするが、エラ
ーネットが１つでも残っていれば、ステップＳ４に戻っ
てバッファリング処理を行う（ステップＳ６）。通常、
エラーネットには１つの出力ブロックと１つ又は複数の
接続先のブロックが存在しており、もし出力ブロックが
複数ある場合は、１つの出力ブロックをユーザが指定す
るものとする。
【００２１】上述したバッファリング処理と、そのバッ
ファリング処理におけるクラスタリング処理とについ
て、以下に図２および図３を参照して具体的に説明す
る。
ファリング処理におけるクラスタリング処理とについ
て、以下に図２および図３を参照して具体的に説明す
る。
【００２２】図２は図１におけるバッファリング処理フ
ロー図である。図２に示すように、かかるバッファリン
グ処理は、まずエラーネットの接続先ブロックに対し
て、クリティカルパスであるかどうかの検索を行い、ク
リティカルパスのブロックとクリティカルパスでないブ
ロックとに分ける（ステップＳ７）。ついで、クリティ
カルパスでないブロック（非クリティカルパス）群に
は、まとめて１つのバッファを挿入する（ステップＳ
８）。この時、挿入するバッファは、出力ブロックの駆
動能力と同じ又はそれ以上の駆動能力を持つバッファと
する。また、挿入するバッファの配置位置は、出力バッ
ファに隣接して配置する。これにより、クリティカルパ
スへの影響が無くなることになる。
ロー図である。図２に示すように、かかるバッファリン
グ処理は、まずエラーネットの接続先ブロックに対し
て、クリティカルパスであるかどうかの検索を行い、ク
リティカルパスのブロックとクリティカルパスでないブ
ロックとに分ける（ステップＳ７）。ついで、クリティ
カルパスでないブロック（非クリティカルパス）群に
は、まとめて１つのバッファを挿入する（ステップＳ
８）。この時、挿入するバッファは、出力ブロックの駆
動能力と同じ又はそれ以上の駆動能力を持つバッファと
する。また、挿入するバッファの配置位置は、出力バッ
ファに隣接して配置する。これにより、クリティカルパ
スへの影響が無くなることになる。
【００２３】次に、クリティカルパスのブロックへの総
距離を予測配線長として、負荷容量を計算する（ステッ
プＳ９）。しかる後、引き続くバッファリング処理が必
要か否かの判定を行い（ステップＳ１０）、その必要が
なければ、つまり負荷容量制限値を満たす場合は、この
エラーネットに関してのバッファリング処理は終了とな
る。
距離を予測配線長として、負荷容量を計算する（ステッ
プＳ９）。しかる後、引き続くバッファリング処理が必
要か否かの判定を行い（ステップＳ１０）、その必要が
なければ、つまり負荷容量制限値を満たす場合は、この
エラーネットに関してのバッファリング処理は終了とな
る。
【００２４】すなわち、ステップＳ１０においては、つ
ぎのクラスタリング処理（ステップＳ１１）への判定を
おこなうものであり、負荷容量が出力ブロックの負荷容
量制限値を超える場合は、さらなるバッファリング処理
が必要になる。要するに、ステップＳ１０においてバッ
ファリング処理がさらに必要であったときには、クラス
タリング処理を行い（ステップＳ１１）、挿入したブロ
ックの配置を行って（ステップＳ１２）、クリティカル
パスの負荷容量計算（ステップＳ９）から繰返し行う。
上述したクラスタリング処理（ステップＳ１１）は、ク
リティカルパスである接続先ブロック及び出力ブロック
を、配置位置的に近いもの同志のグループ（クラスタ）
分けを行うものである。
ぎのクラスタリング処理（ステップＳ１１）への判定を
おこなうものであり、負荷容量が出力ブロックの負荷容
量制限値を超える場合は、さらなるバッファリング処理
が必要になる。要するに、ステップＳ１０においてバッ
ファリング処理がさらに必要であったときには、クラス
タリング処理を行い（ステップＳ１１）、挿入したブロ
ックの配置を行って（ステップＳ１２）、クリティカル
パスの負荷容量計算（ステップＳ９）から繰返し行う。
上述したクラスタリング処理（ステップＳ１１）は、ク
リティカルパスである接続先ブロック及び出力ブロック
を、配置位置的に近いもの同志のグループ（クラスタ）
分けを行うものである。
【００２５】なお、負荷容量の計算は、以下の式で表わ
せる。
せる。
【００２６】負荷容量（Ｃ）＝予測配線長（Ｌ）×Ｃ０
＋Σ入力容量（Ｃｉｎ） （Ｃ０：単位長さ当たりの配線容量） 図３は図２におけるクラスタリング処理フロー図であ
る。図３に示すように、まず出力ブロックから始まり、
接続先ブロックに対して近い順に一筆書きの要領で線を
結んでいく一筆書きソート検索を行う（ステップＳ１
３）。次に、一筆書きの距離の計算を行い、ある一定の
長さより長い線を削除する（ステップＳ１４）。これに
より、接続されているもの同志を同じグループとみなす
ことでクラスタ決定を行い、クラスタリングが完成する
（ステップＳ１４）。この時の一定の長さは、プロセス
に応じて通常固定で良いが、最適な長さが場合によって
異なる場合、ユーザ側から与えることが出来るものとす
る。
＋Σ入力容量（Ｃｉｎ） （Ｃ０：単位長さ当たりの配線容量） 図３は図２におけるクラスタリング処理フロー図であ
る。図３に示すように、まず出力ブロックから始まり、
接続先ブロックに対して近い順に一筆書きの要領で線を
結んでいく一筆書きソート検索を行う（ステップＳ１
３）。次に、一筆書きの距離の計算を行い、ある一定の
長さより長い線を削除する（ステップＳ１４）。これに
より、接続されているもの同志を同じグループとみなす
ことでクラスタ決定を行い、クラスタリングが完成する
（ステップＳ１４）。この時の一定の長さは、プロセス
に応じて通常固定で良いが、最適な長さが場合によって
異なる場合、ユーザ側から与えることが出来るものとす
る。
【００２７】基本的には、各クラスタに１つづつバッフ
ァを挿入するが、出力ブロックが含まれるクラスタには
バッファを挿入しない。また、挿入するバッファの種類
は、ユーザ側で選択できるものとする。
ァを挿入するが、出力ブロックが含まれるクラスタには
バッファを挿入しない。また、挿入するバッファの種類
は、ユーザ側で選択できるものとする。
【００２８】以上の図２および図３の説明からも明らか
なように、バッファリング処理およびクラスタリング処
理を行って、クラスタが決定すると、上述したように、
挿入したブロックの配置を行う（ステップＳ１２）。こ
のブロックの配置位置は、出力ブロックと各クラスタの
基点位置を直線で結び、その直線上で且つ予測配線長か
ら挿入したブロックが負荷容量制限値を満たす位置に配
置する。なお、ここでの基点位置とは、クラスタの中に
接続先ブロックが１つだけの場合には、そのブロックの
端子位置とし、またクラスタ中に接続先ブロックが複数
ある場合には、ある点から接続先ブロックの端子をすべ
て線で結び、その総距離が最短になる点を基点位置とす
る。
なように、バッファリング処理およびクラスタリング処
理を行って、クラスタが決定すると、上述したように、
挿入したブロックの配置を行う（ステップＳ１２）。こ
のブロックの配置位置は、出力ブロックと各クラスタの
基点位置を直線で結び、その直線上で且つ予測配線長か
ら挿入したブロックが負荷容量制限値を満たす位置に配
置する。なお、ここでの基点位置とは、クラスタの中に
接続先ブロックが１つだけの場合には、そのブロックの
端子位置とし、またクラスタ中に接続先ブロックが複数
ある場合には、ある点から接続先ブロックの端子をすべ
て線で結び、その総距離が最短になる点を基点位置とす
る。
【００２９】かかる挿入したブロックの配置が終了する
と、その挿入したブロックを接続先ブロックとして接続
情報を変更する。そして、再度クラスタリング処理への
判定を行うためのクリティカルパスの負荷容量計算（ス
テップＳ９）に戻り、これまでの処理を繰返し行う。
と、その挿入したブロックを接続先ブロックとして接続
情報を変更する。そして、再度クラスタリング処理への
判定を行うためのクリティカルパスの負荷容量計算（ス
テップＳ９）に戻り、これまでの処理を繰返し行う。
【００３０】以下、図４〜図７を用いて、配置・接続情
報の入力から最終配線までの手順に基くレイアウト結果
を説明する。
報の入力から最終配線までの手順に基くレイアウト結果
を説明する。
【００３１】図４（ａ），（ｂ）はそれぞれ図１におけ
るクリティカルパスおよびバッファをそれぞれ配置領域
に記載した配置図である。まず図４（ａ）に示すよう
に、配置領域１は、前述した図１のエラーネットの入力
（ステップＳ４）にあたり、入力するエラーネットの出
力ブロックをＡ、接続先ブロックをＭ１〜Ｍ７として表
わしている。しかも、図１のクリティカルパス入力（ス
テップＳ３）の際のクリティカルパス情報から、接続先
ブロックＭ２，Ｍ３，Ｍ４，Ｍ７をクリティカルパスで
あったとする。
るクリティカルパスおよびバッファをそれぞれ配置領域
に記載した配置図である。まず図４（ａ）に示すよう
に、配置領域１は、前述した図１のエラーネットの入力
（ステップＳ４）にあたり、入力するエラーネットの出
力ブロックをＡ、接続先ブロックをＭ１〜Ｍ７として表
わしている。しかも、図１のクリティカルパス入力（ス
テップＳ３）の際のクリティカルパス情報から、接続先
ブロックＭ２，Ｍ３，Ｍ４，Ｍ７をクリティカルパスで
あったとする。
【００３２】ついで、図４（ｂ）に示すように、前述し
た図２のステップＳ７でクリティカルパスの検索を行っ
た結果、クリティカルパスでないブロック群は、接続先
ブロックＭ１，Ｍ５，Ｍ６であることを判断するので、
ステップＳ８で非クリティカルパスのバッファ挿入にあ
たり、配置領域１では、これらをまとめて１つのバッフ
ァＣ１を挿入する。このバッファＣ１は、出力ブロック
Ａに隣接して配置される。
た図２のステップＳ７でクリティカルパスの検索を行っ
た結果、クリティカルパスでないブロック群は、接続先
ブロックＭ１，Ｍ５，Ｍ６であることを判断するので、
ステップＳ８で非クリティカルパスのバッファ挿入にあ
たり、配置領域１では、これらをまとめて１つのバッフ
ァＣ１を挿入する。このバッファＣ１は、出力ブロック
Ａに隣接して配置される。
【００３３】図５（ａ），（ｂ）はそれぞれ図４（ａ）
において一筆書きした場合およびクラスタを記入した場
合の配置図である。図５（ａ）に示すように、前述した
ステップＳ９のクリティカルパス負荷容量計算におい
て、出力ブロックＡからクリティカルパスとなる接続先
ブロックＭ２，Ｍ３，Ｍ４，Ｍ７への予測配線長から負
荷容量を見積もり、続いてステップＳ１０のバッファリ
ングの必要性の判定、すなわち出力ブロックＡの負荷容
量制限値を満たしているか否かの判定を行う。
において一筆書きした場合およびクラスタを記入した場
合の配置図である。図５（ａ）に示すように、前述した
ステップＳ９のクリティカルパス負荷容量計算におい
て、出力ブロックＡからクリティカルパスとなる接続先
ブロックＭ２，Ｍ３，Ｍ４，Ｍ７への予測配線長から負
荷容量を見積もり、続いてステップＳ１０のバッファリ
ングの必要性の判定、すなわち出力ブロックＡの負荷容
量制限値を満たしているか否かの判定を行う。
【００３４】この場合、負荷容量制限値を満たしていな
かったとすると、前述したように、ステップＳ１１のク
ラスタリング処理に移るが、このクラタリング処理は出
力ブロックＡからクリティカルパスの接続先ブロックへ
近い順に一筆書きソート検索および距離の計算を行う
（ステップＳ１３，Ｓ１４）。例えば、出力ブロックＡ
→接続先ブロックＭ７→接続先ブロックＭ４→接続先ブ
ロックＭ３→接続先ブロックＭ２の順で近いとすると、
一筆書きした場合の配線長は、Ｌ１，Ｌ２，Ｌ３のよう
になる。
かったとすると、前述したように、ステップＳ１１のク
ラスタリング処理に移るが、このクラタリング処理は出
力ブロックＡからクリティカルパスの接続先ブロックへ
近い順に一筆書きソート検索および距離の計算を行う
（ステップＳ１３，Ｓ１４）。例えば、出力ブロックＡ
→接続先ブロックＭ７→接続先ブロックＭ４→接続先ブ
ロックＭ３→接続先ブロックＭ２の順で近いとすると、
一筆書きした場合の配線長は、Ｌ１，Ｌ２，Ｌ３のよう
になる。
【００３５】次に、図５（ｂ）に示すように、ステップ
Ｓ１４の距離の計算において、一定の長さより長い線を
削除する。ここで、接続先ブロックＭ７→Ｍ４間（距離
Ｌ１）、接続先ブロックＭ４→Ｍ３間（距離Ｌ２）が所
定の長さより長いとすると、接続先ブロックＭ３→Ｍ２
間（距離Ｌ３）のみが残る。このため、接続先ブロック
Ｍ２，Ｍ３が同一でクラスタ１、接続先ブロックＭ４が
クラスタ２、接続先ブロックＭ７と出力ブロックＡが同
一でクラスタ３となり、前述のステップＳ１５で説明し
たクラスタが決定され、クラスタリング処理が完了す
る。
Ｓ１４の距離の計算において、一定の長さより長い線を
削除する。ここで、接続先ブロックＭ７→Ｍ４間（距離
Ｌ１）、接続先ブロックＭ４→Ｍ３間（距離Ｌ２）が所
定の長さより長いとすると、接続先ブロックＭ３→Ｍ２
間（距離Ｌ３）のみが残る。このため、接続先ブロック
Ｍ２，Ｍ３が同一でクラスタ１、接続先ブロックＭ４が
クラスタ２、接続先ブロックＭ７と出力ブロックＡが同
一でクラスタ３となり、前述のステップＳ１５で説明し
たクラスタが決定され、クラスタリング処理が完了す
る。
【００３６】図６（ａ），（ｂ）はそれぞれ図５におい
てさらにバッファを挿入した場合およびクラスタ処理し
た場合の配置図である。まず図６（ａ）に示すように、
ここでは各クラスタ〔図５（ｂ）のクラスタ１〜クラス
タ２〕にバッファＣ２，Ｃ３を挿入するが、接続先ブロ
ックＭ７は出力ブロックＡと同一クラスタ（クラスタ
３）である為、バッファを挿入しない。つまり、クラス
タ１、クラスタ２にのみ追加バッファＣ２，Ｃ３を挿入
する。これら追加挿入したバッファＣ２，Ｃ３の配置位
置は、出力ブロックＡから各クラスタ１，２の基点を直
線で結び、その直線上に予測配線長から挿入したバッフ
ァＣ２，Ｃ３が負荷容量制限値を満たす場所に配置す
る。
てさらにバッファを挿入した場合およびクラスタ処理し
た場合の配置図である。まず図６（ａ）に示すように、
ここでは各クラスタ〔図５（ｂ）のクラスタ１〜クラス
タ２〕にバッファＣ２，Ｃ３を挿入するが、接続先ブロ
ックＭ７は出力ブロックＡと同一クラスタ（クラスタ
３）である為、バッファを挿入しない。つまり、クラス
タ１、クラスタ２にのみ追加バッファＣ２，Ｃ３を挿入
する。これら追加挿入したバッファＣ２，Ｃ３の配置位
置は、出力ブロックＡから各クラスタ１，２の基点を直
線で結び、その直線上に予測配線長から挿入したバッフ
ァＣ２，Ｃ３が負荷容量制限値を満たす場所に配置す
る。
【００３７】次に、図６（ｂ）に示すように、バッファ
リング処理におけるクラスタリング処理が終了すると、
つまりバッファリング処理の必要性がなくなると、前述
した図１の接続情報が変更になり（ステップＳ２）、接
続先ブロックＭ１〜Ｍ７およびバッファＣ１〜Ｃ３でク
ラスタリング処理の対象となるブロックは、バッファＣ
２，Ｃ３および接続先ブロックＭ７だけになる。
リング処理におけるクラスタリング処理が終了すると、
つまりバッファリング処理の必要性がなくなると、前述
した図１の接続情報が変更になり（ステップＳ２）、接
続先ブロックＭ１〜Ｍ７およびバッファＣ１〜Ｃ３でク
ラスタリング処理の対象となるブロックは、バッファＣ
２，Ｃ３および接続先ブロックＭ７だけになる。
【００３８】しかる後、再度前述した図２のクリティカ
ルパスの負荷容量計算ステップＳ９に戻り、追加バッフ
ァＣ２，Ｃ３および接続先ブロックＭ７への予測配線長
から負荷容量計算を行う。しかし、図２のステップＳ１
０で負荷容量制限値を満たしておらず、バッファリング
処理が必要と判定されると、図２のステップＳ１１で再
度クラスタリング処理を行う。
ルパスの負荷容量計算ステップＳ９に戻り、追加バッフ
ァＣ２，Ｃ３および接続先ブロックＭ７への予測配線長
から負荷容量計算を行う。しかし、図２のステップＳ１
０で負荷容量制限値を満たしておらず、バッファリング
処理が必要と判定されると、図２のステップＳ１１で再
度クラスタリング処理を行う。
【００３９】図７（ａ），（ｂ）はそれぞれ図６におい
てさらにバッファを挿入した場合および最終配線を施し
た配置図である。図７（ａ）に示すように、クラスタリ
ング処理を行った結果、追加したバッファＣ２が新たな
クラスタ１、バッファＣ３が新たなクラスタ２、接続先
ブロックＭ７と出力ブロックＡが新たなクラスタ３にな
ったとすると、その新たなクラスタ１に新たなバッファ
Ｃ４、新たなクラスタ２に新たなバッファＣ５を挿入す
る。それにより、配置領域１は、これら新たなバッファ
Ｃ４とＣ５の配置を行った結果が得られる。
てさらにバッファを挿入した場合および最終配線を施し
た配置図である。図７（ａ）に示すように、クラスタリ
ング処理を行った結果、追加したバッファＣ２が新たな
クラスタ１、バッファＣ３が新たなクラスタ２、接続先
ブロックＭ７と出力ブロックＡが新たなクラスタ３にな
ったとすると、その新たなクラスタ１に新たなバッファ
Ｃ４、新たなクラスタ２に新たなバッファＣ５を挿入す
る。それにより、配置領域１は、これら新たなバッファ
Ｃ４とＣ５の配置を行った結果が得られる。
【００４０】ついで、図７（ｂ）に示すように、もう一
度前述した図２のステップＳ９に戻り、出力ブロックＡ
の負荷容量制限値が満たされたときには、１つのエラー
ネットに対する動作は終了となり、最終配線領域２が得
られる。かかるレイアウト動作によって配線を行った後
のイメージ図は、図示のとおりである。
度前述した図２のステップＳ９に戻り、出力ブロックＡ
の負荷容量制限値が満たされたときには、１つのエラー
ネットに対する動作は終了となり、最終配線領域２が得
られる。かかるレイアウト動作によって配線を行った後
のイメージ図は、図示のとおりである。
【００４１】以上、本発明の一実施の形態について説明
したが、以下に他の実施の形態を説明する。
したが、以下に他の実施の形態を説明する。
【００４２】その基本的構成は、前述した一実施の形態
と同様であるが、挿入ブロックの配置（図２のステップ
Ｓ１２）を変更しても本発明を実現することができる。
と同様であるが、挿入ブロックの配置（図２のステップ
Ｓ１２）を変更しても本発明を実現することができる。
【００４３】例えば、前述した一実施の形態では、図２
のステップＳ１２において、配置位置の決定方法に高精
度なものを用いたが、設計時間等を短縮する為に、簡易
的に配置して良い場合は、２つの点において簡略的な配
置方法を用いることができる。
のステップＳ１２において、配置位置の決定方法に高精
度なものを用いたが、設計時間等を短縮する為に、簡易
的に配置して良い場合は、２つの点において簡略的な配
置方法を用いることができる。
【００４４】その１つは、クラスタ側の基点として、接
続先を結び且つその総距離が最短になる点を求める代り
に、クラスタ内に複数の接続先ブロックがある場合、１
つのブロックのみを選択し、その端子位置を基点にする
ことが考えられる。
続先を結び且つその総距離が最短になる点を求める代り
に、クラスタ内に複数の接続先ブロックがある場合、１
つのブロックのみを選択し、その端子位置を基点にする
ことが考えられる。
【００４５】もう１つは、出力ブロックと各クラスタの
基点を直線上の位置に求め、負荷容量制限値を満たす位
置にブロックを配置する代りに、直線上でクラスタの基
点から一定の長さの位置に配置するようにすることでも
良い。
基点を直線上の位置に求め、負荷容量制限値を満たす位
置にブロックを配置する代りに、直線上でクラスタの基
点から一定の長さの位置に配置するようにすることでも
良い。
【００４６】これらの２点を導入することにより、計算
量を削減することが可能になり、設計時間等の短縮を目
的とする場合には、より有効な手法となる。
量を削減することが可能になり、設計時間等の短縮を目
的とする場合には、より有効な手法となる。
【００４７】
【発明の効果】以上説明したように、本発明のレイアウ
ト設計における最適化方法は、タイミング調整のための
バッファリングにあたり、クリティカルパスと非クリテ
ィカクパスに分け、クリティカルパスへ非クリティカル
パスの配線容量を付加させないことにより、クリティカ
ルパスの遅延低減を図ることが出来るという効果があ
る。
ト設計における最適化方法は、タイミング調整のための
バッファリングにあたり、クリティカルパスと非クリテ
ィカクパスに分け、クリティカルパスへ非クリティカル
パスの配線容量を付加させないことにより、クリティカ
ルパスの遅延低減を図ることが出来るという効果があ
る。
【００４８】また、本発明は、データパスをクラスタリ
ングすることにより、極力他方向への配線容量を付加さ
せないで済むので、遠距離にあるブロックへの遅延低減
を実現できるという効果がある。
ングすることにより、極力他方向への配線容量を付加さ
せないで済むので、遠距離にあるブロックへの遅延低減
を実現できるという効果がある。
【図１】本発明の一実施の形態を説明するためのレイア
ウト設計における最適化メイン処理フロー図である。
ウト設計における最適化メイン処理フロー図である。
【図２】図１におけるバッファリング処理フロー図であ
る。
る。
【図３】図２におけるクラスタリング処理フロー図であ
る。
る。
【図４】図１におけるクリティカルパスおよびバッファ
をそれぞれ配置領域に記載した配置図である。
をそれぞれ配置領域に記載した配置図である。
【図５】図４において一筆書きした場合およびクラスタ
を記入した場合の配置図である。
を記入した場合の配置図である。
【図６】図５においてさらにバッファを挿入した場合お
よびクラスタ処理した場合の配置図である。
よびクラスタ処理した場合の配置図である。
【図７】図６においてさらにバッファを挿入した場合お
よび最終配線を施した配置図である。
よび最終配線を施した配置図である。
【図８】従来の一例を説明するためのメイン処理フロー
図である。
図である。
【図９】図８におけるバッファ挿入処理フロー図であ
る。
る。
Ｓ１ ライブラリ入力
Ｓ２ 配置情報，接続情報入力
Ｓ３ クリティカルパス入力
Ｓ４ エラーネット入力
Ｓ５ バッファリング処理
Ｓ６ エラーネット入力終了判定
１ 配置領域
２ 最終配線領域
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/82
H01L 21/822
H01L 27/04
G06F 17/50
Claims (4)
- 【請求項１】 回路素子について負荷容量制限値と入力
容量を記述したライブラリを入力する第１のデータ入力
ステップと、出力ブロックを含んだ前記回路素子の配置
情報及び接続情報を入力する第２のデータ入力ステップ
と、前記回路素子がクリティカルパスとなるか否かの情
報を入力するクリティカルパス入力ステップと、一度配
置配線を行った結果、 配線遅延又は出力負荷容量が大きく且つ１個以上のバッ
ファブロックの挿入が必要な改善を要するルートをエラ
ーネットとして入力するエラーネット入力ステップと、
前記エラーネットに対し前記バッファブロックの挿入を
行って前記配線遅延又は前記出力負荷容量の影響を無く
すためのバッファリング処理を施すバッファリング処理
ステップと、前記エラーネット入力をすべて行ったか否
かを判定し、完了しているときには処理を終了させ、完
了していないときには前記エラーネット入力ステップに
戻って次のエラーネット入力を行うエラーネット入力判
定ステップとを含み、 前記バッファリング処理ステップは、前記エラーネット
の接続先ブロックに対して、クリティカルパスであるか
否かの検索を行い分類するステップと、検索分類の結
果、非クリティカルパス群に１つのバッファを挿入する
バッファ挿入配置ステップと、前記クリティカルパスの
前記接続先ブロックに対しては、総距離を予測配線長と
して負荷容量を計算する容量計算ステップと、引き続く
バッファリング処理の必要性を判定し、前記容量計算ス
テップで計算した負荷容量が負荷容量制限値を満たす場
合は、前記エラーネットに関してのバッファリング処理
を終了させる引き続くバッファリング処理の必要性判定
ステップと、前記引き続くバッファリング処理の必要性
判定ステップで必要性があると判定されたときに、前記
接続先ブロックのうち前記クリティカルパスとなるもの
を群分けするクラスタリング処理ステップと、前記クラ
スタリング処理を行った前記接続先ブロックに対し挿入
した新たなバッファブロックを配置する挿入ブロックの
配置ステップとを備え、前記挿入ブロックの配置が完了
したとき、前記容量計算ステップに戻って前記クリティ
カルパスの負荷容量計算から繰返し行うようにしたレイ
アウト設計において、 前記クラスタリング処理ステップは、前記接続先ブロッ
クのうち前記クリティカルパスと判定されたブロックに
対し一筆書きソート検索を行う検索ステップと、前記一
筆書きの距離の計算を行い、所定の長さより長い線を削
除する距離計算ステップと、前記距離計算ステップにお
ける距離計算の結果、前記クリティカルパスと判定され
た１つ以上の前記接続先ブロックをクラスタとして群分
けするクラスタ決定ステップとを備えたことを特徴とす
るレイアウト設計における最適化方法。 - 【請求項２】 回路素子について負荷容量制限値と入力
容量を記述したライブラリを入力する第１のデータ入力
ステップと、出力ブロックを含んだ前記回路素子の配置
情報及び接続情報を入力する第２のデータ入力ステップ
と、前記回路素子がクリティカルパスとなるか否かの情
報を入力するクリティカルパス入力ステップと、一度配
置配線を行った結果、 配線遅延又は出力負荷容量が大きく且つ１個以上のバッ
ファブロックの挿入が必要な改善を要するルートをエラ
ーネットとして入力するエラーネット入力ステップと、
前記エラーネットに対し前記バッファブロックの挿入を
行って前記配線遅延又は前記出力負荷容量の影響を無く
すためのバッファリング処理を施すバッファリング処理
ステップと、前記エラーネット入力をすべて行ったか否
かを判定し、完了しているときには処理を終了させ、完
了していないときには前記エラーネット入力ステップに
戻って次のエラーネット入力を行うエラーネット入力判
定ステップとを含み、 前記バッファリング処理ステップは、前記エラーネット
の接続先ブロックに対して、クリティカルパスであるか
否かの検索を行い分類するステップと、検索分類の結
果、非クリティカルパス群に１つのバッファを挿入する
バッファ挿入配置ステップと、前記クリティカルパスの
前記接続先ブロックに対しては、総距離を予測配線長と
して負荷容量を計算する容量計算ステップと、引き続く
バッファリング処理の必要性を判定し、前記容量計算ス
テップで計算した負荷容量が負荷容量制限値を満たす場
合は、前記エラーネットに関してのバッファリング処理
を終了させる引き続くバッファリング処理の必要性判定
ステップと、 前記引き続くバッファリング処理の必要性判定ステップ
で必要性があると判定されたときに、前記接続先ブロッ
クのうち前記クリティカルパスとなるものを群分けする
クラスタリング処理ステップと、前記クラスタリング処
理を行った前記接続先ブロックに対し挿入した新たなバ
ッファブロックを配置する挿入ブロックの配置ステップ
とを備え、前記挿入ブロックの配置が完了したとき、前
記容量計算ステップに戻って前記クリティカルパスの負
荷容量計算から繰返し行うようにしたレイアウト設計に
おいて、 前記挿入ブロックの配置ステップは、前記クラスタリン
グ処理を行った後、クラスタ側の基点として、接続先を
結び且つその総距離が最短になる点を求め、さらに前記
出力ブロックと各クラスタの基点を直線上の位置に求
め、負荷容量制限値を満たす位置に前記挿入ブロックを
配置することを特徴とするレイアウト設計における最適
化方法。 - 【請求項３】 前記挿入ブロックの配置ステップは、ク
ラスタ内に複数の接続先ブロックがある場合、１つのブ
ロックのみを選択し、その端子位置を基点にするととも
に、前記出力ブロックと各クラスタの基点を結ぶ直線上
でクラスタの基点から一定の長さの位置に前記挿入ブロ
ックを配置する請求項２記載のレイアウト設計における
最適化方法。 - 【請求項４】 配置領域にエラーネットの出力ブロック
と複数の接続先ブロックを入力し、クリティカルパスと
なる前記接続先ブロックのうち、前記出力ブロックに一
番近い接続先ブロックに対し、非クリティカルパスとな
る接続先ブロックの影響を改善するための第１のバッフ
ァブロックを挿入配置する第１のステップと、前記クリ
ティカルパスとなる前記接続先ブロックを一筆書きした
後、前記接続先ブロック間の距離が所定長よりも長い配
線を削除し１つもしくは複数のクラスタに分ける第２の
ステップと、前記１つもしくは複数のクラスタの基点と
前記出力ブロックを結ぶ直線上に、前記出力ブロックに
一番近い前記接続先ブロックに対し、前記１つもしくは
複数のクラスタの影響を改善するための第２のバッファ
ブロックを挿入配置し且つ前記１つもしくは複数のクラ
スタから前記第２のバッファブロックをクリティカルパ
スとみなす第２のステップと、前記第２のバッファブロ
ックの挿入配置により再度のクラスタ化を行うととも
に、必要に応じて第３のバッファブロックを挿入配置
し、前記出力ブロック，前記出力ブロックに一番近い接
続先ブロックおよび前記第１乃至第３のバッファブロッ
クを配線して最終配線領域を形成することを特徴とする
レイアウト設計における最適化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001157211A JP3512757B2 (ja) | 2001-05-25 | 2001-05-25 | レイアウト設計における最適化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001157211A JP3512757B2 (ja) | 2001-05-25 | 2001-05-25 | レイアウト設計における最適化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353316A JP2002353316A (ja) | 2002-12-06 |
| JP3512757B2 true JP3512757B2 (ja) | 2004-03-31 |
Family
ID=19001105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001157211A Expired - Fee Related JP3512757B2 (ja) | 2001-05-25 | 2001-05-25 | レイアウト設計における最適化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3512757B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103560097B (zh) * | 2013-11-20 | 2016-04-27 | 中国科学院深圳先进技术研究院 | 一种三维芯片中的布线路径优化方法 |
-
2001
- 2001-05-25 JP JP2001157211A patent/JP3512757B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002353316A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838583A (en) | Optimized placement and routing of datapaths | |
| US5930499A (en) | Method for mixed placement of structured and non-structured circuit elements | |
| US6543043B1 (en) | Inter-region constraint-based router for use in electronic design automation | |
| US7051310B2 (en) | Two-stage clock tree synthesis with buffer distribution balancing | |
| US7676780B2 (en) | Techniques for super fast buffer insertion | |
| US8782591B1 (en) | Physically aware logic synthesis of integrated circuit designs | |
| JPH0997842A (ja) | 論理回路のレイアウト方法 | |
| US6480996B1 (en) | System and method for transposing wires in a circuit design | |
| US6651237B2 (en) | System and method for H-Tree clocking layout | |
| US5995735A (en) | Directional repeater physical assignment and connection for high-performance microprocessors | |
| US7730431B2 (en) | Design method, design apparatus, and computer program for semiconductor integrated circuit | |
| US6405354B1 (en) | Method and apparatus to optimize power wiring layout and generate wiring layout data for a semiconductor integrated circuit | |
| US20040049753A1 (en) | System for estimating performance of integrated circuit in register transfer level | |
| US20030217338A1 (en) | Congestion mitigation with logic order preservation | |
| US20030106036A1 (en) | Wiring route determining apparatus, group determining apparatus, wiring route determining program storing medium and group determining program storing medium | |
| JP3512757B2 (ja) | レイアウト設計における最適化方法 | |
| US6532580B1 (en) | In-place method for inserting repeater buffers in an integrated circuit | |
| US6615401B1 (en) | Blocked net buffer insertion | |
| US6477690B1 (en) | In-place repeater insertion methodology for over-the-block routed integrated circuits | |
| KR20010024944A (ko) | 전자 소자 및 장치의 설계 및 제조 방법 | |
| US6560761B1 (en) | Method of datapath cell placement for bitwise and non-bitwise integrated circuit designs | |
| JP3530025B2 (ja) | 概略配線決定方法及び記憶媒体 | |
| US6477692B1 (en) | Method and apparatus for channel-routing of an electronic device | |
| JP3548398B2 (ja) | 概略経路決定方法および概略経路決定方式 | |
| US6588003B1 (en) | Method of control cell placement for datapath macros in integrated circuit designs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040107 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |