JP2639313B2 - 集積回路配置装置および方法 - Google Patents
集積回路配置装置および方法Info
- Publication number
- JP2639313B2 JP2639313B2 JP5204876A JP20487693A JP2639313B2 JP 2639313 B2 JP2639313 B2 JP 2639313B2 JP 5204876 A JP5204876 A JP 5204876A JP 20487693 A JP20487693 A JP 20487693A JP 2639313 B2 JP2639313 B2 JP 2639313B2
- Authority
- JP
- Japan
- Prior art keywords
- cells
- cell
- circuit
- division
- cell group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路のレイ
アウト設計における自動配置装置および方法に関する。
アウト設計における自動配置装置および方法に関する。
【０００２】
【従来の技術】分割によって配置を行う技術は、半導体
集積回路のレイアウト設計において各セルの配置を決定
するための代表的な技術の１つである。
集積回路のレイアウト設計において各セルの配置を決定
するための代表的な技術の１つである。
【０００３】ここで、分割によって配置を行う技術と
は、与えられた回路とチップ領域を階層的に設計された
カットライン（分割線）によって繰り返し分割すること
により各セルの位置を決定する技術である。ただし、分
割の際にはカットラインを横切る配線数（以下、ネット
カット数）が最小になるようにする。
は、与えられた回路とチップ領域を階層的に設計された
カットライン（分割線）によって繰り返し分割すること
により各セルの位置を決定する技術である。ただし、分
割の際にはカットラインを横切る配線数（以下、ネット
カット数）が最小になるようにする。
【０００４】以下に、図を用いてこの技術について説明
する。まず、図６（ａ）のように、回路およびチップ領
域をカットライン６１８によって２分割する。続いて、
図６（ｂ）のように前回と垂直な方向のカットライン６
１９によってそれぞれの回路と領域を２分割する。この
ように、水平方向と鉛直方向のカットラインで交互に回
路および領域を分割していき、図６（ｃ）のように１つ
の領域に１つのセルが割り当てられるまで繰り返し分割
を行うことによりセルの位置を決定する。なお、図６
（ａ），（ｂ），（ｃ）において、６０１〜６１６はセ
ルを、６１７はチップ領域を、６２０〜６２３はカット
ラインを示している。
する。まず、図６（ａ）のように、回路およびチップ領
域をカットライン６１８によって２分割する。続いて、
図６（ｂ）のように前回と垂直な方向のカットライン６
１９によってそれぞれの回路と領域を２分割する。この
ように、水平方向と鉛直方向のカットラインで交互に回
路および領域を分割していき、図６（ｃ）のように１つ
の領域に１つのセルが割り当てられるまで繰り返し分割
を行うことによりセルの位置を決定する。なお、図６
（ａ），（ｂ），（ｃ）において、６０１〜６１６はセ
ルを、６１７はチップ領域を、６２０〜６２３はカット
ラインを示している。
【０００５】上記のような分割によって配置を行う技術
の中で、信号伝達遅延による回路の誤動作発生を防ぐこ
とを考慮した技術として、電子情報通信学会技術研究報
告Ｖｏｌ．９１ Ｎｏ．３５７（１９９１年発行）１７
頁〜２４頁記載の技術がある。
の中で、信号伝達遅延による回路の誤動作発生を防ぐこ
とを考慮した技術として、電子情報通信学会技術研究報
告Ｖｏｌ．９１ Ｎｏ．３５７（１９９１年発行）１７
頁〜２４頁記載の技術がある。
【０００６】この従来技術では、各カットラインによる
分割においてネットカット数ができるだけ小さくなるこ
とを目的とするとともに、回路にタイミング制約（最大
遅延時間の制約）を与えて、それを満たすようにセルの
配置を行うことも目的としている。タイミング制約は、
回路中のセルの端子対に対してその間の最大許容遅延時
間で与えられる。図７はタイミング制約の説明図であ
る。この図で端子７０１と端子７０２の間にタイミング
制約が与えられると、これら２つの端子間のすべてのパ
ス（信号経路）について配線における信号遅延時間とセ
ル内部における信号遅延時間の総和がタイミング制約で
与えられた最大許容遅延時間以下になっていなければな
らない。なお図７において、７０３〜７０８はセルを示
している。
分割においてネットカット数ができるだけ小さくなるこ
とを目的とするとともに、回路にタイミング制約（最大
遅延時間の制約）を与えて、それを満たすようにセルの
配置を行うことも目的としている。タイミング制約は、
回路中のセルの端子対に対してその間の最大許容遅延時
間で与えられる。図７はタイミング制約の説明図であ
る。この図で端子７０１と端子７０２の間にタイミング
制約が与えられると、これら２つの端子間のすべてのパ
ス（信号経路）について配線における信号遅延時間とセ
ル内部における信号遅延時間の総和がタイミング制約で
与えられた最大許容遅延時間以下になっていなければな
らない。なお図７において、７０３〜７０８はセルを示
している。
【０００７】この従来技術では、まずタイミング制約が
与えられた端子対の間のパスの中からクリティカルパス
（タイミング制約に違反する可能性が高いパス）を抽出
する。次にカットラインによる回路の分割を繰り返し行
う。カットラインによる回路の分割においては、初期分
割に対してセルの移動による改良を行うが、移動するセ
ルの選択の際には、そのセルの移動によるネットカット
数の増減だけでなく、クリティカルパスの長さの増減も
考慮する。
与えられた端子対の間のパスの中からクリティカルパス
（タイミング制約に違反する可能性が高いパス）を抽出
する。次にカットラインによる回路の分割を繰り返し行
う。カットラインによる回路の分割においては、初期分
割に対してセルの移動による改良を行うが、移動するセ
ルの選択の際には、そのセルの移動によるネットカット
数の増減だけでなく、クリティカルパスの長さの増減も
考慮する。
【０００８】図８はチップ領域の一部であり、この従来
技術による配置処理の途中の状態を示している。図中、
８０２〜８１０はセル、８１２〜８１６は処理済みのカ
ットラインである。処理中のカットライン８１１による
分割を行う場合、セル８０４がカットライン８１１の左
側に移動するとクリティカルパス８０１の長さが減少す
るので、セル８０４が移動の対象として選ばれる可能性
が高くなる。この従来技術では、このように各カットラ
インによる分割においてクリティカルパスの長さを考慮
しながら配置を行っている。
技術による配置処理の途中の状態を示している。図中、
８０２〜８１０はセル、８１２〜８１６は処理済みのカ
ットラインである。処理中のカットライン８１１による
分割を行う場合、セル８０４がカットライン８１１の左
側に移動するとクリティカルパス８０１の長さが減少す
るので、セル８０４が移動の対象として選ばれる可能性
が高くなる。この従来技術では、このように各カットラ
インによる分割においてクリティカルパスの長さを考慮
しながら配置を行っている。
【０００９】
【発明が解決しようとする課題】分割による配置技術に
おいてクリティカルパスの遅延を小さくする、すなわち
クリティカルパスの長さを短くするためには、クリティ
カルパスがカットラインを横切る回数（以下、パスカッ
ト数）をできるだけ少なくする必要がある。
おいてクリティカルパスの遅延を小さくする、すなわち
クリティカルパスの長さを短くするためには、クリティ
カルパスがカットラインを横切る回数（以下、パスカッ
ト数）をできるだけ少なくする必要がある。
【００１０】上述の従来技術はパスカット数を小さくす
るための有効な技術であるが、この技術を用いてもパス
カット数を改善できない場合がある。図５はチップ領域
の一部であり、上述の従来技術による配置処理の途中の
状態を示している。図中、５０２〜５１１はセル、５１
３〜５１７は処理済みのカットラインである。この図で
処理中のカットライン５１２による分割を行う場合、ク
リティカルパス５０１のパスカット数を小さくするため
には、セル５０４，５０５をカットライン５１２の左側
に移動することが必要である。しかし、単独のセル移動
ではどのセルを移動させたとしても、パスカット数を減
少させることはできない。
るための有効な技術であるが、この技術を用いてもパス
カット数を改善できない場合がある。図５はチップ領域
の一部であり、上述の従来技術による配置処理の途中の
状態を示している。図中、５０２〜５１１はセル、５１
３〜５１７は処理済みのカットラインである。この図で
処理中のカットライン５１２による分割を行う場合、ク
リティカルパス５０１のパスカット数を小さくするため
には、セル５０４，５０５をカットライン５１２の左側
に移動することが必要である。しかし、単独のセル移動
ではどのセルを移動させたとしても、パスカット数を減
少させることはできない。
【００１１】上述の従来技術では、カットラインの左右
または上下の領域間でセルの移動を行う際に個々のセル
単位での移動しか考慮しない。従って、図５のクリティ
カルパス５０１のように複数のセルを同時に移動させる
ことによってのみパスカット数を減少させることができ
るような場合には、上述の従来技術を用いてもパスカッ
ト数を減少させることができない。
または上下の領域間でセルの移動を行う際に個々のセル
単位での移動しか考慮しない。従って、図５のクリティ
カルパス５０１のように複数のセルを同時に移動させる
ことによってのみパスカット数を減少させることができ
るような場合には、上述の従来技術を用いてもパスカッ
ト数を減少させることができない。
【００１２】本発明の目的は、注目したクリティカルパ
スを可能な限り短くすることができる集積回路配置装置
および方法を提供することにある。
スを可能な限り短くすることができる集積回路配置装置
および方法を提供することにある。
【００１３】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明の集積回路配置装置は、自動配置用の入力
データとパスの信号遅延の制約のデータを入力する入力
装置と、カットラインを横切る配線数が最小になるよう
に回路の分割を行うミニカット装置と、パスの信号遅延
を計算してクリティカルパスを抽出するタイミング解析
装置と、同時に移動することによりクリティカルパスの
遅延を改善できる複数のセルをカットラインによって区
切られた１つの領域内に限ることなく選択してグループ
化し、セルのグループを抽出するセルグループ抽出装置
と、カットラインによって区切られた各領域でセルのグ
ループ化を行い、それによって作成されたセルのグルー
プの最適な組み合わせを、前記セルグループ抽出装置に
よって抽出されたセルのグループの交換相手として選択
する最適交換相手選択装置と、前記セルグループ抽出装
置によって抽出されたセルのグループと前記最適交換相
手選択装置によって選択された交換相手を交換すること
により信号遅延を最適化するセルグループ交換装置と、
すべてのカットラインによる分割の結果から各セルの位
置を決定して出力する出力装置から構成されることを特
徴としている。
めに、本発明の集積回路配置装置は、自動配置用の入力
データとパスの信号遅延の制約のデータを入力する入力
装置と、カットラインを横切る配線数が最小になるよう
に回路の分割を行うミニカット装置と、パスの信号遅延
を計算してクリティカルパスを抽出するタイミング解析
装置と、同時に移動することによりクリティカルパスの
遅延を改善できる複数のセルをカットラインによって区
切られた１つの領域内に限ることなく選択してグループ
化し、セルのグループを抽出するセルグループ抽出装置
と、カットラインによって区切られた各領域でセルのグ
ループ化を行い、それによって作成されたセルのグルー
プの最適な組み合わせを、前記セルグループ抽出装置に
よって抽出されたセルのグループの交換相手として選択
する最適交換相手選択装置と、前記セルグループ抽出装
置によって抽出されたセルのグループと前記最適交換相
手選択装置によって選択された交換相手を交換すること
により信号遅延を最適化するセルグループ交換装置と、
すべてのカットラインによる分割の結果から各セルの位
置を決定して出力する出力装置から構成されることを特
徴としている。
【００１４】また本発明の集積回路配置方法は、自動配
置用の入力データとパスの信号遅延の制約のデータを入
力するステップと、カットラインを横切る配線数が最小
になるように回路の分割を行うステップと、パスの信号
遅延を計算してクリティカルパスを抽出するステップ
と、同時に移動することによりクリティカルパスの遅延
を改善できる複数のセルをカットラインによって区切ら
れた１つの領域内に限ることなく選択してグループ化
し、セルのグループを抽出するステップと、カットライ
ンによって区切られた各領域でセルのグループを行い、
それによって作成されたセルのグループの最適な組み合
わせを、前記抽出されたセルのグループの交換相手とし
て選択するステップと、前記抽出されたセルのグループ
と前記選択された交換相手を交換することにより信号遅
延を最適化するステップと、すべてのカットラインによ
る分割の結果から各セルの位置を決定して出力するステ
ップとを含むことを特徴としている。
置用の入力データとパスの信号遅延の制約のデータを入
力するステップと、カットラインを横切る配線数が最小
になるように回路の分割を行うステップと、パスの信号
遅延を計算してクリティカルパスを抽出するステップ
と、同時に移動することによりクリティカルパスの遅延
を改善できる複数のセルをカットラインによって区切ら
れた１つの領域内に限ることなく選択してグループ化
し、セルのグループを抽出するステップと、カットライ
ンによって区切られた各領域でセルのグループを行い、
それによって作成されたセルのグループの最適な組み合
わせを、前記抽出されたセルのグループの交換相手とし
て選択するステップと、前記抽出されたセルのグループ
と前記選択された交換相手を交換することにより信号遅
延を最適化するステップと、すべてのカットラインによ
る分割の結果から各セルの位置を決定して出力するステ
ップとを含むことを特徴としている。
【００１５】
【作用】本発明では、クリティカルパスに含まれる複数
のセルをグループ化し、そのグループ全体の移動または
交換を行うことにより、上述の従来技術では改善できな
かった複数のセルの同時移動によってのみクリティカル
パスの遅延が減少する場合にも、遅延を改善することが
できる。
のセルをグループ化し、そのグループ全体の移動または
交換を行うことにより、上述の従来技術では改善できな
かった複数のセルの同時移動によってのみクリティカル
パスの遅延が減少する場合にも、遅延を改善することが
できる。
【００１６】
【実施例】以下、図１から図４を用いて本発明の実施例
について説明する。
について説明する。
【００１７】図１は本発明の実施例のシステム構成図で
ある。この集積回路配置装置は、入力装置１０１と、ミ
ニカット装置１０２と、タイミング解析装置１０３と、
セルグループ抽出装置１０４と、最適交換相手選択装置
１０５と、セルグループ交換装置１０６と、出力装置１
０７とから構成されている。各装置の主な機能は、以下
の通りである。
ある。この集積回路配置装置は、入力装置１０１と、ミ
ニカット装置１０２と、タイミング解析装置１０３と、
セルグループ抽出装置１０４と、最適交換相手選択装置
１０５と、セルグループ交換装置１０６と、出力装置１
０７とから構成されている。各装置の主な機能は、以下
の通りである。
【００１８】入力装置１０１は、自動配置用の入力デー
タおよびパスの信号遅延の制約のデータ（以下、タイミ
ング制約データ）を入力する。ミニカット装置１０２
は、カットラインを１つ選択し、そのカットラインを横
切る配線数が最小になるようにセルの集合を分割する。
タイミング解析装置１０３は、パスの遅延時間を計算
し、入力装置１０１から入力されたタイミング制約デー
タをもとに、クリティカルパスの集合を作成・更新す
る。セルグループ抽出装置１０４は、クリティカルパス
上のセルのうち、同時に移動させることによりクリティ
カルパスの信号遅延を小さくできる複数のセルをグルー
プ化し抽出する。最適交換相手選択装置１０５は、セル
グループ抽出装置１０４で抽出された各セルグループの
最適な交換相手であるセル集合を、カットラインの反対
側の領域から選択する。セルグループ交換装置１０６
は、セルグループ抽出装置１０４で抽出されたセルグル
ープのうち、交換することによる改良効果が最も大きい
セルグループとその最適交換相手を交換する。出力装置
１０７は、全てのカットラインによる分割の結果をもと
に各セルの正確な位置を決定し、その結果を出力する。
タおよびパスの信号遅延の制約のデータ（以下、タイミ
ング制約データ）を入力する。ミニカット装置１０２
は、カットラインを１つ選択し、そのカットラインを横
切る配線数が最小になるようにセルの集合を分割する。
タイミング解析装置１０３は、パスの遅延時間を計算
し、入力装置１０１から入力されたタイミング制約デー
タをもとに、クリティカルパスの集合を作成・更新す
る。セルグループ抽出装置１０４は、クリティカルパス
上のセルのうち、同時に移動させることによりクリティ
カルパスの信号遅延を小さくできる複数のセルをグルー
プ化し抽出する。最適交換相手選択装置１０５は、セル
グループ抽出装置１０４で抽出された各セルグループの
最適な交換相手であるセル集合を、カットラインの反対
側の領域から選択する。セルグループ交換装置１０６
は、セルグループ抽出装置１０４で抽出されたセルグル
ープのうち、交換することによる改良効果が最も大きい
セルグループとその最適交換相手を交換する。出力装置
１０７は、全てのカットラインによる分割の結果をもと
に各セルの正確な位置を決定し、その結果を出力する。
【００１９】図２は図１に示すシステムによる配置処理
フローを示している。図２で、ステップ１は入力装置、
ステップ２，３，４はミニカット装置、ステップ５，
６，７，８，９，１０，１６，１７，１８はタイミング
解析装置、ステップ１１，１２はセルグループ抽出装
置、ステップ１３，１４は最適交換相手選択装置、ステ
ップ１５はセルグループ交換装置、ステップ１９，２０
は出力装置でそれぞれ行われる。
フローを示している。図２で、ステップ１は入力装置、
ステップ２，３，４はミニカット装置、ステップ５，
６，７，８，９，１０，１６，１７，１８はタイミング
解析装置、ステップ１１，１２はセルグループ抽出装
置、ステップ１３，１４は最適交換相手選択装置、ステ
ップ１５はセルグループ交換装置、ステップ１９，２０
は出力装置でそれぞれ行われる。
【００２０】以下に各ステップについて説明する。
【００２１】ステップ１ 自動配置用の入力データおよびタイミング制約データを
入力する。自動配置用の入力データにはカットラインに
関する情報も含まれており、カットラインを処理の順番
に並べたリスト（以下、未処理カットラインリスト）が
入力される。
入力する。自動配置用の入力データにはカットラインに
関する情報も含まれており、カットラインを処理の順番
に並べたリスト（以下、未処理カットラインリスト）が
入力される。
【００２２】設計者は任意のパスの信号遅延に対して制
限を設けることができ、タイミング制約データには設計
者が指定したパスとその間の遅延制限値が書かれてい
る。
限を設けることができ、タイミング制約データには設計
者が指定したパスとその間の遅延制限値が書かれてい
る。
【００２３】ステップ２ 配線による結び付きが強いセル同士をクラスタリング
（グループ化）し、各クラスタ（セルのグループ）の大
きさを同程度にそろえる。
（グループ化）し、各クラスタ（セルのグループ）の大
きさを同程度にそろえる。
【００２４】ステップ３ 未処理カットラインリストの先頭のカットラインを処理
対象とする。このカットラインについてステップ４から
ステップ１８でセルの集合を２分割する。
対象とする。このカットラインについてステップ４から
ステップ１８でセルの集合を２分割する。
【００２５】ステップ４ ネットカット数が最小となるようにセルの集合を２分割
する。
する。
【００２６】ステップ５ タイミング制約が与えられた各パスの遅延を見積もり、
スラック（制約に対してどの程度の余裕を持っているか
を表す値）を算出する。スラックは設計者が指定した遅
延制限値からこのステップで見積もられた遅延時間を減
算することにより求められる。
スラック（制約に対してどの程度の余裕を持っているか
を表す値）を算出する。スラックは設計者が指定した遅
延制限値からこのステップで見積もられた遅延時間を減
算することにより求められる。
【００２７】ステップ６ スラックがスラック基準値より小さいものをクリティカ
ルパスとして抽出する。ここで、スラック基準値は設計
者が与え、タイミング制約データから入力されるものと
する。クリティカルパスをスラックの小さい順に並べた
リスト（以下、クリティカルパスリスト）を作成する。
ルパスとして抽出する。ここで、スラック基準値は設計
者が与え、タイミング制約データから入力されるものと
する。クリティカルパスをスラックの小さい順に並べた
リスト（以下、クリティカルパスリスト）を作成する。
【００２８】ステップ７ クリティカルパスリストが空であればステップ８へ進
み、そうでなければステップ１０へ進む。
み、そうでなければステップ１０へ進む。
【００２９】ステップ８ 処理中のカットラインを未処理カットラインから削除す
る。
る。
【００３０】ステップ９ 未処理カットラインリストが空であればステップ１９へ
進み、そうでなければステップ３へ戻る。
進み、そうでなければステップ３へ戻る。
【００３１】ステップ１０ クリティカルパスリストの先頭のクリティカルパスを処
理の対象として選択する。
理の対象として選択する。
【００３２】ステップ１１ ステップ１０で選択されたクリティカルパスについて移
動候補のセルグループを抽出する。ここで、セルグルー
プとは、同時に移動することによりクリティカルパスの
遅延が改善される複数のセルをグループ化したもので、
１つのセルグループ内に異なる領域（カットラインに囲
まれた矩形部分）に属するセルが含まれていても良い。
セルグループの例を図３に示す。なお図３において、３
０１はクイリティカルパス、３０２〜３１０はセル、３
１１〜３１３はセルグループ、３１５〜３２０は処理済
みのカットラインを示している。
動候補のセルグループを抽出する。ここで、セルグルー
プとは、同時に移動することによりクリティカルパスの
遅延が改善される複数のセルをグループ化したもので、
１つのセルグループ内に異なる領域（カットラインに囲
まれた矩形部分）に属するセルが含まれていても良い。
セルグループの例を図３に示す。なお図３において、３
０１はクイリティカルパス、３０２〜３１０はセル、３
１１〜３１３はセルグループ、３１５〜３２０は処理済
みのカットラインを示している。
【００３３】ステップ１２ ステップ１１でセルグループが１個以上抽出されたなら
ばステップ１３へ進み、そうでなければステップ１８へ
進む。
ばステップ１３へ進み、そうでなければステップ１８へ
進む。
【００３４】ステップ１３ セルグループを単に移動しただけでは移動先の領域のセ
ルサイズの合計がその領域のセルサイズの許容範囲を越
えてしまうことがある。このような場合にはそのセルグ
ループと交換するのに最適なセルの集合を選択する。選
択は交換相手が必要な各セルグループについて次のよう
に行う。
ルサイズの合計がその領域のセルサイズの許容範囲を越
えてしまうことがある。このような場合にはそのセルグ
ループと交換するのに最適なセルの集合を選択する。選
択は交換相手が必要な各セルグループについて次のよう
に行う。
【００３５】まず、セルグループ内のセルで同じ領域に
あるものをグループとしてまとめ、これらをサブグルー
プと呼ぶことにする。各サブグループについて、それと
交換するのに最適なセルサイズを求め、そのサイズをも
とに処理中のカットラインの反対側の領域のセルをクラ
スタリングする。このとき、処理中のパスに含まれるセ
ルはクラスタリングの対象としない。このようにしてで
きたクラスタを各領域から０または１個ずつ選択して組
み合わせたものが交換相手の候補となり、このような各
候補について交換を試行して改良効果が最も高いものを
そのセルグループの最適交換相手とする。ここでは、各
候補の改良効果を比較するため、ゲインという改良効果
を数値化した指標を用いる。ゲインは、 ・ネットカット数の増減 ・各クリティカルパスの遅延時間の増減 ・カットラインによって分割された左右または上下の領
域のセルサイズの差 ・カットラインによって分割された左右または上下の領
域に含まれる端子数の差 をもとに算出される。
あるものをグループとしてまとめ、これらをサブグルー
プと呼ぶことにする。各サブグループについて、それと
交換するのに最適なセルサイズを求め、そのサイズをも
とに処理中のカットラインの反対側の領域のセルをクラ
スタリングする。このとき、処理中のパスに含まれるセ
ルはクラスタリングの対象としない。このようにしてで
きたクラスタを各領域から０または１個ずつ選択して組
み合わせたものが交換相手の候補となり、このような各
候補について交換を試行して改良効果が最も高いものを
そのセルグループの最適交換相手とする。ここでは、各
候補の改良効果を比較するため、ゲインという改良効果
を数値化した指標を用いる。ゲインは、 ・ネットカット数の増減 ・各クリティカルパスの遅延時間の増減 ・カットラインによって分割された左右または上下の領
域のセルサイズの差 ・カットラインによって分割された左右または上下の領
域に含まれる端子数の差 をもとに算出される。
【００３６】各セルグループがその最適交換相手と交換
されたときのゲインを、そのセルグループのゲインとす
る。処理中のクリティカルパスについて抽出された全て
のセルグループのゲインの中で最大のものを最大ゲイン
とする。
されたときのゲインを、そのセルグループのゲインとす
る。処理中のクリティカルパスについて抽出された全て
のセルグループのゲインの中で最大のものを最大ゲイン
とする。
【００３７】図４はセルグループの最適交換相手を選択
する方法の説明図である。図４（ａ）のセルグループ５
２２について、２つのサブグループ５２９，５３０が抽
出される。そして図４（ｂ）のようにサブグループ５２
９のセルサイズをもとにクラスタ５３１，５３２，５３
３が作成され、同様にサブグループ５３０のセルサイズ
をもとにクラスタ５３４，５３５が作成される。交換相
手の候補は、クラスタ５３１，５３２，５３３の中から
０または１個選択し、クラスタ５３４，５３５の中から
０または１個選択して組み合わせたものになる。
する方法の説明図である。図４（ａ）のセルグループ５
２２について、２つのサブグループ５２９，５３０が抽
出される。そして図４（ｂ）のようにサブグループ５２
９のセルサイズをもとにクラスタ５３１，５３２，５３
３が作成され、同様にサブグループ５３０のセルサイズ
をもとにクラスタ５３４，５３５が作成される。交換相
手の候補は、クラスタ５３１，５３２，５３３の中から
０または１個選択し、クラスタ５３４，５３５の中から
０または１個選択して組み合わせたものになる。
【００３８】なお図４（ａ），（ｂ）において、５０１
はクリティカルパス、５０２〜５２１はセル、５２３は
処理中のカットライン、５２４〜５２８は処理済みのカ
ットラインである。
はクリティカルパス、５０２〜５２１はセル、５２３は
処理中のカットライン、５２４〜５２８は処理済みのカ
ットラインである。
【００３９】ステップ１４ 最大ゲインがゲイン基準値より大きければ、ステップ１
５へ進み、そうでなければステップ１８へ進む。ここ
で、ゲイン基準値は設計者が与え、タイミング制約デー
タから入力されるものとする。
５へ進み、そうでなければステップ１８へ進む。ここ
で、ゲイン基準値は設計者が与え、タイミング制約デー
タから入力されるものとする。
【００４０】ステップ１５ 最大ゲインに対応するセルグループとその最適交換相手
の交換を行う。
の交換を行う。
【００４１】ステップ１６ 処理中のクリティカルパスのスラックを再計算する。
【００４２】ステップ１７ 処理中のクリティカルパスのスラックがスラック基準値
より小さければ、ステップ１１に戻り、そうでなければ
ステップ１８へ進む。
より小さければ、ステップ１１に戻り、そうでなければ
ステップ１８へ進む。
【００４３】ステップ１８ 処理中のクリティカルパスをクリティカルパスリストか
ら削除し、ステップ７へ戻る。
ら削除し、ステップ７へ戻る。
【００４４】ステップ１９ 分割処理の結果をもとに各セルの正確な位置を決定す
る。
る。
【００４５】ステップ２０ 配置結果を出力する。
【００４６】
【発明の効果】本発明によれば、単独のセルの移動では
クリティカルパスの遅延を改善できない場合にも、複数
のセルをグループ化して移動させることにより、遅延の
改善が可能である。
クリティカルパスの遅延を改善できない場合にも、複数
のセルをグループ化して移動させることにより、遅延の
改善が可能である。
【００４７】つまり、本発明により、注目したクリティ
カルパスを可能な限り短くすることができる。
カルパスを可能な限り短くすることができる。
【図１】本発明の実施例のシステム構成図である。
【図２】図１に示すシステムによる配置処理フローを示
した図である。
した図である。
【図３】セルグループの例を示した図である。
【図４】セルグループの最適交換相手を選択する方法の
説明図である。
説明図である。
【図５】従来技術では遅延を改善できないが、本発明を
用いることにより遅延の改善が可能となるクリティカル
パスを示した図である。
用いることにより遅延の改善が可能となるクリティカル
パスを示した図である。
【図６】分割による配置技術の説明図である。
【図７】タイミング制約の説明図である。
【図８】従来技術の説明図である。
１０１ 入力装置 １０２ ミニカット装置 １０３ タイミング解析装置 １０４ セルグループ抽出装置 １０５ 最適交換相手選択装置 １０６ セルグループ交換装置 １０７ 出力装置
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−291186（ＪＰ，Ａ) 情報処理学会研究報告、ＤＡ−67− ８、1993年６月、情報処理学会、袖、宮 沢、「遅延考慮配置アルゴリズム」 ＤＡシンポジウム’93（情報シンポジ ウム論文集Ｖｏｌ．93，Ｎｏ．５）、 1993年８月26日、情報処理学会、小林 他、「ミニカット法に基づく遅延考慮配 置手法」
Claims (2)
- 【請求項１】回路の分割とそれを配置する領域の分割を
繰り返すことによりセルの位置を決定する半導体集積回
路の自動配置装置において、 自動配置用の入力データとパスの信号遅延の制約のデー
タを入力する入力装置と、 カットラインを横切る配線数が最小になるように回路の
分割を行うミニカット装置と、 パスの信号遅延を計算してクリティカルパスを抽出する
タイミング解析装置と、 同時に移動することによりクリティカルパスの遅延を改
善できる複数のセルをカットラインによって区切られた
１つの領域内に限ることなく選択してグループ化し、セ
ルのグループを抽出するセルグループ抽出装置と、 カットラインによって区切られた各領域でセルのグルー
プ化を行い、それによって作成されたセルのグループの
最適な組み合わせを、前記セルグループ抽出装置によっ
て抽出されたセルのグループの交換相手として選択する
最適交換相手選択装置と、 前記セルグループ抽出装置によって抽出されたセルのグ
ループと前記最適交換相手選択装置によって選択された
交換相手を交換することにより信号遅延を最適化するセ
ルグループ交換装置と、 すべてのカットラインによる分割の結果から各セルの位
置を決定して出力する出力装置とから構成されることを
特徴とする集積回路配置装置。 - 【請求項２】回路の分割とそれを配置する領域の分割を
繰り返すことによりセルの位置を決定する半導体集積回
路の自動配置方法において、 自動配置用の入力データとパスの信号遅延の制約のデー
タを入力するステップと、 カットラインを横切る配線数が最小になるように回路の
分割を行うステップと、 パスの信号遅延を計算してクリティカルパスを抽出する
ステップと、 同時に移動することによりクリティカルパスの遅延を改
善できる複数のセルをカットラインによって区切られた
１つの領域内に限ることなく選択してグループ化し、セ
ルのグループを抽出するステップと、 カットラインによって区切られた各領域でセルのグルー
プ化を行い、それによって作成されたセルのグループの
最適な組み合わせを、前記抽出されたセルのグループの
交換相手として選択するステップと、 前記抽出されたセルのグループと前記選択された交換相
手を交換することにより信号遅延を最適化するステップ
と、 すべてのカットラインによる分割の結果から各セルの位
置を決定して出力するステップとを含むことを特徴とす
る集積回路配置方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5204876A JP2639313B2 (ja) | 1993-08-19 | 1993-08-19 | 集積回路配置装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5204876A JP2639313B2 (ja) | 1993-08-19 | 1993-08-19 | 集積回路配置装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0756973A JPH0756973A (ja) | 1995-03-03 |
| JP2639313B2 true JP2639313B2 (ja) | 1997-08-13 |
Family
ID=16497864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5204876A Expired - Fee Related JP2639313B2 (ja) | 1993-08-19 | 1993-08-19 | 集積回路配置装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2639313B2 (ja) |
-
1993
- 1993-08-19 JP JP5204876A patent/JP2639313B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| ＤＡシンポジウム’９３（情報シンポジウム論文集Ｖｏｌ．９３，Ｎｏ．５）、１９９３年８月２６日、情報処理学会、小林他、「ミニカット法に基づく遅延考慮配置手法」 |
| 情報処理学会研究報告、ＤＡ−６７−８、１９９３年６月、情報処理学会、袖、宮沢、「遅延考慮配置アルゴリズム」 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0756973A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Burstein et al. | Timing influenced layout design | |
| KR100413861B1 (ko) | 집적회로의표준셀영역내에예비셀을분배하기위한방법및장치 | |
| US4613941A (en) | Routing method in computer aided customization of a two level automated universal array | |
| US4500963A (en) | Automatic layout program for hybrid microcircuits (HYPAR) | |
| US4577276A (en) | Placement of components on circuit substrates | |
| US6857107B2 (en) | LSI layout method and apparatus for cell arrangement in which timing is prioritized | |
| US20010014965A1 (en) | Automatic global routing device for efficiently determining optimum wiring route on integrated circuit and global routing method therefor | |
| US5339253A (en) | Method and apparatus for making a skew-controlled signal distribution network | |
| Ogawa et al. | Efficient placement algorithms optimizing delay for high-speed ECL masterslice LSI's | |
| US7178122B2 (en) | Semiconductor integrated circuit, method of designing semiconductor integrated circuit, and device for designing the same | |
| JPH0750817B2 (ja) | 配線相互接続構造体 | |
| JP2639313B2 (ja) | 集積回路配置装置および方法 | |
| JP3008849B2 (ja) | 半導体集積回路の設計方法および装置 | |
| US6567965B2 (en) | Electronic parts placement method and a computer readable medium having an electronic parts placement program | |
| JP3017038B2 (ja) | 半導体集積回路の設計方式 | |
| JP2692608B2 (ja) | 集積回路配置装置および方法 | |
| JP2002342401A (ja) | 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム | |
| JP2773719B2 (ja) | 半導体装置のレイアウト設計方法及びその装置 | |
| JPH06216249A (ja) | Ｉｃチップ自動レイアウト設計システム | |
| JPS62140430A (ja) | 半導体集積回路の配線方法 | |
| JPH05243383A (ja) | 自動配線方法 | |
| JP2960601B2 (ja) | 論理セルの配置方法 | |
| JPH0850604A (ja) | クロックスキュー防止レイアウト設計方法 | |
| JPH0945775A (ja) | 配線方式およびその自動配線の方法 | |
| JP3568647B2 (ja) | シフトレジスタ型スキャン回路生成における近似的最短接続順の自動検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |