JPH0750817B2 - 配線相互接続構造体 - Google Patents

配線相互接続構造体

Info

Publication number
JPH0750817B2
JPH0750817B2 JP60074558A JP7455885A JPH0750817B2 JP H0750817 B2 JPH0750817 B2 JP H0750817B2 JP 60074558 A JP60074558 A JP 60074558A JP 7455885 A JP7455885 A JP 7455885A JP H0750817 B2 JPH0750817 B2 JP H0750817B2
Authority
JP
Japan
Prior art keywords
wiring
line
area
signal
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60074558A
Other languages
English (en)
Other versions
JPS60263491A (ja
Inventor
ラルフ・リンスカー
ロジヤー・シヤーマン・ラツター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS60263491A publication Critical patent/JPS60263491A/ja
Publication of JPH0750817B2 publication Critical patent/JPH0750817B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は集積回路基板又は相互接続板上の構成素子間の
電気接続の布線(ルート設定)に関するものである。
B.開示の概要 大規模集積回路又はVLS集積回路及び相互接続パツケー
ジ上の個々の素子の電気的相互接続は、接続されるべき
地点(又はピン)間の金属性配線径路を用いて達成され
る。相互接続されるべき各ピンの組、及びこれらのピン
を延長線により接続する配線径路をネツトと呼ぶ。ネツ
トから「ピンからピンへ」の布線(ルート設定)を分離
したとき、ネツトの個々の「ピンからピンへ」の部分は
接続と呼ばれる。配線径路によつては1以上の接続にな
ることがある。径路は1枚以上の信号面(又は配線面と
も呼ぶ)上に形成される。幾つかの信号面が集まつて基
板(又はボード)を構成する。接続は通常一連の水平セ
グメント、垂直セグメント及び信号面間セグメントに分
解される。垂直の配線径路セグメント即ちy軸に並行に
走るセグメントは、yと表示された1枚以上の信号面上
に主として配置される。これに反して水平の配線径路セ
グメント即ちx軸に並行に走るセグメントは、xと表示
された別の信号面上に主として配置される。信号面に於
ける配線の望ましい方向は、その信号面の軸に並行な方
向である。信号面上の各配線径路可能区域をトラツクと
呼ぶ。信号面と信号面の間を食刻又はドリル穿孔した配
線セグメントをバイアと呼ぶ。バイアには貫通バイアと
部分的(又はセグメント)バイアの2形式のものがあ
る。貫通バイアは基板(ボード)の厚さを貫通している
ので、その両面上の配線セグメントを相互接続すること
を可能にする。貫通バイアはボード上に素子のピンを装
着するために通す穴と同じである場合がある。部分的バ
イアには、(1)信号面間の距離に等しい長さの任意信
号面間のリンク、又は(2)特定の隣接信号面間のリン
ク、の2つの形がある。角度をつけて配置された配線ト
ラツクを有する2つの信号面は、取りわけ部分的バイア
によつてリンクされたとき信号面ペアと呼ぶ。
信号面は1つ以上の「線出し(エスケープ)領域」を持
つことがある。その面の残りの領域を「全体的(グロー
バル)領域」と呼ぶ。線出し領域が全体的領域と相異す
る点は、ボード上に装着された(又は装着されるべき)
1つ以上、おそらくそれ以上の素子のピンを囲んだ長四
角形領域の境界と一致する境界を持つた隣接領域である
点である。ここで「ピン」なる用語は接続の終点の意味
で使用する。密集したテストポイントを取囲んでいる領
域又はボードからの出力点を取囲んでいる領域が線出し
領域である。
線出し領域には「線出し問題」がからむことがある。線
出し問題は、線出し領域内のピンに接続するため線出し
領域へ出入りしなければならない接続の数が、線出し領
域の周囲と交差するトラツクの数(このトラツクの数は
各面の望ましい布線方向に於けるトラツクのみの数を数
える)に近づくか又は超えるときに存在する。線出し問
題が存在するときは、全体的領域でうまく行く配線布線
方法が線出し領域ではうまく行かない。多数のピンを有
する大形素子が最近現れたので、線出し領域内のピンに
対する接続が配線を完成するのに必要な面の数を決定す
る際に線出し領域間の接続に優越することがある。本発
明は線出し問題が必要な面の数を決定する場合に面の数
を減ずるための方法及び結果のパターンに関するもので
ある。
C.従来の技術 米国特許第3567914号(自動化製造システム)は特定の
径路に対して利用しうる最も望ましいルートを発見する
ため、或る種の布線ペナルテイ(減点法)を取入れた布
線装置を開示している。
米国特許第4320438号(多層セラミツク・パツケージ)
は1つの素子のすべてのピンを異つた信号面に割当てる
ことにより、相互接続パツケージの素子密度を高めるこ
とを開示している。
IBM社の技術公開文献(Technical Disclosure Bulleti
n)第13巻、第8号、1971年1月発行、第2436頁は、チ
ツプに対する配線接続数の減少をもたらす時間多重化方
法を採用することにより、モノリシツク記憶チツプの実
装密度を増加する方法を開示している。
IBM社の同技術公開文献第24巻、第11a号、1982年4月発
行、第5558−5560頁は、個々の信号面に対して特別の機
能を割当てた結果として最小限の配線層を持つた半導体
パツケージを開示している。
D.発明が解決しようとする問題点 線出し問題に対する従来の解決策は、(1)素子のピン
に接続しない布線用配線を取りやめること、(2)信号
面の数を増すこと、(3)標準的な布線方法によつてす
べての相互接続を続行するのに十分なだけトラツクがあ
る場合には、素子を超える距離まで「線出しパターン」
を伸ばして多素子毎に特別仕様化(カスタマイズ)する
こと、(4)前項(3)と同様に十分に大きい距離だけ
すべての類似の素子に対し線出しパターンを指定するこ
とである。
各素子に対して特別仕様(カスタム)の線出しパターン
を作ろうとすると、めんどうな手作業、処理時間の増
大、エラーの生ずる危険性などを伴うのが普通である。
予じめ定められた線出しパターンを用いると、最初に定
めた後は処理時間の増大及びエラーの可能性を回避する
ことができるが、使うかも知れないすべての接続を作つ
ておく必要があり、特定の領域に於ける径路の数を増加
させることになるのが普通である。若しもピン当り唯一
つの電気的接続しかその周囲になされず若しもネツトは
ポイント・ツウ・ポイントではなく中間的な受手を含む
ならば高速遷移のための電気的性能を低下させる。それ
ばかりか線出しパターン内の線出し径路の方向がランダ
ムになり、従つて1部をなすネツトの全体的な方向に対
して最適化されない。
E.問題点を解決するための手段 相互接続ボードの信号面の数は、線出し領域から出てい
るすべての配線をそのボードの残りの全体的領域の許容
された配線シラツクに割当てるのに十分なほど、多くな
ければならない。本発明は上記の制約が絶対的である場
合に於て、通常必要とされる信号面の数よりも減少する
ことができる配線布線(ルート設定)パターンを提供す
る。信号面の数は2の倍数で減少される。
更に具体的に言えば、線出し長四角形に対し、全体的領
域にある配線トラツクのx及びy方向と並行な側面を持
たせる。1つの特定の信号面ペアに於て、1つの線出し
長四角形の東縁EにK本の出線が形成された線出しパタ
ーンを想定する。そのKはMよりも大きいものとする。
但しMは全体的領域の東側境界にある配線に対する配線
容量である。この場合、全体的領域1つの信号面に主と
してx方向の配線を持ち、その信号面ペアの他の信号面
にy方向の配線を持つ。この場合にはK本すべての配線
を線出し境界から東向きに布線することはできない。
その結果としてn、即ち信号面ペアの数は、すべての線
出し長四角形のすべての縁に於て、その縁から出た配線
の合計数が全体的領域に於ける配線容量(上記の例では
n・M)を超えないように、十分多いことが必要であ
る。そればかりか個々の信号面ペアに対する個々の出線
は、すべての信号面ペアに対して、各縁へ向う出線の数
がその信号面ペアの全体的領域の配線容量を超えないよ
うでなければならない。
これらのことはコスト及び生産性の両面で潜在的に極め
て広範な制約である。何故ならさもなければ必要とされ
るよりも多数の信号面を必要とすることなるからであ
る。
本発明は上記の制約(即ちすべての出線は利用可能な全
体的領域配線トラツクと「釣合う」こと)により必要と
される信号面の数を2の倍数で減少する。現実の事例で
はこのことは、線出し境界に於けるこの「釣合い」要件
が必要な信号面の最小数を決定する際にからむ制約とは
もはやならないことを意味する。
これは特別仕様化された線出しパターン又は予じめ定め
られた固定的な線出しパターンの何れに対しても上述の
ような不利をもたらすことなく達成される。
面の数を減らすことは、通常の線出し領域と全体的領域
との間に介在する「拡張された線出し領域」を設けるこ
とによつて達成される。通常の線出し領域と拡張された
線出し領域との間の境界に於て配線経路は拡張された線
出し領域へ入る。その入り方は一般的に、「正しい」方
向(例えばx信号面ではx方向)、及び「正しくない方
向」(例えばy信号面ではx方向)の両方への方向性及
び信号面割当てに従う。拡張された線出し領域に規定さ
れるべき配線パターンは、拡張された線出し領域から出
るすべての配線径路(及び全体的領域へ入るすべての配
線径路)は「正しい」方向にのみ走ると言う性質を持
つ。
拡張された線出し領域へ(通常の線出し領域から)入る
配線径路は、拡張された線出し領域の1つの信号面にあ
るすべての径路が相互に、基本的に並行に且つ基本的に
直線状に走るように、これに反して他の信号面にあるす
べての径路は1つの信号面内で交差しないように且つ拡
張された線出し領域内でバイアが生じないように、そし
て拡張された線出し領域から出る各径路部分が全体的領
域の対応する径路部分に連結されるように、組になつた
径路形態に従つて方向が変えられる。
本発明の目的は線出し領域及び全体的領域間に拡張され
た線出し領域を設けて、線出し領域を出るすべての配線
を全体的領域にある配線トラツクへ接続するため通常必
要とされる数よりも少くすることである。
本発明の他の目的は線出し領域のために選択された如何
なる配線形状にも適合する拡張された線出し領域を提供
することである。
F.実施例 第2図は2つの次元、x及びyで信号面ペアを描いた線
出し領域10を示す。そこにはK本の線出し配線径路が信
号面ペア内の線出し領域の「東」即ち右側境界(E)に
造られている。説明の都合上、「南」(S)はy面の或
る値のところ例えばy1位置を占める線出し領域10の最下
境界に相当し、「北」(N)はy面の他の値のところy2
(但しy2>y1)に位置する線出し領域10の最上境界に相
当するものと想定する。同様に「西」(W)はx面の或
る値のところx1に位置する線出し領域の左側境界に相当
し、「東」(E)はx面の他の値のところx2(但しx2>
x1)に位置する線出し領域の右側境界に相当する。
作図の都合上、ピンの「集団」(そのうちの1本だけ参
照番号12が付されている)へ向つて境界から内側に延び
る3本の配線径路だけが図示されている。実際には、一
団のピンの数は極めて多数であり、密集したピン格子領
域を形成していること勿論である。線出し領域内で使用
される特定の配線径路形状は本発明の要旨とするところ
ではないことを承知されたい。本発明は回路設計者のニ
ーズに最も適した任意の態様及び配置関係で線出し領域
に配線を布線する自由を与える。
線出し領域10の東境界へ延びているK本の配線径路の右
隣りに示したものは、全体的領域のx信号面上で利用で
きる配線径路トラツク14(M本)である。y面にx方向
径路を設けることができない通常の制約があるため、y
面には利用可能なxトラツクが存在しない。単一の実線
は、単一の配線径路セグメントが線出し領域の東境界の
x面上のその点に於て線出し領域から出ることを示して
いる。実線と点線のペアは、東境界の信号面ペアのその
地点で出ようとしている2本の配線径路セグメントが存
在することを示す。かくて第2図は出ようとしている合
計K=15本の配線径路セグメントを示しているが、大括
弧に付したMで示すように全体的領域で利用可能な径路
はM=10本しかない。若しもM≧Kであるなら、すべて
の線出し配線径路を全体的領域へ布線することができ
る。その場合でさえ、本発明の方法は2つの信号面間の
配線分布のバランスを良好にすることにより配線の混雑
を減らすために使用できる。しかし第2図の東境界に示
すようにK>Mの場合には、K本すべての配線径路を線
出し領域境界から東向きに布線することが出来ない。他
の境界を横切るトラツクが実質的に占有しているものと
仮定すると、これが線出し問題であることは明白であ
る。何故ならば線出し領域境界を交差するのに必要な配
線の数は望ましい布線方向に交差するトラツクの数より
も多いからである。
本発明は、下記の態様で「拡張された線出し領域」及び
布線配線径路を設けることによりこの問題を解決する。
K及びMは前述と同じ意味を持つものとする。即ちK本
の配線が特定の信号面ペアの線出し領域の東縁から出
て、たつたM本(但しM<K)の配線トラツクが全体的
領域のx面(東−西面)にあるこの縁から東向きに出る
ものとする。説明の都合上、更にK≦2Mであると仮定す
る。
K本の配線の組は各々「K1」本及び「K2」本の配線を有
する2つの組に分割される。ここでK1及びK2は夫々Mよ
りも大きくない。K1本の配線の組は第1の信号面、即ち
x面で東向きに布線される(簡単化のため図示省略)。
第3図を見るとK2の配線の組は更に2つの組に再分割さ
れている。K2配線径路の第1の再分割K2Nは隣りの信号
面(信号面xの裏面、即ちy面)で先ず東向きに布線さ
れ、その後y面上のままで北向きに布線される。第3の
再分割組K2Sはy面で最初東向きに布線され、その後y
面上のまま南向きに布線される。かくて配線径路のK2N
及びK2S組はy面内で交差を生じないようにカギ形「入
れ子」状に配置される。
かくて拡張された線出し領域へ入る配線径路セグメント
は、主配線方向に対して並行又は垂直に配置可能になる
ことがわかる。拡張された線出し領域から出るすべての
配線セグメントは夫々の信号面の主配線方向に配置され
る。
拡張された線出し領域11は長四角形であつて、その西縁
は線出し領域の東縁Eであり、北縁は線出し地域の北境
界の延長線N′であり、その東縁E′は東縁Eから距離
Lの位置にある。ここでLはK2N及びK2Sが占める距離に
等しいか又はそれよりも大きい。第4番目の南縁S′は
線出し地域の南縁Sの延長線に相当する。
更に詳しい以下の説明は1つの信号面ペアに於ける線出
し領域の東縁にあるK2本の配線の布線に関する。xは線
出し領域の東縁の水平座標である。K本の配線が通常の
方法によりこの縁へ向つて線出し領域内で布線されてい
る。
これらのK配線径路のうちの「K1」本(図示省略)はx
信号面中のトラツクを使つて通常の態様で線出し領域の
境界に向けて東向きに布線された後、拡張された線出し
領域11の境界E′に向つて東向きに延長される。
残りの「K2」本配線はy面で境界Eへ向つて布線され
る。それらの配線はy面上でEと交差するので、それら
は水平配線であつて、y面の全体的トラツクと整合しな
い。Eと交差しているy面中のトラツクのy座標は下側
から小さい順に(大きさが増える順に)記号yw(1)〜
yw(K2)が付されている(この例で「W」は「正しくな
い方向」即ちこれらの径路はy信号面のx方向セグメン
トを用いて布線される)。その座標はx及びyの各整数
値が単一の配線トラツクと対応するように付されてい
る。
K2配線径路はK2S及びK2Nセグメントなる2つの群に再分
割され、下記の要領ですべてy面に布線される。これら
の配線径路のうちの最南端の配線は座標(x、yw
(1))から座標(x+1、yw(1))へ布線されそこ
で下に向つて座標(x+1、yBOT)へと布線される。こ
こでyBOTは拡張された線出し領域の南境界S′であり、
BOTはBOTTOM(底)の略記号である。k′番目の配線径
路は、(x、yw(k))から(x+k、yw(k))へ布
線されそこで下へ向つて(x+k、yBOT)へと布線され
る。ここでk=2、・・・、K2Sである。最北端のK2配
線径路は(x、yw(K2))から(x+1、yw(K2))
へ、次に上に向つて(x+1、yTOP)へ布線される。こ
こでyTOPは拡張された線出し領域の北境界N′であり、
TOPはTOP(頂上)を指す記号である。これらの配線のう
ちの(K2−p)番目の配線は(x、yw(K2−p))から
(x+p+1、yw(K2−p)へ、次に上に向つて(x+
p+1、yTOP)へと布線される。p=1、・・・、(K2
N−1)である。
本発明によれば全体的領域への食込みが如何に少いかを
示すため、例えば全体的領域が85%を占める(即ち基板
面積の15%が線出し領域で占有されている)相互接続基
板について考察する。Kの代表的な大きさはMの1.1倍
であるものと想定する(各素子毎に)。若しもK1=Mで
K2N=K2Sならば、L=0.05Mである。かくて線出し領域
は平均10%だけx方向に拡張される。即ち東西両境界が
夫々5%だけ拡張される。従つて合計の線出し領域は
(1.10)=1.21の係数で増加する。つまり15%から18
%へ増加する。かくて全体的面積は基板面積の85%から
82%へ減少するが、これは相対的に僅かな減少である。
上述は説明を簡単化する目的で1つの縁、即ち東縁につ
いてのみ説明した。本発明の方法は、線出し領域のすべ
ての縁に対して用いることができ、線出し領域拡張に益
すること大である。一般に、信号面ペアが異なれば異つ
た拡張線出し領域が得られる。線出し領域の北、西及び
南縁についても拡張を要するときは、全く同様な手法で
拡張された線出し領域を規定することができる。線出し
領域の北又は南縁から出る線に対しては、x面及びy面
の役割が交換される。西縁から出る線に対しては、
「東」と「西」の役割が交換される。
第4図は本発明に従つて線出し領域の4つの縁N、E、
S、Wすべてが拡張された例を示す。斜線の引かれてい
る四隅は拡張された線出し領域に含めてもよく、又は回
路設計者が任意に全体的領域の一部と考えてもよい。
第1図は本発明に従つて拡張された線出し領域のx面及
びy面に配線径路がどのように現われるかを示す。同図
に於て実線はx面上にあり、破線はy面上にある。点線
で示す長四角形15は四隅の領域を含む、拡張された線出
し領域を示す。
種々の目標を達成するために種々のやり方でK1及びK2を
選ぶことが可能である。その例を例示の目的で下記に示
す。
全体的領域に於けるx面及びy面の配線トラツク配設数
のバランスはK1及びK2を適切に選ぶことによつて達成さ
れる。例えば若しもK1=K2ならば、配線径路は2つの信
号面に均等に分布することになる。
線出し領域拡張距離Lを出来るだけ小さく保つことによ
り、拡張された線出し領域が全体的領域に食込む程度を
相対的に小さくするには、K2=K−M、且つK2N=K2S=
K2/2となるように、K1=Mに選ぶ。そのときL=(K−
M)/2となる。若しもK2が奇数であるならば、すべての
数値が整数になるように式の値を変更すればよい。
若しも全体的領域に於ける配線布線を容易化するため
に、拡張領域の1つの広い方の縁から多くの線を出した
くなるような素子配置であるならば、例えばK2SをK2Nよ
りも大きく選べばよい。
極端な例として、y面のすべての配線径路を1方向、例
えば南向きに布線することを望むことがある。そのとき
は拡張された線出し領域は第5図に示すようなものとな
ろう。
任意の特定の線出しをK1又はK2グループに割当てること
は完全に自由である。この自由さを利用して、相互接続
の1部をなす特定の相互接続に対して一層適切な方向に
なるよう、配線径路を拡張線出し領域に布線することが
できる。
1つの信号面ペアの拡張された線出し領域に於ける1つ
の面の配線布線が、説明を簡単化するため及び1実施例
としてL字形の入れ子形状で例示した。面内での交差を
避けるための及び、拡張された線出し領域及び全体的領
域間の境界に於て好ましい方向(夫々の面内に於ける)
にすべての配線を走らせるための、他の配線布線が本発
明に従つて採用可能である。そのような布線の例は、面
を変更することなく両方向に交互に各配線を走らせる
「階段」形状である。
G.発明の効果 全体的基板面積への食込みを最小限に抑えつつ、相互接
続密度の高い集積回路チツプに対する線出し配線数を増
加して布線を容易化する効果がある。
【図面の簡単な説明】
第1図は信号面ペアの両信号面に於ける拡張された線出
し領域の配線パターンを夫々実線及び破線で示し、第2
図は全体的領域と線出し領域の関係を示す信号面ペアの
部分図であり、第3図は配線径路が第1の方向に曲る第
1の組及び第2の方向に曲る第2の組の2つの組に分割
された拡張線出し領域の1つの信号面に於ける配線パタ
ーンを示し、第4図は相互接続基板の線出し領域の4つ
の側面に於ける拡張された線出し領域を示し、第5図は
線出し径路が単一の方向に曲つた他の配線パターンを示
す。 10……線出し領域、11、11′……拡張された線出し領
域、12……四隅を含む拡張された線出し領域、N……
北、E……東、S……南、W……西。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/82 H05K 3/00 D 3/46 B 6921−4E 7623−5L G06F 15/60 370 P (72)発明者 ロジヤー・シヤーマン・ラツター アメリカ合衆国ニユーヨーク州ベスタル、 サウス・ミドウブルツク・レーン145番地 (56)参考文献 特開 昭53−104856(JP,A) 特開 昭53−108789(JP,A) 特開 昭60−247943(JP,A) 特開 昭57−17157(JP,A) 実開 昭55−22174(JP,U) 特公 昭59−18880(JP,B2)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】接続ピンの間に配線経路セグメントを布線
    するための少なくとも一対の信号面を有し、上記信号面
    の一方は所定の方向に沿って並行する直線状の配線経路
    セグメントを有し、上記信号面の他方は上記所定の方向
    と直行する方向に沿って並行する直線状の配線経路セグ
    メントを有する、配線相互接続構造体であって、 上記一対の信号面に共通して規定される少なくとも1つ
    の矩形の線出し領域であって、一群の上記接続ピンと、
    当該接続ピンから当該線出し領域の境界まで延びる線出
    しセグメントとを内包するものと、 上記線出し領域の境界の1つの側辺の少なくとも1部分
    と接する、矩形の、少なくとも1つの拡張線出し領域と
    を含み、 上記側辺に隣接する他の側辺から延びる上記配線経路セ
    グメントを具備する上記信号面が、上記拡張線出し領域
    において、上記線出し領域の線出しセグメントと上記側
    辺において一端を接続する拡張線出しセグメントであっ
    て、当該信号面の上記配線経路セグメントに直交する方
    向に延びたのち、かぎ形に曲折して延び、上記配線経路
    セグメントに他端を接続するものを、具備することを特
    徴とする配線相互接続構造体。
JP60074558A 1984-06-04 1985-04-10 配線相互接続構造体 Expired - Lifetime JPH0750817B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/616,869 US4571451A (en) 1984-06-04 1984-06-04 Method for routing electrical connections and resulting product
US616869 2000-07-14

Publications (2)

Publication Number Publication Date
JPS60263491A JPS60263491A (ja) 1985-12-26
JPH0750817B2 true JPH0750817B2 (ja) 1995-05-31

Family

ID=24471310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60074558A Expired - Lifetime JPH0750817B2 (ja) 1984-06-04 1985-04-10 配線相互接続構造体

Country Status (4)

Country Link
US (1) US4571451A (ja)
EP (1) EP0163978B1 (ja)
JP (1) JPH0750817B2 (ja)
DE (1) DE3584854D1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689441A (en) * 1985-04-05 1987-08-25 International Business Machines Corporation Routing method and pattern for reducing cross talk noise problems on printed interconnection boards
US4831497A (en) * 1986-09-11 1989-05-16 General Electric Company Reduction of cross talk in interconnecting conductors
JPH0290368A (ja) * 1988-09-28 1990-03-29 Fujitsu Ltd Smd部品端子の自動引出し配線データ作成方法
US5224022A (en) * 1990-05-15 1993-06-29 Microelectronics And Computer Technology Corporation Reroute strategy for high density substrates
US5220490A (en) * 1990-10-25 1993-06-15 Microelectronics And Computer Technology Corporation Substrate interconnect allowing personalization using spot surface links
JP2759573B2 (ja) * 1992-01-23 1998-05-28 株式会社日立製作所 回路基板の配線パターン決定方法
JPH06196563A (ja) * 1992-09-29 1994-07-15 Internatl Business Mach Corp <Ibm> Vlsiの配線設計に対するコンピュータ実施可能な過密領域配線方法
US6256769B1 (en) 1999-09-30 2001-07-03 Unisys Corporation Printed circuit board routing techniques
US7441220B2 (en) * 2000-12-07 2008-10-21 Cadence Design Systems, Inc. Local preferred direction architecture, tools, and apparatus
US7594196B2 (en) * 2000-12-07 2009-09-22 Cadence Design Systems, Inc. Block interstitching using local preferred direction architectures, tools, and apparatus
CN1333044C (zh) 2003-09-28 2007-08-22 中国石油化工股份有限公司 一种烃油裂化方法
US7347930B2 (en) 2003-10-16 2008-03-25 China Petroleum & Chemical Corporation Process for cracking hydrocarbon oils
EP1756741A4 (en) * 2004-06-04 2007-09-05 Cadence Design Systems Inc ROUTES WITH LOCAL PREFERRED DIRECTION AND LAYOUT GENERATION
US7707537B2 (en) * 2004-06-04 2010-04-27 Cadence Design Systems, Inc. Method and apparatus for generating layout regions with local preferred directions
US7340711B2 (en) * 2004-06-04 2008-03-04 Cadence Design Systems, Inc. Method and apparatus for local preferred direction routing
US7412682B2 (en) * 2004-06-04 2008-08-12 Cadence Design Systems, Inc Local preferred direction routing
US8250514B1 (en) 2006-07-13 2012-08-21 Cadence Design Systems, Inc. Localized routing direction

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3567914A (en) * 1964-12-31 1971-03-02 Sperry Rand Corp Automated manufacturing system
NL159822B (nl) * 1969-01-02 1979-03-15 Philips Nv Halfgeleiderinrichting.
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
JPS5849654Y2 (ja) * 1978-07-31 1983-11-12 東芝テック株式会社 両面パタ−ン付印刷配線板
US4295198A (en) * 1979-04-02 1981-10-13 Cogit Systems, Inc. Automatic printed circuit dimensioning, routing and inspecting apparatus
US4320438A (en) * 1980-05-15 1982-03-16 Cts Corporation Multi-layer ceramic package
EP0069762B1 (en) * 1981-01-16 1989-02-08 JOHNSON, Robert Royce Universal interconnection substrate
US4458297A (en) * 1981-01-16 1984-07-03 Mosaic Systems, Inc. Universal interconnection substrate
JPS5918880A (ja) * 1982-07-21 1984-01-31 モルザ株式会社 建具

Also Published As

Publication number Publication date
JPS60263491A (ja) 1985-12-26
EP0163978A3 (en) 1987-03-25
EP0163978B1 (en) 1991-12-11
DE3584854D1 (de) 1992-01-23
EP0163978A2 (en) 1985-12-11
US4571451A (en) 1986-02-18

Similar Documents

Publication Publication Date Title
JPH0750817B2 (ja) 配線相互接続構造体
US4577276A (en) Placement of components on circuit substrates
JPH0196953A (ja) 配線構造体
US20030025205A1 (en) Hexadecagonal routing
JPH10270563A (ja) 集積回路の自動概略配線方法
JPH09162279A (ja) 半導体集積回路装置およびその製造方法
EP0026233B1 (en) Semiconductor integrated circuit and wiring method therefor
US5341310A (en) Wiring layout design method and system for integrated circuits
JPS63107041A (ja) レイアウト設計における配置改良方法
US3644937A (en) Channel-stacking input/output interconnections
JPS6247148A (ja) 半導体集積回路装置
JPS5866343A (ja) 半導体集積回路装置
JP3724996B2 (ja) 半導体集積回路装置
EP0199875A1 (en) Integrated semiconductor circuit device with multilayer wiring
JP2566788B2 (ja) プリント板の配線方式
JPH06326214A (ja) 多層配線構造及びその形成方法
JP3141588B2 (ja) オングリッド自動配線方法
US6760896B2 (en) Process layout of buffer modules in integrated circuits
JP2947219B2 (ja) スタンダードセル方式の半導体集積回路の配線構造
JPH06216249A (ja) Icチップ自動レイアウト設計システム
JPH0145227B2 (ja)
JP2682219B2 (ja) 半導体集積回路の配線方法
JPS62120042A (ja) 自動配線方式
JP2803800B2 (ja) 半導体集積回路装置の配線方法
JP3062149B2 (ja) 自動配線方法