JP3724996B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3724996B2 JP3724996B2 JP2000034923A JP2000034923A JP3724996B2 JP 3724996 B2 JP3724996 B2 JP 3724996B2 JP 2000034923 A JP2000034923 A JP 2000034923A JP 2000034923 A JP2000034923 A JP 2000034923A JP 3724996 B2 JP3724996 B2 JP 3724996B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- axis
- coordinate system
- coordinate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、所定の論理演算機能を有するよう半導体チップ内の複数の回路素子を組み合せてまとめたものをセルと呼ぶとき、各セルを半導体チップの最適位置に配置し、セルの集合体であるマクロセルとマクロセルの間を最適に配線するようにした半導体集積回路装置と、このような半導体集積回路装置をパターン設計するための半導体集積回路配線装置に関するものである。
【０００２】
【従来の技術】
ＩＮＶ、ＡＮＤ等の基本ゲートや、セレクタのように基本ゲートを組み併せて汎用の論理機能を持たせたものをスタンダードセルと呼ぶ。またある特定機能を持ったカスタムセル等を総称してマクロセルと呼ぶ。最近では、スタンダードセルを多数組み合わせた大規模集積回路の設計においては、半導体チップ内に６層程度の多層配線を用いることが主流になってきている。また昨今では上記の設計を行う半導体集積回路設計手法として、自動配置配線方式を用いることが主流になってきている。
【０００３】
自動配置配線方式では、計算機の負荷を削減するために、多層配線で使用する配線方向を各層で一定方向に規則付けをし、配線接続を行うようになっている。また、自動配置配線方式には大きく分けて、エリアベースの配置配線手法と、チャネルベースの配置配線手法とがある。チャネルベースの配置配線手法とは、マクロセルを配置してから配線を行う際に、ある領域で配線が混雑することにより、全てのマクロセル間の配線が完了しなければ、セルの配置位置を変えて配線領域を増加させたりチップ面積を増加させることによりマクロセルを再配置し、配線が混雑していた領域から配線可能な領域（チャネルエリア）を確保して配線を実現する手法である。
【０００４】
一方、現在主流になってきているエリアベースの配置配線手法とは、まず最初にマクロセルを配置するためのチップ面積を決定し、その領域を変えずに配線を行う手法である。例えば配線が混雑している領域では、その領域を迂回することによりマクロセル間の接続を行ったり、多層配線であることを利用して配線層を乗り換え、回り道をさせて配線を行う。このような配線をスネーク配線と呼ぶ。それでも配線が完了しない場合は、もう一度チップ面積を決め直し、改めて配置配線を行う必要がある。
【０００５】
上記のような自動配置配線装置によって設計された標準的なチップの一般的な配線パターンの従来例を図８に示す。以下の説明では、半導体チップにおいて、回路素子が形成される層を回路素子層と呼ぶとき、多数の回路素子の集合体であるセル又はマクロセル間を導体で結合するために設けられた層を配線層又はメタル層と呼ぶ。
【０００６】
図８においてＬ２１、Ｌ２２、・・・Ｌ２ｎは、２層目のメタル層からなり、横方向（Ｘ方向）に沿った座標軸と平行な配線用の基線（以下、配線と呼ぶ）である。Ｌ３１、Ｌ３２、・・・Ｌ３ｎは３層目のメタル層からなる縦方向（Ｙ方向）の配線である。Ｌ４１、Ｌ４２、・・・Ｌ４ｎは４層目のメタル層からなる横方向の配線である。またＬ５１、Ｌ５２、・・・Ｌ５ｎは５層目のメタル層からなる縦方向の配線である。このように１層目から５層目に向かって基線が縦方向と横方向に交互に配設され、格子状をなしているのが特徴である。
【０００７】
また、多層配線の上層の配線ほど長距離の回路間の接続に使用され、配線抵抗による影響を削減するために断面積が大きく設定されている。配線ピッチも４層目と５層目は、２層目や３層目の２倍というように設計することによって、配線容量を削減し、配線遅延による悪影響を減らしている。
【０００８】
【発明が解決しようとする課題】
しかしながら、図８に示した従来の配線方式では、配線方向がＸ、Ｙの２方向であるために、あるポイントから他のポイントへ配線を引く場合は、引き出す方向が上下左右の４方向しかないため、短距離で配線を引くことができない場合が多くなる。またチップ全体にクロック信号を伝達する場合に、等距離配線を施すことが困難となる。このように、最先端の微細プロセスを用いて高速動作を行う半導体集積回路装置を製造するとき、半導体集積回路装置のレイアウト設計から考えて、タイミング的にクリティカルパスとなるような配線を行うためには、前記の従来例による方法だけでは最適な配線とはならない。
【０００９】
以上のことから、各配線層の配線パターンの割り当方法、配線ピッチの考え方、配線層の乗り換え及び配線長の見積もり方法を夫々最適になるよう考慮することにより、配線遅延の影響を削減し、ＬＳＩを高速に動作させると共に、クロック信号線等を等距離配線することにより、スキュー削減などの配線最適化を図ることが必要である。
【００１０】
本発明は、このような従来の問題点に鑑みてなされたものであって、各配線層に対して複数の座標系に用いることにより、３次元的な最短距離配線を容易な方法で実現し、このことによって配線領域（チャネルエリア）を小さくしてチップ面積を縮小し、配線遅延の影響を最小限に抑えることのできる半導体集積回路装置及び半導体集積回路配線装置を実現することにある。
【００１２】
【課題を解決するための手段】
本願の請求項１の発明は、複数の回路素子から成るセルを有して矩形状にカットされた半導体チップにおいて、その外周辺のいずれかと平行な第１軸、及び前記第１軸と直交する第２軸からなる座標軸を持つ座標系を第１の座標系とし、前記第１の座標系の第１軸に対して＋θ（θ＜９０°）の角度差を持つ軸を第３軸、及び前記第１の座標系の第１軸に対して−θ′の角度差を持つ第４軸からなる座標軸を持つ座標系を第２の座標系とするとき、前記第１の座標系の第１軸に沿って形成された導体線を有するＸ配線層と、前記第１の座標系の第２軸に沿って形成された導体線を有するＹ配線層と、前記第２の座標系の第３軸に沿って形成された導体線を有するＸθ配線層と、前記第２の座標系の第４軸に沿って形成された導体線を有するＹθ′配線層と、を設け、前記半導体チップの回路素子が形成される回路素子層を第０層とし、その上に順次第１層から最上層の第ｎ層までを配線層として積層するとき、前記第０層と前記第ｎ層の間の任意の第Ｋ層（１≦Ｋ≦ｎ−３）に対しては前記第１軸〜第４軸のいずれか１つの座標軸を持つ配線層で形成し、第Ｋ＋１層に対しては前記Ｋ層で用いた座標系以外の座標系であり２つの座標軸の内いずれか一方の座標軸を持つ配線層で形成し、第Ｋ＋２層に対しては前記Ｋ層と同一の座標系であり第Ｋ層で用いた座標軸以外の座標軸を持つ配線層で形成し、第Ｋ＋３層に対しては前記Ｋ＋１層と同一の座標系であり第Ｋ＋１層で用いた座標軸以外の座標軸を持つ配線層で形成し、前記第１軸〜第４軸の内いずれか３種類の座標軸に沿った基線で形成される最小単位の３角形は直角三角形であり、前記３角形の各辺長比が整数値を有するものであり、夫々の配線層の導体線のいずれかを用いて特定のセルから他のセル間を接続することを特徴とするものである。
【００１３】
本願の請求項２の発明は、請求項１記載の半導体集積回路装置において、前記第２の座標系におけるＸθ配線層の座標軸及びＹθ′配線層の座標軸は、マクロセルのレイアウトを行う機能ブロックの外郭を矩形とするとき、前記矩形の対角線の角度で配設されていることを特徴とするものである。
【００１８】
本願の請求項３の発明は、請求項１記載の半導体集積回路装置において、前記半導体チップに複数のマクロセルが存在し、各マクロセルのレイアウトを行う機能ブロックの矩形形状が夫々異なるとき、各機能ブロック毎に前記第１の座標系に対する第２の座標系の角度差θを設定し、前記角度差θのうち少なくとも一つを、前記矩形の対角線の角度とすることを特徴とするものである。
【００２０】
【発明の実施の形態】
以下に本発明の各実施の形態について図面を参照しながら説明する。
（実施の形態１）
本発明を具体化した実施の形態１の半導体集積回路装置について、図１〜図４を用いて説明する。図１は本実施の形態による半導体集積回路装置の配線座標を示す平面図である。図１において、半導体チップ１１は矩形の形状にカットされたもので、長手方向をＸ軸とし、Ｘ軸と直角方向をＹ軸とする。Ｘ軸に平行な半導体チップ１１の長辺に平行な基準線を座標軸１２（第１軸）とし、半導体チップ１１の短辺、即ちＹ軸に平行な基準線を座標軸１４（第２軸）とし、第１軸及び第２軸からなる座標系を第１の座標系又は直交座標系と呼ぶ。そしてＸ軸に平行な導体線を持つ配線層をＸ配線層と呼ぶ。またＹ軸に平行な導体線を持つ配線層をＹ配線層と呼ぶ。
【００２１】
また＋Ｘ軸と角度θ＝θ１（θ１＜９０°）をなし、矩形の半導体チップ１１の一方の対角線と平行な基準線を座標軸１３（第３軸）とし、−Ｘ軸と角度θ′＝θ２（θ２＜９０°）をなし、半導体チップ１１の他方の対角線と平行な基準線を座標軸１５（第４軸）とし、第３軸及び第４軸からなる座標系を第２の座標系と呼ぶ。そして座標軸１３とに平行な導体線を持つ配線層をＸθ配線層と呼ぶ。また座標軸１５に平行な導体線を持つ配線層をＹθ′配線層と呼ぶ。
【００２２】
例えば、６層の多層配線を用いて半導体集積回路装置のレイアウト設計を行う場合、半導体チップの回路素子が形成される回路素子層を第０層と呼ぶ。これより上層に位置し、例えば第１層及び第４層の配線には座標軸１２に平行な配線を用いる。第２層及び第６層の配線には座標軸１４に平行な配線を用いる。第３層の配線には座標軸１３に平行な配線を用いる。第５層の配線には座標軸１５に平行な配線を用いる。即ち、１層目と２層目は、同一の座標系を用いているが、３層目から５層目の配線に対しては、各層の上下層の配線は異なる座標系を割り当てて配線を行う。但し上記の各配線層の座標軸の割り当て方はこれに限られるものではない。
【００２３】
上記の例によれば、半導体チップ１１の各辺の内いずれかの一辺に平行な座標軸１２及び座標軸１４に対して、９０°以下の斜め方向となる座標軸の配線を新たに設けることにより、２次元的に最短距離配線が利用できるだけでなく、配線層間の移動を考慮した３次元的な最短距離配線が実現できる。このことについて図２〜図４を用いて具体的に説明する。
【００２４】
まず、複数の座標系を用いた場合の２点間の配線接続方法を、図２を用いて説明する。図２の特定の点２１から他の点２２を最短距離で配線するためには、この２点を結んだ直線２３を用いればよい。しかし、自動配置配線方式においては、予め設定された座標軸を用いて配線を行うため、与えられた座標軸の基線に沿った配線接続方法を設定しなければならない。そこで、図１に示したような複数の座標系を用いて配線を行う場合、２点を結んだ直線２３にできるだけ平行な成分を持った座標軸１３を用いて配線２４を設定することが効率的である。
【００２５】
座標軸１３の基線を用いて配線を行った後は、その座標軸１３の移動成分だけでは目的の点２２には接続することはできない。また、座標軸１３と同じ座標系の座標軸１５は座標軸１３の移動成分を補う角度で配設されているが、目的の点２２には効率的に接続できない。よって、座標軸１３により配線を行った後は、その座標軸１３とは異なる座標系であり、同じ方向の移動成分（＋Ｙ方向）を持った座標軸により配線を行う必要がある。つまり、座標軸１３による配線２４の後、目的の移動成分をもつ座標軸１４に沿った配線２５を用いればよい。
【００２６】
ここで、図１及び図２の特徴を用いたマクロセル間の配線例を図３に示す。各配線層間を電気的に結合するため貫通ホールを設け、半導体プロセスで貫通ホールに導体を形成する。このような貫通ホールを以降はコンタクトと呼ぶ。また各座標系において、Ｘ−Ｙ平面と直交するＺ軸から見て最小間隔の基線の各交点を格子点又はグリッドと呼ぶ。また任意の座標系の基線に沿ってある格子点から隣接する他の格子点に至る最短距離を１グリッド長と呼ぶ。
【００２７】
ここではエリアベースの配置配線方式により、半導体チップ１１のコンタクト３０からコンタクト３９への配線を行うものとする。まず、コンタクト３０とコンタクト３９の座標から、図１の座標軸１２に平行な配線と座標軸１３に平行な配線とにより最短で配線を施す。そこで、コンタクト３０から先ず座標軸１３に平行な方向に配線を行うことを考えたとき、配線３３が既に目標方向に直線状に存在している。このため、座標軸１２に平行な配線３１を第４の配線層を用いて所定グリッド長だけ配設する。
【００２８】
次に、コンタクトを使用して第３の配線層に移動し、座標軸１３に平行な配線３２を配設する。しかしここでも、配線３２の延長線上に配線３８が既に存在する。このため、前のグリッドで縦横のどちらかに移動する。ここでも座標軸１４の方向には配線３４が既に配設されているために、コンタクトを用いて第４の配線層に移動する。そして座標軸１２に平行な配線３５を所定グリッドの長だけ配設する。さらに、コンタクトを用いて第３の配線層に移動して、座標軸１３に平行に配線３６を配設する。最後にコンタクトを用いて第２の配線層に移動して、座標軸１４に平行な配線３７によりコンタクト３９まで配設する。
【００２９】
これと比較して上下層に異なる座標系を用いていない配線パターンを用いて配線を施した場合の例を考える。まず複数の座標系を用いているが、上下層交互に異なる座標系を用いていない一般的な配線パターンの例を図９の平面図に示す。図９において、Ｍ２１、Ｍ２２、・・・Ｍ２ｎは２層目のメタル層からなるＸ方向の配線である。Ｍ３１、Ｍ３２、・・・Ｍ３ｎは３層目のメタル層からなるＹ方向の配線である。これらの配線は縦方向と横方向との格子状をなしている。一方、Ｍ４１、Ｍ４２、・・・Ｍ４ｎは４層目のメタル層からなる斜めの配線である。またＭ５１、Ｍ５２、・・・Ｍ５ｎは５層目のメタル層からなる斜めの配線である。このように４層目のメタル層と５層目のメタル層とにおける配線が、２層目及び３層目のメタル層の配線に対してθ＝４５°の角度差を持たせて配設されている。
【００３０】
ここで、図９に示した配線パターンを用いて配線を行った場合の例を、再び図３を用いて説明する。座標軸１２に平行な配線３１を第２の配線層を用いて所定グリッド長だけ配設する。次に、コンタクトを使用して第３の配線層を経由して第４の配線層に移動し、座標軸１３に平行な配線３２を配設する。コンタクトを用いて第３の配線層を経由して第２の配線層に移動して、座標軸１２に平行な配線３５を所定グリッド長だけ配設する。更に、コンタクトを用いて第３の配線層を経由して第４の配線層に移動して、座標軸１３に平行に配線３６を配設する。最後にコンタクトを用いて第３の配線層に移動して、座標軸１４に平行な配線３７によりコンタクト３９まで配設する。このように、図９に示す配線パターンを用いると、図１に示す配線パターンを用いた場合と比べて、上下層の配線を接続するコンタクト間の距離（貫通ホールの距離）が増加することが分かる。
【００３１】
図１に示す２組の配線内容を全座標軸として１つの図に表示した半導体集積回路装置の配線座標モデルを図４に示す。第１の座標系におけるＸ方向の格子点間隔、即ち第２軸に沿った基線のピッチをＰ１ｘとし、Ｙ方向の格子点間隔、即ち第１軸に沿った基線のピッチをＰ１ｙとする。図示のように第１の座標系の格子点と第２の座標系の格子点とは、Ｘ方向で０．５Ｐ１ｘずれ、Ｙ方向で０．５Ｐ１ｙずれている。また第２の座標系のＸ方向に沿った格子点間隔は２Ｐ１ｘであり、Ｙ方向に沿った格子点間隔は２Ｐ１ｙとなっている。
【００３２】
さて図４に示す配線例では、コンタクト４０の近傍に、図１の座標軸１３に平行な成分である配線４３が既に配設されている。同様に図１の座標軸１４に平行な成分である配線４４が既に配設されている。そして図１の座標軸１３に平行な成分である配線４８が既に配設されている。
【００３３】
このためまず、コンタクト４０から第４の配線層を用いて所定グリッド長だけ配線４１を配設する。次に、コンタクトを使用して第３の配線層に移動し、配線４２を配設する。次にコンタクトを用いて第４の配線層に移動する。そして第４の配線層を用いて所定グリッド長だけ配線４５を配設する。更に、コンタクトを用いて第３の配線層に移動して、配線４６を配設する。最後にコンタクトを用いて第２の配線層に移動して、配線４７によりコンタクト４９まで配設する。このように、上下の一層間の移動と方向転換により配線を行うことができる。
【００３４】
以上のように、エリアベースの配置配線方式では、各上下層間を移動してスネーク配線を行うことが比較的多い。また配線混雑により既設配線を回避する場合は、異なる座標系を用いて回避し、再び元の座標軸により配線を行い、配線距離も短くする。直交座標に対して斜めに変形した座標系は、横方向が同じ移動成分でも縦方向が上下逆になる性質がある。このように２次元における座標系では、必ず相反する移動成分を持つという特徴に着目することにより、エリアベース配置配線方式で頻繁に発生するような配線層の上下移動があった場合も、既設配線を２次元的に最短で回避することできる。また層間の移動距離を最短にでき、コンタクトの数も削減できるため、３次元的に最短距離の配線を施すことが可能となる。これは異なる座標系の座標軸が上下層に割り当てられているためである。つまり図３に示すようなコンタクトを持つ半導体集積回路装置において、異なる座標系を用いて特定のマクロセルのコンタクト３０から、他のマクロセルのコンタクト３９を配線パターンを用いて接続する場合、図１のような複数の座標系を用いて図３及び図４のような配線方法により配設することで、３次元的に移動距離の少ない配線を行うことができる。
【００３５】
以上の例は、半導体チップの回路素子が形成される回路素子層を第０層とするとき、半導体チップの最上層を第６層とした。しか半導体チップの最上層を第ｎ層とするとき、第０層の上に順次第１層から第ｎ層までを配線層として積層する場合、第０層と第ｎ層の間の任意の第Ｋ層（１≦Ｋ≦ｎ−３）をＸ配線層又はＹ配線層で形成し、Ｋ＋１層をＸθ配線層又はＹθ′配線層で形成し、Ｋ＋２層をＹ配線層又はＸ配線層で形成し、Ｋ＋３層をＹθ′配線層又はＸθ配線層で形成し、夫々の配線層の導体線のいずれかを用いて特定のセルから他のセル間を接続しても良い。また第１の座標系において、第１軸と第２軸は直交しなくてもよい。
【００３６】
以上の構成を更に一般的に表現すると、半導体チップの回路素子が形成される回路素子層を第０層とし、その上に順次第１層から最上層の第ｎ層までを配線層として積層するとき、第０層と第ｎ層の間の任意の第Ｋ層（１≦Ｋ≦ｎ−３）に対しては第１軸〜第４軸のいずれか１つの座標軸を持つ配線層で形成する。第Ｋ＋１層に対してはＫ層で用いた座標系以外の座標系であり、２つの座標軸の内いずれか一方の座標軸を持つ配線層で形成する。第Ｋ＋２層に対してはＫ層と同一の座標系であり、第Ｋ層で用いた座標軸以外の座標軸を持つで配線層で形成する。第Ｋ＋３層に対してはＫ＋１層と同一の座標系であり、第Ｋ＋１層で用いた座標軸以外の座標軸を持つ配線層で形成する。そして夫々の配線層の導体線のいずれかを用いて特定のセルから他のセル間を接続する。
【００３７】
（実施の形態２）
前述した実施の形態１では、複数の座標系を交互に各層に割り当てることによって、容易に３次元的に最短距離となる配線を実現することができた。しかし、第１の座標系に対して、第２の座標系を９０°以下の角度差θをもって形成するとしたが、第２の座標系の座標軸１３（Ｘθ配線層）と座標軸１５（Ｙθ′配線層）の最適な角度の決定方法については言及していない。一般的に直交座標系に対してそれを補完する方向である４５°の角度を用いて座標系を設定すれば、統計的にある程度の効率が得られる。ところが実際の半導体集積回路装置では、各機能ブロックでのレイアウト形状が非常に細長い長方形になる場合がある。この場合は、図１に示す座標軸１２に対して４５°方向の角度を有する座標軸を設定することは最適と言えない。つまり、夫々の機能ブロックの形状は様々であり、各信号の物理設計上の信号伝達方向に夫々の特徴があるため、機能ブロックの形状に応じた座標系の設定方法が必要となる。
【００３８】
そこで、実施の形態２の半導体集積回路装置について、図５を用いて説明する。図５は本実施の形態による半導体集積回路装置の座標系を示す平面図であり、図５（Ａ）は特に横に長い形状の機能ブロック５０を示す平面図である。図５（Ａ）において、細線で囲まれた矩形領域はスタンダードセルを示し、多数のスタンダードセルが３行に渡って形成されている。破線で示す対角線５１、５２は機能ブロック５０の対角線である。また、図５（Ｂ）は、機能ブロック５０の配線に使用する第１の配線座標モデルであり、第１の座標系５３に対して、第２の座標系５４がθ１＝４５°の角度差を持って形成されている。
【００３９】
図５（Ｃ）は、機能ブロック５０の配線に使用する第２の配線座標モデルであり、第１の座標系５５に対して、第２の座標系５５がθ２の角度差を持って形成されている。θ２は４５°より小さく、機能ブロック５０の対角線５１、５２の傾斜角に近い角度を有している。図５（Ｂ）と図５（Ｃ）の効果の差を考えるために、一般的なマクロセル間の接続の傾向（配線傾向）について説明する。
【００４０】
一般にマクロセル間の接続は、大きく分けて２つの性質に分類できる。まず第１の配線傾向として、ある論理信号を生成するために比較的近い領域のマクロセル間の配線接続を行う場合がある。そして第２の配線傾向として、第１の配線傾向により生成された論理信号を、物理的に遠方の場所に配置されたマクロセル群に配線接続を行う場合がある。これらの配線傾向を考慮した場合、第１の配線傾向により生成される信号は、予め近距離間で配線接続が行われているため、短距離接続方法を適用しても、更なる効果は比較的少ないと言える。
【００４１】
しかし、第２の配線傾向に示したような場合は、信号が物理的に遠くの場所で用いられるために、タイミング的にクリティカルパスになる確率が高い。そのため図５（Ａ）に示した機能ブロック５０の配線を行う場合は、図５（Ｂ）のように直角座標に対して４５°の角度差を持つような座標系により配線するよりも、図５（Ｃ）に示すように機能ブロック５０の対角線５１、５２に近い角度差を有する第２の座標系５６により配線を行う方が、効率良く短距離で配線することができる。
【００４２】
以上のように配線接続すべてに対して最短距離接続を行うことよりも、タイミング的にクリティカルパスとなる部分の接続を優先に考慮して配線座標系を決定することが、ＬＳＩを高速に動作させることができる。上記のように、機能ブロックの形状に応じて、機能ブロックの対角線に近い角度により配線座標系を決定することにより、効率的な配線を行うことができる。
【００４３】
（実施の形態３）
一方、クロックやモード信号のようにチップ全体に行き渡る信号のスキューが、タイミング的にクリティカルパスになる機能ブロックに関しては、最短距離接続よりも等距離配線が重要視される。そこで、実施の形態３の半導体集積回路装置について、図６を用いて説明する。図６は本実施の形態による半導体集積回路装置の配線座標を示す平面図であり、等距離配線を形成し易い座標系を持つことを特徴とする。図６（Ａ）に示すように、半導体チップの１辺に平行な座標軸６２（第１軸）と、座標軸６２と直交する座標軸６４（第２軸）とからなる座標系を第１の座標系とする。そして第１軸と平行な基線を持つ配線層をＸ配線層と呼び、第２軸と平行な基線を持つ配線層をＹ配線層と呼ぶ。
【００４４】
次に座標軸６２（＋Ｘ方向）とθ３＝６０°の角度差をなす座標軸６３（第３軸）と、座標軸６２と（−Ｘ方向）とθ４＝６０°の角度をなす座標軸６５（第４軸）とからなる座標系を第２の座標系とする。そして第３軸と平行な基線を持つ配線層をＸθ配線層と呼び、第４軸と平行な基線を持つ配線層をＹθ′配線層と呼ぶ。第２軸に沿った基線の最小間隔をＰｘとするとき、第１軸に沿った基線の最小間隔Ｐｙを３1/2 Ｐｘに設定する。そして座標軸６２の配線ピッチ、座標軸６３の配線ピッチ、及び座標軸６５の配線ピッチを３1/2 Ｐｘに設定する。こうすると、第１の座標系に対する第２の座標系の角度差θは６０°となるので、近接格子点を結ぶ第１軸、第３軸、第４軸の基線は正三角形を形成することになる。
【００４５】
図６（Ｂ）に示すように、座標軸６２に平行な配線Ｎ４１、Ｎ４２、・・・Ｎ４ｎを第４層に設ける。また座標軸６３に平行な配線Ｎ３１、Ｎ３２、・・・Ｎ３ｎを第３層に設ける。また座標軸６５に平行な配線Ｎ５１、Ｎ５２、・・・Ｎ５ｎを第５層に設ける。このような座標系で配線を行った場合は、第１軸、第３軸、第４軸で形成される格子点間の長さ互いに等しくなるため、クロック信号の配線（クロックツリー）等を行う場合、等距離配線を容易に実現できる。尚、座標軸６４に平行な配線Ｎ２１、Ｎ２２、・・・Ｎ２ｎを第２層に設けてもよいが、等距離配線の場合はこれらの配線Ｎ２１、Ｎ２２、・・・Ｎ２ｎを用いないものとする。
【００４６】
この等距離配線が好適に用いられる半導体集積回路装置の配線モデルを図７に示す。図７において、図６の座標軸６２に平行な配線をＮ４１、Ｎ４２、・・・Ｎ４６とする。座標軸６２（＋Ｘ方向）に対して６０°の角度差で配設された配線をＮ３１、Ｎ３２、・・・Ｎ３６とする。また座標軸６２（−Ｘ方向）に対して６０°の角度で配設された配線をＮ５１、Ｎ５２、・・・Ｎ５６とする。
【００４７】
ここで等距離をなすクロックツリーを作成したい場合、クロックの分岐点を７０とすると、分岐点７０から番号を付した全ての〇印の点に対して、等距離、即ち正三角形の３辺分の距離で配線を行うことができる。
【００４８】
図７は一例として分岐点７０から点７１〜７９のすべてに等距離配線を行う例を太い実線で示す。以下に示す配線移動は各１グリッドずつ説明する。先ず分岐点７０から点７１に進むには、Ｎ４３、Ｎ４３、Ｎ４３を通る。この場合３グリッドの配線となる。次に分岐点７０から点７２に進むには、Ｎ４３、Ｎ３３、Ｎ４４を通る。分岐点７０から点７３に進むには、Ｎ４３、Ｎ５４、Ｎ３６を通る。分岐点７０から点７４に進むには、Ｎ４３、Ｎ５４、Ｎ５４を通る。分岐点７０から点７５に進むには、Ｎ３４、Ｎ４２、Ｎ５５を通る。分岐点７０から点７６に進むには、Ｎ３４、Ｎ４２、Ｎ５５を通る。分岐点７０から点７７に進むには、Ｎ３４、Ｎ４２、Ｎ３３を通る。分岐点７０から点７８に進むには、Ｎ３４、Ｎ４２、Ｎ５３を通る。分岐点７０から点７９に進むには、Ｎ４３、Ｎ５２、Ｎ５２を通る。いずれの場合も３グリッド分の距離で配線を行うことができる。
【００４９】
このように図６（Ａ）に示す座標軸６２、座標軸６３、座標軸６５に夫々平行な配線は、全て同じ最小グリッド距離を持っているため、上記の分岐点７０から点７１、７２、・・・７９までの全てのポイントへ３グリッド分の等距離配線を行うことができる。このような特徴を用いることにより、信号源又はその分岐点から多くのポイントに対して等距離配線を行い、信号の遅延時間を揃えることができる。
【００５０】
このように半導体集積回路装置において配線接続を行う場合、ある点から他の点への距離が明らかに異なるような場合でも、本座標系のような設定によって等距離に配線できる確率が増加する。こうして機能ブロック全体に行き渡る必要のあるクロック信号やモード信号に対して、本実施の形態の配線方法を用いるよってスキューを減らすことができる。
【００５１】
（実施の形態４）
また、前述した実施の形態３のように、チップ全体に行き渡る信号に対しては、等距離配線を行うことが重要である。しかし、これらの対策に加えて、配線の寄生容量をできるだけ削減したり、配線間のクロストークの影響を少なくしたり、信号遅延の減少を図ることが更に必要となる。そこで、実施の形態４の半導体集積回路装置について、図１０を用いて説明する。
【００５２】
図１０は、実施の形態３で説明した図６の配線パターンに加えて、第６の配線としてＮ６１、Ｎ６２、・・・Ｎ６ｎを多層配線層の最上層に加えたものである。ただし、図６に示したＮ２１、Ｎ２２、・・・Ｎ２ｎの配線は、図を見易くするために省略している。Ｎ６１、Ｎ６２、・・・Ｎ６ｎの配線は、多層配線層の最上層である第６層に形成され、かつ、図６（Ａ）に示す座標軸６４に平行な方向に配設されている。配線Ｎ６１、Ｎ６２、・・・Ｎ６ｎのピッチは、配線Ｎ３１、Ｎ３２、・・・Ｎ３ｎのピッチ、及び配線Ｎ５１、Ｎ５２、・・・Ｎ５ｎのピッチをＰとすると、３1/2 Ｐとなる。また６層目の配線は配線間隔を大きく設定し、配線の断面積は、これより下層の配線の断面積よりも大きいことを特徴とする。
【００５３】
図１０に示した６層目の配線を併用してクロックツリーを形成することにより、配線抵抗の低抵抗化及び配線容量の削減が可能となる。この結果、ＬＳＩ設計に重要な配線遅延によるクロックスキューの影響を低減することができる。更に、第６の配線層では、第２の配線層と平行な座標軸を使用することにより、６層目の配線に関しては他の配線層を乗り換える必要なく、チップ内全域に配線を自由に行うことができる。
【００５４】
これにより、クロックスキューの幹に当る配線に関しては、図１２の配線１２５のように他の配線との交差を配慮しないで自由に行うことができる。このため、より正確な等距離配線を実現できる。配線断面積や配線ピッチを任意の値に広げることにより、配線抵抗や配線容量を大幅に削減することができる。このため、クロックのスキューも大幅に削減できる。
【００５５】
尚、上記の例では、最上層の配線Ｎ６１、Ｎ６２、・・・Ｎ６ｎを、図６の座標軸６４に平行な方向に配設するとした。しかし最上層は、Ｘ配線層、Ｙ配線層、Ｘθ配線層、Ｙθ′配線層の上層に位置し、任意の方向の座標軸に沿って導体線を有するものとしてもよい。この場合最上層を任意方向配線層と呼ぶ。この場合、半導体チップの回路素子が形成される回路素子層を第０層とし、半導体チップの最上層を第ｎ層とするとき、第０層と第ｎ層のうち任意の連続する少なくとも４つの配線層が、第１の座標系及び前記第２の座標系の座標軸を交互に用いて異なる方向に導体線を配設したものであり、４つの配線層と任意方向配線層の導体線のいずれかを用いて特定のセルから他のセル間を接続する。
【００５６】
（実施の形態５）
尚、前述した実施の形態５の配線方法を使用した場合には、配線ピッチや、最小格子間隔の長さの単位に無理数（２1/2 、３1/2 倍等）を扱う必要が生じる。このような単位を用いて大規模な自動配置配線手法を行わせるには、論理的には無理数として桁数の多い小数近似値の計算を行う必要が生じるため、計算機にかかる負担も大きくなる。また全ての位置をグリッド上で扱う必要があるため、無理数で表される座標値と、実際にグリッド上に載せなおした座標値とで誤差が生じてしまう。
【００５７】
そこで、実施の形態５の半導体集積回路装置について、図１１を用いて説明する。図１１は配線に対して全体的に距離の見積もり及び座標の認識を容易にする配線パターンの平面図である。図１１（Ａ）に示すように、半導体チップの１辺に平行な座標軸を１１２とし、座標軸１１２と直交する座標軸を１１４とし、これらの座標軸からなる座標系を第１の（直交）座標系とする。また座標軸１１２と傾き３／４の角度θ５をなす座標軸を１１３とし、座標軸１１２と−３／４の角度θをなす座標軸を１１５し、これらの座標軸からなる座標系を第２の座標系とする。座標軸１１２に沿った格子間隔を４Ｐとした時、座標軸１１４に沿った格子間隔は３Ｐとなり、座標軸１１３に沿った格子間隔は５Ｐとなる。この場合、座標軸１１３に沿った配線ピッチは4.80Ｐとなる。
【００５８】
このような座標軸の取り方により、３辺が整数比で成り立つ直角三角形を作成できる座標系群を持つことにより、斜め配線を行っても、従来のように無理数の値で表示される配線長になることを避けることができる。こうすると、常に配線長が整数比で実現できるため、机上での見積もりも容易であり、計算機の負荷も軽くなる。但しここでは、３辺が３：４：５の辺の比を持った直角三角形を例として用いたが、例えば５：１２：１３や、７：２４：２５などのように、３辺が整数比をなす直角三角形であれば、同様の効果を得ることができる。
【００５９】
このように実施の形態では、Ｘ配線層、Ｙ配線層、Ｘθ配線層、Ｙθ′配線層の内いずれか３種類の配線層に形成される基線が最小単位の３角形を描くとき、３角形の各辺長を整数値にする。
【００６０】
（実施の形態６）
次に実施の形態６の半導体集積回路装置について、図１２を用いて説明する。図１２において、半導体チップ１２１の中に外形形状の異なる複数の機能ブロック１２２、１２３、１２４が存在するものとする。。また、機能ブロック１２２の外形形状は横長の長方形であり、機能ブロック１２３の外形形状は縦長の長方形である。これらの機能ブロックに対しては、実施の形態２で述べたように機能ブロックの対角線に平行な座標軸を用いる。また機能ブロック１２４に対しては、実施の形態３及び実施の形態４の配線方法を用いる。このような配線方法を用いて、個々の機能ブロックをレイアウト設計し、図１２に示すように各々が独立した手法のものを１チップに組み合わせる。
【００６１】
このように、半導体チップに複数のマクロセルが存在し、各マクロセルのレイアウトを行う機能ブロックの外郭形状が夫々異なるとき、各機能ブロック毎に第１の座標系に対する第２の座標系の角度差θを設定する。こうすると、従来では制御が困難であった同一層内において、異なる座標軸を使用することができる。よって１チップ全体の配線角度と配線距離が最適化された自動配置配線が実現できる。
【００６２】
（実施の形態７）
最後に実施の形態７の半導体集積回路配線装置について、図１３〜図１５を用いて説明する。図１３は半導体集積回路配線装置１３０のシステム構成図である。この半導体集積回路配線装置１３０は、配線層座標軸決定手段１３１、配線層配線パターン決定手段１３２、配線層間コンタクトパターン決定手段１３３、配置位置決定手段１３４、配線接続手段１３５を有している。半導体集積回路配線装置１３０は、マクロセルを半導体チップ上に配置した後のマクロセル配置位置情報１３８と、それぞれのマクロセルの形状及びピンの配置位置を示すマクロセルピン配置位置情報１３７と、すべてのマクロセル間の接続関係を示すマクロセル間接続情報１３６とが入力されるように構成されている。
【００６３】
配線層座標軸決定手段１３１は、各配線層の使用できる配線座標軸を設定するものである。配線層配線パターン決定手段１３２は、配線層座標軸決定手段１３１によって設定された座標系に対して、どの方向の配線を自動配線時に用いるかを設定するものである。配線層間コンタクトパターン決定手段１３３は、配線層配線パターン決定手段１３２で決定された配線パターンに対応して、上下層間の移動に使用するコンタクト（貫通ホール）の配置位置を決定するものである。
【００６４】
配置位置決定手段１３４は、全ての配線、マクロセルの位置、マクロセルのピン位置を、計算機に認識させた値に基づいて決定するものである。配線接続手段１３５は、実際の配線接続方法を決定するものである。
【００６５】
このように構成された半導体集積回路配線装置１３０は、実施の形態１で説明したように、複数の座標系を用いて最短距離を優先するように配線を行う。そして配線の混雑や既に配線がなされている場合には、図３を用いて説明したように、上下層間の移動を行い、異なる座標系の配線を用いて配線混雑領域を迂回する。こうして特定の信号出力端から他の信号入力端に配線接続が実施される。
【００６６】
また、本半導体集積回路配線装置によれば、半導体チップ上に格子点を敷き詰めることによって、全ての配線、マクロセルの位置、マクロセルの貫通ホール（ピン）の位置を、配置位置決定手段１３４が計算機の演算を用いて決定している。その際、直交座標系以外の座標を使用したとき、座標値が無理数で表現される場合は、配線長も含めて計算された格子点を、実際に設定された格子点のうち最も近いものを用いることになる。
【００６７】
このような機能を有する半導体集積回路配線装置が、実施の形態４の配線パータンを用いて配線を行う動作について、図１４及び図１５を用いて説明する。図１０の配線パターンを、図１４及び図１５に示す配線層に設定する。まず配線層座標軸決定手段１３１は６層の多層配線を行うために、１層目から６層目までの配線座標系を設定する。例えば図１４（Ａ）に示すように、１層目１４１、２層目１４２、４層目１４４、及び６層目１４６は直交座標系を使用し、３層目、５層目は１、２、４層目の座標軸と６０°及び３０°の角度を持った座標系を使用する。
【００６８】
さらに配線層配線パターン決定手段１３２は、各配線層においてどの座標軸を使用して配線を行うかを設定する。例えば図１４（Ｂ）に示すように、１層目１４１、４層目１４４は縦方向のみの配線パターンを使用し、２層目１４２は横方向のみの配線パターンを使用し、３層目１４３は右上がりの配線パターンを使用し、５層目１４５は右下がりの配線パターンを使用し、６層目１４６においては、縦横両方の配線パターンを使用する。
【００６９】
また配線層間コンタクト決定手段１３３は、夫々の層間を移動するコンタクトを図１５（Ｂ）のように設定する。例えば１−２層間のコンタクトパターンを１５１、２−３層間のコンタクトパターンを１５２、３−４層間のコンタクトパターンを１５３、４−５層間のコンタクトパターンを１５４として設定する。そして５層と配線ピッチの大きい６層とを接続するコンタクトパターンとして１５３５を使用する。
【００７０】
また、配線位置決定手段１３４は、図１５（Ａ）に示すように最小間隔の格子点を再配置することによって、計算機により無理数の値を持つ値ではなく、小数値で表せる値に変換して配線位置を決定する。このような設定方法によれば、多少の誤差は存在するが、実施の形態４で示した半導体集積回路装置を容易に製造することができる。
【００７１】
また本発明は上記各実施の形態に限られたものではなく、その要旨を逸脱しない範囲で変更可能であることは言うまでもない。例えば、５層又は６層による多層配線について説明をしたが、それ以上の配線層を有する半導体集積回路装置においても適用できる。また、各層の配線全てが座標軸に平行な配線を用いている必要はなく、局所的に異なる座標を用いる場合においても適用できる。
【００７２】
【発明の効果】
請求項１記載の発明によれば、半導体チップの各層に複数の座標系を交互に割り当てることにより、２次元的な配線距離の短縮化ができる。さらに配線混雑を回避するために、各層を頻繁に移動するスネーク配線が頻発した場合においても、上下層の移動距離を最低限にすることによって、各配線層を結ぶコンタクト数を減し、３次元的な最短距離配線を実現することができる。また斜め配線を行うと無理数値をもつ配線が生じるが、無理数値をなくすこともでき、計算機にかかる負担を軽減することができる。このため、より大規模な半導体集積回路の配置配線装置を容易に行うことができる。
【００７３】
請求項２記載の発明によれば、３次元的最短距離配線が実現できる上に、機能ブロックの対角線に比較的近い座標系を利用することにより、タイミング的にクリティカルパスとなるマクロセル間の配線に対して優先的に短距離配線の効果を得ることができる。
【００７６】
請求項３記載の発明によれば、１チップの中の各機能ブロック毎に上記の効果を満たすことができるため、１チップ全体での配線座標系に影響されず、１チップ上の同層において異なる座標系を使用することができ、各機能ブロックの信号伝播方向に依存した配線を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体集積回路装置に用いられる配線座標の説明図である。
【図２】実施の形態１の半導体集積回路装置において、２点間の配線方法を示す説明図である。
【図３】実施の形態１の半導体集積回路装置において、配線パターンの具体例（その１）を示す平面図である。
【図４】実施の形態１の半導体集積回路装置において、配線パターンの具体例（その２）を示す平面図である。
【図５】本発明の実施の形態２における半導体集積回路装置に用いられる配線座標の説明図である。
【図６】本発明の実施の形態３における半導体集積回路装置に用いられる配線座標の説明図である。
【図７】実施の形態３の半導体集積回路装置において、クロックツリー配線パターンの具体例を示す平面図である。
【図８】従来の半導体集積回路装置において用いられる配線座標（その１）の説明図である。
【図９】従来の半導体集積回路装置において用いられる配線座標（その２）の説明図である。
【図１０】本発明の実施の形態４における半導体集積回路装置に用いられる配線座標の説明図である。
【図１１】本発明の実施の形態５における半導体集積回路装置に用いられる配線座標の説明図である。
【図１２】本発明の実施の形態６における半導体集積回路装置に用いられる配線座標の説明図である。
【図１３】本発明の実施の形態７における半導体集積回路配線装置のシステム構成図である。
【図１４】実施の形態７の半導体集積回路配線装置において、配線層座標軸決定手段と配線層配線パターン決定手段の動作説明図である。
【図１５】実施の形態７の半導体集積回路配線装置において、配線層間パターンコンタクト決定手段と配置位置決定手段の動作説明図である。
【符号の説明】
１１，１２１ 半導体チップ
１２〜１５，６２〜６５，１１２〜１１５ 座標軸
２２，２１，１７１〜１７９ 点
２３〜２５，３１〜３８，４１〜４８，Ｎ３１〜Ｎ３６，Ｎ４１〜Ｎ４６，Ｎ５１〜Ｎ５６，Ｍ２１〜Ｍ２６，Ｍ３１〜Ｍ３６，Ｍ４１〜Ｍ４６，Ｍ５１〜Ｍ５６ 配線
３０，３９，４０，４９ コンタクト
５０，１２２，１２３，１２４ 機能ブロック
５１，５２ 対角線
５３〜５６ 座標系
Ｌ２１〜Ｌ２ｎ ２層目の配線（基線）
Ｌ３１〜Ｌ３ｎ ３層目の配線（基線）
Ｌ４１〜Ｌ４ｎ ４層目の配線（基線）
Ｌ５１〜Ｌ５ｎ ５層目の配線（基線）
Ｌ６１〜Ｌ６ｎ ６層目の配線（基線）
７０ 分岐点
１３１ 配線層座標軸決定手段
１３２ 配線層配線パターン決定手段
１３３ 配線層間コンタクトパターン決定手段
１３４ 配置位置決定手段
１３５ 配線接続手段
１３６ マクロセル間接続情報
１３７ マクロセルピン配置位置情報
１３８ マクロセル配置位置情報
【発明の属する技術分野】
本発明は、所定の論理演算機能を有するよう半導体チップ内の複数の回路素子を組み合せてまとめたものをセルと呼ぶとき、各セルを半導体チップの最適位置に配置し、セルの集合体であるマクロセルとマクロセルの間を最適に配線するようにした半導体集積回路装置と、このような半導体集積回路装置をパターン設計するための半導体集積回路配線装置に関するものである。
【０００２】
【従来の技術】
ＩＮＶ、ＡＮＤ等の基本ゲートや、セレクタのように基本ゲートを組み併せて汎用の論理機能を持たせたものをスタンダードセルと呼ぶ。またある特定機能を持ったカスタムセル等を総称してマクロセルと呼ぶ。最近では、スタンダードセルを多数組み合わせた大規模集積回路の設計においては、半導体チップ内に６層程度の多層配線を用いることが主流になってきている。また昨今では上記の設計を行う半導体集積回路設計手法として、自動配置配線方式を用いることが主流になってきている。
【０００３】
自動配置配線方式では、計算機の負荷を削減するために、多層配線で使用する配線方向を各層で一定方向に規則付けをし、配線接続を行うようになっている。また、自動配置配線方式には大きく分けて、エリアベースの配置配線手法と、チャネルベースの配置配線手法とがある。チャネルベースの配置配線手法とは、マクロセルを配置してから配線を行う際に、ある領域で配線が混雑することにより、全てのマクロセル間の配線が完了しなければ、セルの配置位置を変えて配線領域を増加させたりチップ面積を増加させることによりマクロセルを再配置し、配線が混雑していた領域から配線可能な領域（チャネルエリア）を確保して配線を実現する手法である。
【０００４】
一方、現在主流になってきているエリアベースの配置配線手法とは、まず最初にマクロセルを配置するためのチップ面積を決定し、その領域を変えずに配線を行う手法である。例えば配線が混雑している領域では、その領域を迂回することによりマクロセル間の接続を行ったり、多層配線であることを利用して配線層を乗り換え、回り道をさせて配線を行う。このような配線をスネーク配線と呼ぶ。それでも配線が完了しない場合は、もう一度チップ面積を決め直し、改めて配置配線を行う必要がある。
【０００５】
上記のような自動配置配線装置によって設計された標準的なチップの一般的な配線パターンの従来例を図８に示す。以下の説明では、半導体チップにおいて、回路素子が形成される層を回路素子層と呼ぶとき、多数の回路素子の集合体であるセル又はマクロセル間を導体で結合するために設けられた層を配線層又はメタル層と呼ぶ。
【０００６】
図８においてＬ２１、Ｌ２２、・・・Ｌ２ｎは、２層目のメタル層からなり、横方向（Ｘ方向）に沿った座標軸と平行な配線用の基線（以下、配線と呼ぶ）である。Ｌ３１、Ｌ３２、・・・Ｌ３ｎは３層目のメタル層からなる縦方向（Ｙ方向）の配線である。Ｌ４１、Ｌ４２、・・・Ｌ４ｎは４層目のメタル層からなる横方向の配線である。またＬ５１、Ｌ５２、・・・Ｌ５ｎは５層目のメタル層からなる縦方向の配線である。このように１層目から５層目に向かって基線が縦方向と横方向に交互に配設され、格子状をなしているのが特徴である。
【０００７】
また、多層配線の上層の配線ほど長距離の回路間の接続に使用され、配線抵抗による影響を削減するために断面積が大きく設定されている。配線ピッチも４層目と５層目は、２層目や３層目の２倍というように設計することによって、配線容量を削減し、配線遅延による悪影響を減らしている。
【０００８】
【発明が解決しようとする課題】
しかしながら、図８に示した従来の配線方式では、配線方向がＸ、Ｙの２方向であるために、あるポイントから他のポイントへ配線を引く場合は、引き出す方向が上下左右の４方向しかないため、短距離で配線を引くことができない場合が多くなる。またチップ全体にクロック信号を伝達する場合に、等距離配線を施すことが困難となる。このように、最先端の微細プロセスを用いて高速動作を行う半導体集積回路装置を製造するとき、半導体集積回路装置のレイアウト設計から考えて、タイミング的にクリティカルパスとなるような配線を行うためには、前記の従来例による方法だけでは最適な配線とはならない。
【０００９】
以上のことから、各配線層の配線パターンの割り当方法、配線ピッチの考え方、配線層の乗り換え及び配線長の見積もり方法を夫々最適になるよう考慮することにより、配線遅延の影響を削減し、ＬＳＩを高速に動作させると共に、クロック信号線等を等距離配線することにより、スキュー削減などの配線最適化を図ることが必要である。
【００１０】
本発明は、このような従来の問題点に鑑みてなされたものであって、各配線層に対して複数の座標系に用いることにより、３次元的な最短距離配線を容易な方法で実現し、このことによって配線領域（チャネルエリア）を小さくしてチップ面積を縮小し、配線遅延の影響を最小限に抑えることのできる半導体集積回路装置及び半導体集積回路配線装置を実現することにある。
【００１２】
【課題を解決するための手段】
本願の請求項１の発明は、複数の回路素子から成るセルを有して矩形状にカットされた半導体チップにおいて、その外周辺のいずれかと平行な第１軸、及び前記第１軸と直交する第２軸からなる座標軸を持つ座標系を第１の座標系とし、前記第１の座標系の第１軸に対して＋θ（θ＜９０°）の角度差を持つ軸を第３軸、及び前記第１の座標系の第１軸に対して−θ′の角度差を持つ第４軸からなる座標軸を持つ座標系を第２の座標系とするとき、前記第１の座標系の第１軸に沿って形成された導体線を有するＸ配線層と、前記第１の座標系の第２軸に沿って形成された導体線を有するＹ配線層と、前記第２の座標系の第３軸に沿って形成された導体線を有するＸθ配線層と、前記第２の座標系の第４軸に沿って形成された導体線を有するＹθ′配線層と、を設け、前記半導体チップの回路素子が形成される回路素子層を第０層とし、その上に順次第１層から最上層の第ｎ層までを配線層として積層するとき、前記第０層と前記第ｎ層の間の任意の第Ｋ層（１≦Ｋ≦ｎ−３）に対しては前記第１軸〜第４軸のいずれか１つの座標軸を持つ配線層で形成し、第Ｋ＋１層に対しては前記Ｋ層で用いた座標系以外の座標系であり２つの座標軸の内いずれか一方の座標軸を持つ配線層で形成し、第Ｋ＋２層に対しては前記Ｋ層と同一の座標系であり第Ｋ層で用いた座標軸以外の座標軸を持つ配線層で形成し、第Ｋ＋３層に対しては前記Ｋ＋１層と同一の座標系であり第Ｋ＋１層で用いた座標軸以外の座標軸を持つ配線層で形成し、前記第１軸〜第４軸の内いずれか３種類の座標軸に沿った基線で形成される最小単位の３角形は直角三角形であり、前記３角形の各辺長比が整数値を有するものであり、夫々の配線層の導体線のいずれかを用いて特定のセルから他のセル間を接続することを特徴とするものである。
【００１３】
本願の請求項２の発明は、請求項１記載の半導体集積回路装置において、前記第２の座標系におけるＸθ配線層の座標軸及びＹθ′配線層の座標軸は、マクロセルのレイアウトを行う機能ブロックの外郭を矩形とするとき、前記矩形の対角線の角度で配設されていることを特徴とするものである。
【００１８】
本願の請求項３の発明は、請求項１記載の半導体集積回路装置において、前記半導体チップに複数のマクロセルが存在し、各マクロセルのレイアウトを行う機能ブロックの矩形形状が夫々異なるとき、各機能ブロック毎に前記第１の座標系に対する第２の座標系の角度差θを設定し、前記角度差θのうち少なくとも一つを、前記矩形の対角線の角度とすることを特徴とするものである。
【００２０】
【発明の実施の形態】
以下に本発明の各実施の形態について図面を参照しながら説明する。
（実施の形態１）
本発明を具体化した実施の形態１の半導体集積回路装置について、図１〜図４を用いて説明する。図１は本実施の形態による半導体集積回路装置の配線座標を示す平面図である。図１において、半導体チップ１１は矩形の形状にカットされたもので、長手方向をＸ軸とし、Ｘ軸と直角方向をＹ軸とする。Ｘ軸に平行な半導体チップ１１の長辺に平行な基準線を座標軸１２（第１軸）とし、半導体チップ１１の短辺、即ちＹ軸に平行な基準線を座標軸１４（第２軸）とし、第１軸及び第２軸からなる座標系を第１の座標系又は直交座標系と呼ぶ。そしてＸ軸に平行な導体線を持つ配線層をＸ配線層と呼ぶ。またＹ軸に平行な導体線を持つ配線層をＹ配線層と呼ぶ。
【００２１】
また＋Ｘ軸と角度θ＝θ１（θ１＜９０°）をなし、矩形の半導体チップ１１の一方の対角線と平行な基準線を座標軸１３（第３軸）とし、−Ｘ軸と角度θ′＝θ２（θ２＜９０°）をなし、半導体チップ１１の他方の対角線と平行な基準線を座標軸１５（第４軸）とし、第３軸及び第４軸からなる座標系を第２の座標系と呼ぶ。そして座標軸１３とに平行な導体線を持つ配線層をＸθ配線層と呼ぶ。また座標軸１５に平行な導体線を持つ配線層をＹθ′配線層と呼ぶ。
【００２２】
例えば、６層の多層配線を用いて半導体集積回路装置のレイアウト設計を行う場合、半導体チップの回路素子が形成される回路素子層を第０層と呼ぶ。これより上層に位置し、例えば第１層及び第４層の配線には座標軸１２に平行な配線を用いる。第２層及び第６層の配線には座標軸１４に平行な配線を用いる。第３層の配線には座標軸１３に平行な配線を用いる。第５層の配線には座標軸１５に平行な配線を用いる。即ち、１層目と２層目は、同一の座標系を用いているが、３層目から５層目の配線に対しては、各層の上下層の配線は異なる座標系を割り当てて配線を行う。但し上記の各配線層の座標軸の割り当て方はこれに限られるものではない。
【００２３】
上記の例によれば、半導体チップ１１の各辺の内いずれかの一辺に平行な座標軸１２及び座標軸１４に対して、９０°以下の斜め方向となる座標軸の配線を新たに設けることにより、２次元的に最短距離配線が利用できるだけでなく、配線層間の移動を考慮した３次元的な最短距離配線が実現できる。このことについて図２〜図４を用いて具体的に説明する。
【００２４】
まず、複数の座標系を用いた場合の２点間の配線接続方法を、図２を用いて説明する。図２の特定の点２１から他の点２２を最短距離で配線するためには、この２点を結んだ直線２３を用いればよい。しかし、自動配置配線方式においては、予め設定された座標軸を用いて配線を行うため、与えられた座標軸の基線に沿った配線接続方法を設定しなければならない。そこで、図１に示したような複数の座標系を用いて配線を行う場合、２点を結んだ直線２３にできるだけ平行な成分を持った座標軸１３を用いて配線２４を設定することが効率的である。
【００２５】
座標軸１３の基線を用いて配線を行った後は、その座標軸１３の移動成分だけでは目的の点２２には接続することはできない。また、座標軸１３と同じ座標系の座標軸１５は座標軸１３の移動成分を補う角度で配設されているが、目的の点２２には効率的に接続できない。よって、座標軸１３により配線を行った後は、その座標軸１３とは異なる座標系であり、同じ方向の移動成分（＋Ｙ方向）を持った座標軸により配線を行う必要がある。つまり、座標軸１３による配線２４の後、目的の移動成分をもつ座標軸１４に沿った配線２５を用いればよい。
【００２６】
ここで、図１及び図２の特徴を用いたマクロセル間の配線例を図３に示す。各配線層間を電気的に結合するため貫通ホールを設け、半導体プロセスで貫通ホールに導体を形成する。このような貫通ホールを以降はコンタクトと呼ぶ。また各座標系において、Ｘ−Ｙ平面と直交するＺ軸から見て最小間隔の基線の各交点を格子点又はグリッドと呼ぶ。また任意の座標系の基線に沿ってある格子点から隣接する他の格子点に至る最短距離を１グリッド長と呼ぶ。
【００２７】
ここではエリアベースの配置配線方式により、半導体チップ１１のコンタクト３０からコンタクト３９への配線を行うものとする。まず、コンタクト３０とコンタクト３９の座標から、図１の座標軸１２に平行な配線と座標軸１３に平行な配線とにより最短で配線を施す。そこで、コンタクト３０から先ず座標軸１３に平行な方向に配線を行うことを考えたとき、配線３３が既に目標方向に直線状に存在している。このため、座標軸１２に平行な配線３１を第４の配線層を用いて所定グリッド長だけ配設する。
【００２８】
次に、コンタクトを使用して第３の配線層に移動し、座標軸１３に平行な配線３２を配設する。しかしここでも、配線３２の延長線上に配線３８が既に存在する。このため、前のグリッドで縦横のどちらかに移動する。ここでも座標軸１４の方向には配線３４が既に配設されているために、コンタクトを用いて第４の配線層に移動する。そして座標軸１２に平行な配線３５を所定グリッドの長だけ配設する。さらに、コンタクトを用いて第３の配線層に移動して、座標軸１３に平行に配線３６を配設する。最後にコンタクトを用いて第２の配線層に移動して、座標軸１４に平行な配線３７によりコンタクト３９まで配設する。
【００２９】
これと比較して上下層に異なる座標系を用いていない配線パターンを用いて配線を施した場合の例を考える。まず複数の座標系を用いているが、上下層交互に異なる座標系を用いていない一般的な配線パターンの例を図９の平面図に示す。図９において、Ｍ２１、Ｍ２２、・・・Ｍ２ｎは２層目のメタル層からなるＸ方向の配線である。Ｍ３１、Ｍ３２、・・・Ｍ３ｎは３層目のメタル層からなるＹ方向の配線である。これらの配線は縦方向と横方向との格子状をなしている。一方、Ｍ４１、Ｍ４２、・・・Ｍ４ｎは４層目のメタル層からなる斜めの配線である。またＭ５１、Ｍ５２、・・・Ｍ５ｎは５層目のメタル層からなる斜めの配線である。このように４層目のメタル層と５層目のメタル層とにおける配線が、２層目及び３層目のメタル層の配線に対してθ＝４５°の角度差を持たせて配設されている。
【００３０】
ここで、図９に示した配線パターンを用いて配線を行った場合の例を、再び図３を用いて説明する。座標軸１２に平行な配線３１を第２の配線層を用いて所定グリッド長だけ配設する。次に、コンタクトを使用して第３の配線層を経由して第４の配線層に移動し、座標軸１３に平行な配線３２を配設する。コンタクトを用いて第３の配線層を経由して第２の配線層に移動して、座標軸１２に平行な配線３５を所定グリッド長だけ配設する。更に、コンタクトを用いて第３の配線層を経由して第４の配線層に移動して、座標軸１３に平行に配線３６を配設する。最後にコンタクトを用いて第３の配線層に移動して、座標軸１４に平行な配線３７によりコンタクト３９まで配設する。このように、図９に示す配線パターンを用いると、図１に示す配線パターンを用いた場合と比べて、上下層の配線を接続するコンタクト間の距離（貫通ホールの距離）が増加することが分かる。
【００３１】
図１に示す２組の配線内容を全座標軸として１つの図に表示した半導体集積回路装置の配線座標モデルを図４に示す。第１の座標系におけるＸ方向の格子点間隔、即ち第２軸に沿った基線のピッチをＰ１ｘとし、Ｙ方向の格子点間隔、即ち第１軸に沿った基線のピッチをＰ１ｙとする。図示のように第１の座標系の格子点と第２の座標系の格子点とは、Ｘ方向で０．５Ｐ１ｘずれ、Ｙ方向で０．５Ｐ１ｙずれている。また第２の座標系のＸ方向に沿った格子点間隔は２Ｐ１ｘであり、Ｙ方向に沿った格子点間隔は２Ｐ１ｙとなっている。
【００３２】
さて図４に示す配線例では、コンタクト４０の近傍に、図１の座標軸１３に平行な成分である配線４３が既に配設されている。同様に図１の座標軸１４に平行な成分である配線４４が既に配設されている。そして図１の座標軸１３に平行な成分である配線４８が既に配設されている。
【００３３】
このためまず、コンタクト４０から第４の配線層を用いて所定グリッド長だけ配線４１を配設する。次に、コンタクトを使用して第３の配線層に移動し、配線４２を配設する。次にコンタクトを用いて第４の配線層に移動する。そして第４の配線層を用いて所定グリッド長だけ配線４５を配設する。更に、コンタクトを用いて第３の配線層に移動して、配線４６を配設する。最後にコンタクトを用いて第２の配線層に移動して、配線４７によりコンタクト４９まで配設する。このように、上下の一層間の移動と方向転換により配線を行うことができる。
【００３４】
以上のように、エリアベースの配置配線方式では、各上下層間を移動してスネーク配線を行うことが比較的多い。また配線混雑により既設配線を回避する場合は、異なる座標系を用いて回避し、再び元の座標軸により配線を行い、配線距離も短くする。直交座標に対して斜めに変形した座標系は、横方向が同じ移動成分でも縦方向が上下逆になる性質がある。このように２次元における座標系では、必ず相反する移動成分を持つという特徴に着目することにより、エリアベース配置配線方式で頻繁に発生するような配線層の上下移動があった場合も、既設配線を２次元的に最短で回避することできる。また層間の移動距離を最短にでき、コンタクトの数も削減できるため、３次元的に最短距離の配線を施すことが可能となる。これは異なる座標系の座標軸が上下層に割り当てられているためである。つまり図３に示すようなコンタクトを持つ半導体集積回路装置において、異なる座標系を用いて特定のマクロセルのコンタクト３０から、他のマクロセルのコンタクト３９を配線パターンを用いて接続する場合、図１のような複数の座標系を用いて図３及び図４のような配線方法により配設することで、３次元的に移動距離の少ない配線を行うことができる。
【００３５】
以上の例は、半導体チップの回路素子が形成される回路素子層を第０層とするとき、半導体チップの最上層を第６層とした。しか半導体チップの最上層を第ｎ層とするとき、第０層の上に順次第１層から第ｎ層までを配線層として積層する場合、第０層と第ｎ層の間の任意の第Ｋ層（１≦Ｋ≦ｎ−３）をＸ配線層又はＹ配線層で形成し、Ｋ＋１層をＸθ配線層又はＹθ′配線層で形成し、Ｋ＋２層をＹ配線層又はＸ配線層で形成し、Ｋ＋３層をＹθ′配線層又はＸθ配線層で形成し、夫々の配線層の導体線のいずれかを用いて特定のセルから他のセル間を接続しても良い。また第１の座標系において、第１軸と第２軸は直交しなくてもよい。
【００３６】
以上の構成を更に一般的に表現すると、半導体チップの回路素子が形成される回路素子層を第０層とし、その上に順次第１層から最上層の第ｎ層までを配線層として積層するとき、第０層と第ｎ層の間の任意の第Ｋ層（１≦Ｋ≦ｎ−３）に対しては第１軸〜第４軸のいずれか１つの座標軸を持つ配線層で形成する。第Ｋ＋１層に対してはＫ層で用いた座標系以外の座標系であり、２つの座標軸の内いずれか一方の座標軸を持つ配線層で形成する。第Ｋ＋２層に対してはＫ層と同一の座標系であり、第Ｋ層で用いた座標軸以外の座標軸を持つで配線層で形成する。第Ｋ＋３層に対してはＫ＋１層と同一の座標系であり、第Ｋ＋１層で用いた座標軸以外の座標軸を持つ配線層で形成する。そして夫々の配線層の導体線のいずれかを用いて特定のセルから他のセル間を接続する。
【００３７】
（実施の形態２）
前述した実施の形態１では、複数の座標系を交互に各層に割り当てることによって、容易に３次元的に最短距離となる配線を実現することができた。しかし、第１の座標系に対して、第２の座標系を９０°以下の角度差θをもって形成するとしたが、第２の座標系の座標軸１３（Ｘθ配線層）と座標軸１５（Ｙθ′配線層）の最適な角度の決定方法については言及していない。一般的に直交座標系に対してそれを補完する方向である４５°の角度を用いて座標系を設定すれば、統計的にある程度の効率が得られる。ところが実際の半導体集積回路装置では、各機能ブロックでのレイアウト形状が非常に細長い長方形になる場合がある。この場合は、図１に示す座標軸１２に対して４５°方向の角度を有する座標軸を設定することは最適と言えない。つまり、夫々の機能ブロックの形状は様々であり、各信号の物理設計上の信号伝達方向に夫々の特徴があるため、機能ブロックの形状に応じた座標系の設定方法が必要となる。
【００３８】
そこで、実施の形態２の半導体集積回路装置について、図５を用いて説明する。図５は本実施の形態による半導体集積回路装置の座標系を示す平面図であり、図５（Ａ）は特に横に長い形状の機能ブロック５０を示す平面図である。図５（Ａ）において、細線で囲まれた矩形領域はスタンダードセルを示し、多数のスタンダードセルが３行に渡って形成されている。破線で示す対角線５１、５２は機能ブロック５０の対角線である。また、図５（Ｂ）は、機能ブロック５０の配線に使用する第１の配線座標モデルであり、第１の座標系５３に対して、第２の座標系５４がθ１＝４５°の角度差を持って形成されている。
【００３９】
図５（Ｃ）は、機能ブロック５０の配線に使用する第２の配線座標モデルであり、第１の座標系５５に対して、第２の座標系５５がθ２の角度差を持って形成されている。θ２は４５°より小さく、機能ブロック５０の対角線５１、５２の傾斜角に近い角度を有している。図５（Ｂ）と図５（Ｃ）の効果の差を考えるために、一般的なマクロセル間の接続の傾向（配線傾向）について説明する。
【００４０】
一般にマクロセル間の接続は、大きく分けて２つの性質に分類できる。まず第１の配線傾向として、ある論理信号を生成するために比較的近い領域のマクロセル間の配線接続を行う場合がある。そして第２の配線傾向として、第１の配線傾向により生成された論理信号を、物理的に遠方の場所に配置されたマクロセル群に配線接続を行う場合がある。これらの配線傾向を考慮した場合、第１の配線傾向により生成される信号は、予め近距離間で配線接続が行われているため、短距離接続方法を適用しても、更なる効果は比較的少ないと言える。
【００４１】
しかし、第２の配線傾向に示したような場合は、信号が物理的に遠くの場所で用いられるために、タイミング的にクリティカルパスになる確率が高い。そのため図５（Ａ）に示した機能ブロック５０の配線を行う場合は、図５（Ｂ）のように直角座標に対して４５°の角度差を持つような座標系により配線するよりも、図５（Ｃ）に示すように機能ブロック５０の対角線５１、５２に近い角度差を有する第２の座標系５６により配線を行う方が、効率良く短距離で配線することができる。
【００４２】
以上のように配線接続すべてに対して最短距離接続を行うことよりも、タイミング的にクリティカルパスとなる部分の接続を優先に考慮して配線座標系を決定することが、ＬＳＩを高速に動作させることができる。上記のように、機能ブロックの形状に応じて、機能ブロックの対角線に近い角度により配線座標系を決定することにより、効率的な配線を行うことができる。
【００４３】
（実施の形態３）
一方、クロックやモード信号のようにチップ全体に行き渡る信号のスキューが、タイミング的にクリティカルパスになる機能ブロックに関しては、最短距離接続よりも等距離配線が重要視される。そこで、実施の形態３の半導体集積回路装置について、図６を用いて説明する。図６は本実施の形態による半導体集積回路装置の配線座標を示す平面図であり、等距離配線を形成し易い座標系を持つことを特徴とする。図６（Ａ）に示すように、半導体チップの１辺に平行な座標軸６２（第１軸）と、座標軸６２と直交する座標軸６４（第２軸）とからなる座標系を第１の座標系とする。そして第１軸と平行な基線を持つ配線層をＸ配線層と呼び、第２軸と平行な基線を持つ配線層をＹ配線層と呼ぶ。
【００４４】
次に座標軸６２（＋Ｘ方向）とθ３＝６０°の角度差をなす座標軸６３（第３軸）と、座標軸６２と（−Ｘ方向）とθ４＝６０°の角度をなす座標軸６５（第４軸）とからなる座標系を第２の座標系とする。そして第３軸と平行な基線を持つ配線層をＸθ配線層と呼び、第４軸と平行な基線を持つ配線層をＹθ′配線層と呼ぶ。第２軸に沿った基線の最小間隔をＰｘとするとき、第１軸に沿った基線の最小間隔Ｐｙを３1/2 Ｐｘに設定する。そして座標軸６２の配線ピッチ、座標軸６３の配線ピッチ、及び座標軸６５の配線ピッチを３1/2 Ｐｘに設定する。こうすると、第１の座標系に対する第２の座標系の角度差θは６０°となるので、近接格子点を結ぶ第１軸、第３軸、第４軸の基線は正三角形を形成することになる。
【００４５】
図６（Ｂ）に示すように、座標軸６２に平行な配線Ｎ４１、Ｎ４２、・・・Ｎ４ｎを第４層に設ける。また座標軸６３に平行な配線Ｎ３１、Ｎ３２、・・・Ｎ３ｎを第３層に設ける。また座標軸６５に平行な配線Ｎ５１、Ｎ５２、・・・Ｎ５ｎを第５層に設ける。このような座標系で配線を行った場合は、第１軸、第３軸、第４軸で形成される格子点間の長さ互いに等しくなるため、クロック信号の配線（クロックツリー）等を行う場合、等距離配線を容易に実現できる。尚、座標軸６４に平行な配線Ｎ２１、Ｎ２２、・・・Ｎ２ｎを第２層に設けてもよいが、等距離配線の場合はこれらの配線Ｎ２１、Ｎ２２、・・・Ｎ２ｎを用いないものとする。
【００４６】
この等距離配線が好適に用いられる半導体集積回路装置の配線モデルを図７に示す。図７において、図６の座標軸６２に平行な配線をＮ４１、Ｎ４２、・・・Ｎ４６とする。座標軸６２（＋Ｘ方向）に対して６０°の角度差で配設された配線をＮ３１、Ｎ３２、・・・Ｎ３６とする。また座標軸６２（−Ｘ方向）に対して６０°の角度で配設された配線をＮ５１、Ｎ５２、・・・Ｎ５６とする。
【００４７】
ここで等距離をなすクロックツリーを作成したい場合、クロックの分岐点を７０とすると、分岐点７０から番号を付した全ての〇印の点に対して、等距離、即ち正三角形の３辺分の距離で配線を行うことができる。
【００４８】
図７は一例として分岐点７０から点７１〜７９のすべてに等距離配線を行う例を太い実線で示す。以下に示す配線移動は各１グリッドずつ説明する。先ず分岐点７０から点７１に進むには、Ｎ４３、Ｎ４３、Ｎ４３を通る。この場合３グリッドの配線となる。次に分岐点７０から点７２に進むには、Ｎ４３、Ｎ３３、Ｎ４４を通る。分岐点７０から点７３に進むには、Ｎ４３、Ｎ５４、Ｎ３６を通る。分岐点７０から点７４に進むには、Ｎ４３、Ｎ５４、Ｎ５４を通る。分岐点７０から点７５に進むには、Ｎ３４、Ｎ４２、Ｎ５５を通る。分岐点７０から点７６に進むには、Ｎ３４、Ｎ４２、Ｎ５５を通る。分岐点７０から点７７に進むには、Ｎ３４、Ｎ４２、Ｎ３３を通る。分岐点７０から点７８に進むには、Ｎ３４、Ｎ４２、Ｎ５３を通る。分岐点７０から点７９に進むには、Ｎ４３、Ｎ５２、Ｎ５２を通る。いずれの場合も３グリッド分の距離で配線を行うことができる。
【００４９】
このように図６（Ａ）に示す座標軸６２、座標軸６３、座標軸６５に夫々平行な配線は、全て同じ最小グリッド距離を持っているため、上記の分岐点７０から点７１、７２、・・・７９までの全てのポイントへ３グリッド分の等距離配線を行うことができる。このような特徴を用いることにより、信号源又はその分岐点から多くのポイントに対して等距離配線を行い、信号の遅延時間を揃えることができる。
【００５０】
このように半導体集積回路装置において配線接続を行う場合、ある点から他の点への距離が明らかに異なるような場合でも、本座標系のような設定によって等距離に配線できる確率が増加する。こうして機能ブロック全体に行き渡る必要のあるクロック信号やモード信号に対して、本実施の形態の配線方法を用いるよってスキューを減らすことができる。
【００５１】
（実施の形態４）
また、前述した実施の形態３のように、チップ全体に行き渡る信号に対しては、等距離配線を行うことが重要である。しかし、これらの対策に加えて、配線の寄生容量をできるだけ削減したり、配線間のクロストークの影響を少なくしたり、信号遅延の減少を図ることが更に必要となる。そこで、実施の形態４の半導体集積回路装置について、図１０を用いて説明する。
【００５２】
図１０は、実施の形態３で説明した図６の配線パターンに加えて、第６の配線としてＮ６１、Ｎ６２、・・・Ｎ６ｎを多層配線層の最上層に加えたものである。ただし、図６に示したＮ２１、Ｎ２２、・・・Ｎ２ｎの配線は、図を見易くするために省略している。Ｎ６１、Ｎ６２、・・・Ｎ６ｎの配線は、多層配線層の最上層である第６層に形成され、かつ、図６（Ａ）に示す座標軸６４に平行な方向に配設されている。配線Ｎ６１、Ｎ６２、・・・Ｎ６ｎのピッチは、配線Ｎ３１、Ｎ３２、・・・Ｎ３ｎのピッチ、及び配線Ｎ５１、Ｎ５２、・・・Ｎ５ｎのピッチをＰとすると、３1/2 Ｐとなる。また６層目の配線は配線間隔を大きく設定し、配線の断面積は、これより下層の配線の断面積よりも大きいことを特徴とする。
【００５３】
図１０に示した６層目の配線を併用してクロックツリーを形成することにより、配線抵抗の低抵抗化及び配線容量の削減が可能となる。この結果、ＬＳＩ設計に重要な配線遅延によるクロックスキューの影響を低減することができる。更に、第６の配線層では、第２の配線層と平行な座標軸を使用することにより、６層目の配線に関しては他の配線層を乗り換える必要なく、チップ内全域に配線を自由に行うことができる。
【００５４】
これにより、クロックスキューの幹に当る配線に関しては、図１２の配線１２５のように他の配線との交差を配慮しないで自由に行うことができる。このため、より正確な等距離配線を実現できる。配線断面積や配線ピッチを任意の値に広げることにより、配線抵抗や配線容量を大幅に削減することができる。このため、クロックのスキューも大幅に削減できる。
【００５５】
尚、上記の例では、最上層の配線Ｎ６１、Ｎ６２、・・・Ｎ６ｎを、図６の座標軸６４に平行な方向に配設するとした。しかし最上層は、Ｘ配線層、Ｙ配線層、Ｘθ配線層、Ｙθ′配線層の上層に位置し、任意の方向の座標軸に沿って導体線を有するものとしてもよい。この場合最上層を任意方向配線層と呼ぶ。この場合、半導体チップの回路素子が形成される回路素子層を第０層とし、半導体チップの最上層を第ｎ層とするとき、第０層と第ｎ層のうち任意の連続する少なくとも４つの配線層が、第１の座標系及び前記第２の座標系の座標軸を交互に用いて異なる方向に導体線を配設したものであり、４つの配線層と任意方向配線層の導体線のいずれかを用いて特定のセルから他のセル間を接続する。
【００５６】
（実施の形態５）
尚、前述した実施の形態５の配線方法を使用した場合には、配線ピッチや、最小格子間隔の長さの単位に無理数（２1/2 、３1/2 倍等）を扱う必要が生じる。このような単位を用いて大規模な自動配置配線手法を行わせるには、論理的には無理数として桁数の多い小数近似値の計算を行う必要が生じるため、計算機にかかる負担も大きくなる。また全ての位置をグリッド上で扱う必要があるため、無理数で表される座標値と、実際にグリッド上に載せなおした座標値とで誤差が生じてしまう。
【００５７】
そこで、実施の形態５の半導体集積回路装置について、図１１を用いて説明する。図１１は配線に対して全体的に距離の見積もり及び座標の認識を容易にする配線パターンの平面図である。図１１（Ａ）に示すように、半導体チップの１辺に平行な座標軸を１１２とし、座標軸１１２と直交する座標軸を１１４とし、これらの座標軸からなる座標系を第１の（直交）座標系とする。また座標軸１１２と傾き３／４の角度θ５をなす座標軸を１１３とし、座標軸１１２と−３／４の角度θをなす座標軸を１１５し、これらの座標軸からなる座標系を第２の座標系とする。座標軸１１２に沿った格子間隔を４Ｐとした時、座標軸１１４に沿った格子間隔は３Ｐとなり、座標軸１１３に沿った格子間隔は５Ｐとなる。この場合、座標軸１１３に沿った配線ピッチは4.80Ｐとなる。
【００５８】
このような座標軸の取り方により、３辺が整数比で成り立つ直角三角形を作成できる座標系群を持つことにより、斜め配線を行っても、従来のように無理数の値で表示される配線長になることを避けることができる。こうすると、常に配線長が整数比で実現できるため、机上での見積もりも容易であり、計算機の負荷も軽くなる。但しここでは、３辺が３：４：５の辺の比を持った直角三角形を例として用いたが、例えば５：１２：１３や、７：２４：２５などのように、３辺が整数比をなす直角三角形であれば、同様の効果を得ることができる。
【００５９】
このように実施の形態では、Ｘ配線層、Ｙ配線層、Ｘθ配線層、Ｙθ′配線層の内いずれか３種類の配線層に形成される基線が最小単位の３角形を描くとき、３角形の各辺長を整数値にする。
【００６０】
（実施の形態６）
次に実施の形態６の半導体集積回路装置について、図１２を用いて説明する。図１２において、半導体チップ１２１の中に外形形状の異なる複数の機能ブロック１２２、１２３、１２４が存在するものとする。。また、機能ブロック１２２の外形形状は横長の長方形であり、機能ブロック１２３の外形形状は縦長の長方形である。これらの機能ブロックに対しては、実施の形態２で述べたように機能ブロックの対角線に平行な座標軸を用いる。また機能ブロック１２４に対しては、実施の形態３及び実施の形態４の配線方法を用いる。このような配線方法を用いて、個々の機能ブロックをレイアウト設計し、図１２に示すように各々が独立した手法のものを１チップに組み合わせる。
【００６１】
このように、半導体チップに複数のマクロセルが存在し、各マクロセルのレイアウトを行う機能ブロックの外郭形状が夫々異なるとき、各機能ブロック毎に第１の座標系に対する第２の座標系の角度差θを設定する。こうすると、従来では制御が困難であった同一層内において、異なる座標軸を使用することができる。よって１チップ全体の配線角度と配線距離が最適化された自動配置配線が実現できる。
【００６２】
（実施の形態７）
最後に実施の形態７の半導体集積回路配線装置について、図１３〜図１５を用いて説明する。図１３は半導体集積回路配線装置１３０のシステム構成図である。この半導体集積回路配線装置１３０は、配線層座標軸決定手段１３１、配線層配線パターン決定手段１３２、配線層間コンタクトパターン決定手段１３３、配置位置決定手段１３４、配線接続手段１３５を有している。半導体集積回路配線装置１３０は、マクロセルを半導体チップ上に配置した後のマクロセル配置位置情報１３８と、それぞれのマクロセルの形状及びピンの配置位置を示すマクロセルピン配置位置情報１３７と、すべてのマクロセル間の接続関係を示すマクロセル間接続情報１３６とが入力されるように構成されている。
【００６３】
配線層座標軸決定手段１３１は、各配線層の使用できる配線座標軸を設定するものである。配線層配線パターン決定手段１３２は、配線層座標軸決定手段１３１によって設定された座標系に対して、どの方向の配線を自動配線時に用いるかを設定するものである。配線層間コンタクトパターン決定手段１３３は、配線層配線パターン決定手段１３２で決定された配線パターンに対応して、上下層間の移動に使用するコンタクト（貫通ホール）の配置位置を決定するものである。
【００６４】
配置位置決定手段１３４は、全ての配線、マクロセルの位置、マクロセルのピン位置を、計算機に認識させた値に基づいて決定するものである。配線接続手段１３５は、実際の配線接続方法を決定するものである。
【００６５】
このように構成された半導体集積回路配線装置１３０は、実施の形態１で説明したように、複数の座標系を用いて最短距離を優先するように配線を行う。そして配線の混雑や既に配線がなされている場合には、図３を用いて説明したように、上下層間の移動を行い、異なる座標系の配線を用いて配線混雑領域を迂回する。こうして特定の信号出力端から他の信号入力端に配線接続が実施される。
【００６６】
また、本半導体集積回路配線装置によれば、半導体チップ上に格子点を敷き詰めることによって、全ての配線、マクロセルの位置、マクロセルの貫通ホール（ピン）の位置を、配置位置決定手段１３４が計算機の演算を用いて決定している。その際、直交座標系以外の座標を使用したとき、座標値が無理数で表現される場合は、配線長も含めて計算された格子点を、実際に設定された格子点のうち最も近いものを用いることになる。
【００６７】
このような機能を有する半導体集積回路配線装置が、実施の形態４の配線パータンを用いて配線を行う動作について、図１４及び図１５を用いて説明する。図１０の配線パターンを、図１４及び図１５に示す配線層に設定する。まず配線層座標軸決定手段１３１は６層の多層配線を行うために、１層目から６層目までの配線座標系を設定する。例えば図１４（Ａ）に示すように、１層目１４１、２層目１４２、４層目１４４、及び６層目１４６は直交座標系を使用し、３層目、５層目は１、２、４層目の座標軸と６０°及び３０°の角度を持った座標系を使用する。
【００６８】
さらに配線層配線パターン決定手段１３２は、各配線層においてどの座標軸を使用して配線を行うかを設定する。例えば図１４（Ｂ）に示すように、１層目１４１、４層目１４４は縦方向のみの配線パターンを使用し、２層目１４２は横方向のみの配線パターンを使用し、３層目１４３は右上がりの配線パターンを使用し、５層目１４５は右下がりの配線パターンを使用し、６層目１４６においては、縦横両方の配線パターンを使用する。
【００６９】
また配線層間コンタクト決定手段１３３は、夫々の層間を移動するコンタクトを図１５（Ｂ）のように設定する。例えば１−２層間のコンタクトパターンを１５１、２−３層間のコンタクトパターンを１５２、３−４層間のコンタクトパターンを１５３、４−５層間のコンタクトパターンを１５４として設定する。そして５層と配線ピッチの大きい６層とを接続するコンタクトパターンとして１５３５を使用する。
【００７０】
また、配線位置決定手段１３４は、図１５（Ａ）に示すように最小間隔の格子点を再配置することによって、計算機により無理数の値を持つ値ではなく、小数値で表せる値に変換して配線位置を決定する。このような設定方法によれば、多少の誤差は存在するが、実施の形態４で示した半導体集積回路装置を容易に製造することができる。
【００７１】
また本発明は上記各実施の形態に限られたものではなく、その要旨を逸脱しない範囲で変更可能であることは言うまでもない。例えば、５層又は６層による多層配線について説明をしたが、それ以上の配線層を有する半導体集積回路装置においても適用できる。また、各層の配線全てが座標軸に平行な配線を用いている必要はなく、局所的に異なる座標を用いる場合においても適用できる。
【００７２】
【発明の効果】
請求項１記載の発明によれば、半導体チップの各層に複数の座標系を交互に割り当てることにより、２次元的な配線距離の短縮化ができる。さらに配線混雑を回避するために、各層を頻繁に移動するスネーク配線が頻発した場合においても、上下層の移動距離を最低限にすることによって、各配線層を結ぶコンタクト数を減し、３次元的な最短距離配線を実現することができる。また斜め配線を行うと無理数値をもつ配線が生じるが、無理数値をなくすこともでき、計算機にかかる負担を軽減することができる。このため、より大規模な半導体集積回路の配置配線装置を容易に行うことができる。
【００７３】
請求項２記載の発明によれば、３次元的最短距離配線が実現できる上に、機能ブロックの対角線に比較的近い座標系を利用することにより、タイミング的にクリティカルパスとなるマクロセル間の配線に対して優先的に短距離配線の効果を得ることができる。
【００７６】
請求項３記載の発明によれば、１チップの中の各機能ブロック毎に上記の効果を満たすことができるため、１チップ全体での配線座標系に影響されず、１チップ上の同層において異なる座標系を使用することができ、各機能ブロックの信号伝播方向に依存した配線を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体集積回路装置に用いられる配線座標の説明図である。
【図２】実施の形態１の半導体集積回路装置において、２点間の配線方法を示す説明図である。
【図３】実施の形態１の半導体集積回路装置において、配線パターンの具体例（その１）を示す平面図である。
【図４】実施の形態１の半導体集積回路装置において、配線パターンの具体例（その２）を示す平面図である。
【図５】本発明の実施の形態２における半導体集積回路装置に用いられる配線座標の説明図である。
【図６】本発明の実施の形態３における半導体集積回路装置に用いられる配線座標の説明図である。
【図７】実施の形態３の半導体集積回路装置において、クロックツリー配線パターンの具体例を示す平面図である。
【図８】従来の半導体集積回路装置において用いられる配線座標（その１）の説明図である。
【図９】従来の半導体集積回路装置において用いられる配線座標（その２）の説明図である。
【図１０】本発明の実施の形態４における半導体集積回路装置に用いられる配線座標の説明図である。
【図１１】本発明の実施の形態５における半導体集積回路装置に用いられる配線座標の説明図である。
【図１２】本発明の実施の形態６における半導体集積回路装置に用いられる配線座標の説明図である。
【図１３】本発明の実施の形態７における半導体集積回路配線装置のシステム構成図である。
【図１４】実施の形態７の半導体集積回路配線装置において、配線層座標軸決定手段と配線層配線パターン決定手段の動作説明図である。
【図１５】実施の形態７の半導体集積回路配線装置において、配線層間パターンコンタクト決定手段と配置位置決定手段の動作説明図である。
【符号の説明】
１１，１２１ 半導体チップ
１２〜１５，６２〜６５，１１２〜１１５ 座標軸
２２，２１，１７１〜１７９ 点
２３〜２５，３１〜３８，４１〜４８，Ｎ３１〜Ｎ３６，Ｎ４１〜Ｎ４６，Ｎ５１〜Ｎ５６，Ｍ２１〜Ｍ２６，Ｍ３１〜Ｍ３６，Ｍ４１〜Ｍ４６，Ｍ５１〜Ｍ５６ 配線
３０，３９，４０，４９ コンタクト
５０，１２２，１２３，１２４ 機能ブロック
５１，５２ 対角線
５３〜５６ 座標系
Ｌ２１〜Ｌ２ｎ ２層目の配線（基線）
Ｌ３１〜Ｌ３ｎ ３層目の配線（基線）
Ｌ４１〜Ｌ４ｎ ４層目の配線（基線）
Ｌ５１〜Ｌ５ｎ ５層目の配線（基線）
Ｌ６１〜Ｌ６ｎ ６層目の配線（基線）
７０ 分岐点
１３１ 配線層座標軸決定手段
１３２ 配線層配線パターン決定手段
１３３ 配線層間コンタクトパターン決定手段
１３４ 配置位置決定手段
１３５ 配線接続手段
１３６ マクロセル間接続情報
１３７ マクロセルピン配置位置情報
１３８ マクロセル配置位置情報
Claims (3)
- 複数の回路素子から成るセルを有して矩形状にカットされた半導体チップにおいて、その外周辺のいずれかと平行な第１軸、及び前記第１軸と直交する第２軸からなる座標軸を持つ座標系を第１の座標系とし、前記第１の座標系の第１軸に対して＋θ（θ＜９０°）の角度差を持つ軸を第３軸、及び前記第１の座標系の第１軸に対して−θ′の角度差を持つ第４軸からなる座標軸を持つ座標系を第２の座標系とするとき、
前記第１の座標系の第１軸に沿って形成された導体線を有するＸ配線層と、
前記第１の座標系の第２軸に沿って形成された導体線を有するＹ配線層と、
前記第２の座標系の第３軸に沿って形成された導体線を有するＸθ配線層と、
前記第２の座標系の第４軸に沿って形成された導体線を有するＹθ′配線層と、を設け、
前記半導体チップの回路素子が形成される回路素子層を第０層とし、その上に順次第１層から最上層の第ｎ層までを配線層として積層するとき、前記第０層と前記第ｎ層の間の任意の第Ｋ層（１≦Ｋ≦ｎ−３）に対しては前記第１軸〜第４軸のいずれか１つの座標軸を持つ配線層で形成し、第Ｋ＋１層に対しては前記Ｋ層で用いた座標系以外の座標系であり２つの座標軸の内いずれか一方の座標軸を持つ配線層で形成し、第Ｋ＋２層に対しては前記Ｋ層と同一の座標系であり第Ｋ層で用いた座標軸以外の座標軸を持つ配線層で形成し、第Ｋ＋３層に対しては前記Ｋ＋１層と同一の座標系であり第Ｋ＋１層で用いた座標軸以外の座標軸を持つ配線層で形成し、前記第１軸〜第４軸の内いずれか３種類の座標軸に沿った基線で形成される最小単位の３角形は直角三角形であり、前記３角形の各辺長比が整数値を有するものであり、
夫々の配線層の導体線のいずれかを用いて特定のセルから他のセル間を接続することを特徴とする半導体集積回路装置。 - 前記第２の座標系におけるＸθ配線層の座標軸及びＹθ′配線層の座標軸は、マクロセルのレイアウトを行う機能ブロックの外郭を矩形とするとき、前記矩形の対角線の角度で配設されていることを特徴とする請求項１記載の半導体集積回路装置。
- 前記半導体チップに複数のマクロセルが存在し、各マクロセルのレイアウトを行う機能ブロックの矩形形状が夫々異なるとき、各機能ブロック毎に前記第１の座標系に対する第２の座標系の角度差θを設定し、前記角度差θのうち少なくとも一つを、前記矩形の対角線の角度とすることを特徴とする請求項１記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000034923A JP3724996B2 (ja) | 2000-02-14 | 2000-02-14 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000034923A JP3724996B2 (ja) | 2000-02-14 | 2000-02-14 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001230322A JP2001230322A (ja) | 2001-08-24 |
| JP3724996B2 true JP3724996B2 (ja) | 2005-12-07 |
Family
ID=18559187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000034923A Expired - Fee Related JP3724996B2 (ja) | 2000-02-14 | 2000-02-14 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3724996B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342889A (ja) | 2003-05-16 | 2004-12-02 | Sharp Corp | 半導体記憶装置、半導体装置、半導体記憶装置の製造方法、および携帯電子機器 |
| JP4592494B2 (ja) * | 2005-05-25 | 2010-12-01 | 新光電気工業株式会社 | 自動配線決定装置 |
| JP2018129559A (ja) * | 2015-06-19 | 2018-08-16 | 江藤 剛治 | 高速撮像装置 |
| JP7230291B2 (ja) * | 2018-08-07 | 2023-03-01 | 東芝情報システム株式会社 | 半導体レイアウト設計方法及び半導体レイアウト設計装置 |
| CN110096823B (zh) * | 2019-05-08 | 2022-10-04 | 深圳职业技术学院 | 基于二进制编码的数字集成电路布线方法及终端设备 |
| CN111199133B (zh) * | 2019-12-27 | 2023-09-15 | 成都锐成芯微科技股份有限公司 | 一种自动布线绕线的方法 |
-
2000
- 2000-02-14 JP JP2000034923A patent/JP3724996B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001230322A (ja) | 2001-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4577276A (en) | Placement of components on circuit substrates | |
| US6590289B2 (en) | Hexadecagonal routing | |
| US6915500B1 (en) | Method and arrangement for layout and manufacture of nonmanhattan semiconductor integrated circuit using simulated Euclidean wiring | |
| KR900003832B1 (ko) | 반도체 집적회로장치의 배선방법 | |
| JP2516864B2 (ja) | 集積回路用平衡ツリ―クロック分配ネットワ―クおよびその製造方法 | |
| US4839821A (en) | Automatic cell-layout arranging method and apparatus for polycell logic LSI | |
| JPH0196953A (ja) | 配線構造体 | |
| US20050240893A1 (en) | Method and arrangement for layout and manufacture of nonmanhattan semiconductor integrated circuit using simulated euclidean wiring | |
| JPH03188650A (ja) | 配線経路処理方法、配線経路処理システム、及び半導体集積回路 | |
| JPH09162279A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0750817B2 (ja) | 配線相互接続構造体 | |
| JP3724996B2 (ja) | 半導体集積回路装置 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| Hsu et al. | Multilayer global routing with via and wire capacity considerations | |
| US9904754B2 (en) | Layout of interconnect lines in integrated circuits | |
| US7091614B2 (en) | Integrated circuit design for routing an electrical connection | |
| JP3117686B2 (ja) | Ｌｓｉ回路パターンの設計方法 | |
| JP2947219B2 (ja) | スタンダードセル方式の半導体集積回路の配線構造 | |
| JP2991692B2 (ja) | Ｌｓｉ回路パターンの設計方法 | |
| Dai | Performance driven layout for thin-film multichip modules | |
| JPH06216249A (ja) | Ｉｃチップ自動レイアウト設計システム | |
| JP2000311944A (ja) | 半導体装置の配線設計方法 | |
| JP2620005B2 (ja) | 配置配線決定方法 | |
| JPH11214519A (ja) | 集積回路素子および集積回路素子における配線方法 | |
| JPH03171736A (ja) | 半導体装置の配線構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |