JPH11214519A - 集積回路素子および集積回路素子における配線方法 - Google Patents

Abstract

(57)【要約】 【課題】 配置配線においてタイミング調整を容易に
し、短時間に設計制約を満たすことができるようにす
る。 【解決手段】 半導体基板に複数の配線層を積層した構
造の集積回路素子において、第１層配線３と第２層配線
２間を、配線の経路の短縮化を図るために斜め配線４へ
乗り換えて配線する。この斜め配線４への乗り換え以
外、仮配線のレイアウトの変更は殆ど不要となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の配線層を積
層した構造の集積回路素子、およびその配線方法に係
り、特に配線層の構造、および同構造を利用した配線経
路の配線時間の調整方法に関するものである。

【０００２】

【従来の技術】近年の集積回路素子は、より大規模で高
速なデバイスが実現可能になり、設計の難易度が向上し
ているにもかかわらず、市場からは製品の多様化に対応
するため、カスタムデバイスを短い設計サイクルにより
実現することが要求されている。

【０００３】この短い設計サイクルを実現する一手段と
して、レイアウト設計においては自動配置配線を利用す
ることが主流となっている。集積回路素子における自動
配置配線の配線過程では、論理ゲートおよび論理ゲート
の集合体であるブロックなどがネットリストに従って配
置されて配線接続される。

【０００４】集積回路素子の配線は、トランジスタなど
の素子が形成される半導体基板の上に層間絶縁膜を挾む
ようにして配線層を形成した多層構造になっている。そ
して各配線層の配線パターンは、層間絶縁膜を貫くコン
タクトにより電気的に接続される。

【０００５】近年、配線層数が３層から５層程度のデバ
イスが広く用いられている。配線層数は増加するに従っ
て配線配置の自由度が増すため、配線の占める面積は小
さくなる。また各配線層の配線は半導体基板から離れた
上層側の配線ほど静電容量が小さくなり、また膜厚が厚
くかつ低抵抗な配線が形成できるため、高速な信号伝送
に適している。しかし、配線層が増加すると歩留まりが
低下し、また製造工程数が増えるため、単位チップ面積
あたりのコストが増加する。このため、最適な配線層数
はコストと性能とのトレードオフにより決定されてい
る。

【０００６】集積回路素子の設計における配置配線の目
標は、タイミングなどの回路のスペックを満たすように
配線長を合わせるとともに、所要面積を最小にすること
である。

【０００７】

【発明が解決しようとする課題】近年のプロセスが微細
化された大規模高速デバイスにおいては、配線数が増加
するばかりでなく、回路全体における信号遅延時間にお
いて、配線に起因する遅延時間の割合が支配的になり、
配置配線のタイミング調整がますます重要かつ困難にな
ってきている。

【０００８】配置配線のタイミング調整は、主として配
線長を制御することにより実施される。配線長の調整に
伴う配線配置の変更は、他の既に配置された配線および
ゲートなどの再配置とタイミング値の再計算が連鎖的に
必要となり、配置配線の実行時間に多大な影響をもたら
す。

【０００９】大規模で高速なデバイスほど配線数が多数
かつ高密度である上にタイミング制約が厳しいために、
その決定過程は急速に難しくなる。特に配置配線のタイ
ミング調整の過程においては、配線長を伸長するよりも
短縮することの方が困難である。なぜなら、配置配線
は、レイアウト面積が最小になるように全ての配線長を
短くするように実行され、配線長を短縮する余裕が殆ど
ないからである。

【００１０】逆に信号遅延時間を追加することは信号を
駆動するトランジスタのサイズを削減することによって
可能であり、論理ゲートの面積を増加させる必要がない
ため、他の配線に影響を与えず容易に実行することがで
きる。トランジスタサイズを増加することによる配線遅
延時間の短縮方法では、論理ゲートのサイズが増加する
ことが考えられ、他配線に影響を与える。また、対象と
する配線の配線抵抗が大きいと遅延時間の実質的な短縮
効果は少ない。

【００１１】このように、従来の集積回路素子は大規模
かつ高速になるにつれ、配置配線の過程におけるタイミ
ング調整が、より重要かつ困難になってくるという問題
を有していた。

【００１２】そこで本発明は、前記の従来の問題を解決
し、配置配線においてタイミング調整を容易にし、短時
間に設計制約を満たすことができる集積回路素子および
集積回路素子における配線方法を提供することを目的と
する。

【００１３】

【課題を解決するための手段】前記目的を達成するた
め、本発明における集積回路素子は、斜め配線層を備
え、この斜め配線層の配線が他の配線層の配線に対して
上面から見て斜めに配置されるものであることを特徴と
し、配線に斜め配線を適用することにより、斜め配線を
用いない場合よりも配線長を短縮することができ、配線
経路の配線抵抗および静電容量を削減することができる
ため、信号の遅延時間を短縮することが可能になり、し
かも配線時間の短縮化を図ることができる。

【００１４】

【発明の実施の形態】本発明の請求項１に記載の発明
は、半導体基板に複数の配線層を積層した構造の集積回
路素子において、他の配線層の配線に対して上面から見
て斜めに配置された配線を有する斜め配線層を備えたも
のであり、この構成によって、配線長を斜め配線を用い
ない場合より短縮することができ、配線経路の配線抵抗
および静電容量を削減して信号の遅延時間を容易に短縮
することができる。

【００１５】請求項２に記載の発明は、請求項１に記載
の集積回路素子において、半導体基板側を下層側とし、
前記斜め配線層を前記他の配線層より上層側に積層した
ものであり、この構成によって、斜め配線が集積回路素
子の表面側にまとめて配置されるため、静電容量と配線
抵抗を小さくすることができ、配線の遅延時間の下限側
の制御範囲を大きくすることができる。

【００１６】請求項３に記載の発明は、請求項１または
２に記載の集積回路素子において、斜め配線層以外の配
線を配線グリッド上に配置したものであり、この構成に
よって、斜め配線層の配線は斜め配線層以外の配線の任
意の配線グリッド間を接続することができ、斜め配線以
外の配置配線がグリッド上に限定されるため、少ない計
算量で、最短となる斜め配線を配置することができ、配
線の遅延時間の下限側の制御範囲がさらに大きくするこ
とができる。

【００１７】請求項４に記載の発明は、請求項１または
２に記載の集積回路素子において、斜め配線層の配線が
他の配線層の配線に対してなす角度を複数の特定角度に
限定したものであり、この構成によって、斜め配線層が
他の配線層の配線に対してなす角度が予め決定されてい
るため、斜め配線の間隔や幅といったデザインルールの
検証に必要な計算量を削減することができ、斜め配線の
デザインルールの検証を迅速に実施できる。さらに、斜
め配線の形成に必要なガラスマスクの描画の分解能を必
要最小限にすることができるため、素子製造コストを削
減できる効果もある。

【００１８】請求項５に記載の発明は、請求項１記載の
集積回路素子の配線方法であって、配線長の調整過程に
おいて、仮配置された配線の全てもしくは一部を斜め配
線層を用いて配線長を調整する方法であり、この方法に
よって、配線長の調整過程において、仮配置された配線
の全て、もしくは一部を前記斜め配線層に乗り換えて配
線長を調整するようにしたものであり、任意の配線層で
実施された仮配線のレイアウトの変更が斜め配線への乗
り換え以外には殆ど不要となり、タイミング調整に要す
る時間の節約が図れる。

【００１９】請求項６に記載の発明は、請求項１記載の
集積回路素子の配線方法であって、第１の配置配線を斜
め配線層以外の配線層で行い、前記第１の配置配線に基
づいて配線経路の遅延時間を求め、この遅延時間が所与
の制約に合致しない配線経路に対して配線経路を斜め配
線に乗り換える第２の配置配線を行う方法であり、この
方法によって、第１の配置配線結果に追加するようにし
て、斜め配線を用いた第２の配置配線を実施するため、
配線長の調節において第１の配置配線結果は斜め配線へ
の乗り換え以外には殆ど変更不要とすることができる。

【００２０】以下、本発明の実施の形態について図面を
参照して説明する。

【００２１】図１は本発明の一実施形態を説明するため
の集積回路素子における配線を示す平面図、図２は図１
の配線状態を示す断面図であり、１は配線領域であって
集積回路素子の一部分を示しており、本例において配線
領域１は、第１層配線３，第２層配線２，斜め配線４の
３つの配線層で構成され、それぞれの配線はコンタクト
５を介して接続されている。

【００２２】配線層はトランジスタ１６が形成された半
導体基板１７の上に層間絶縁膜１８を介して第１配線層
１２，第２配線層１３，第１斜め配線層１４が順に、第
１斜め配線層１４を最上層として積層されている。第１
配線層１２と第２配線層１３は通常配線層群２０に対応
し、また第１斜め配線層１４は斜め配線層群１９に対応
する。各配線層は層間絶縁膜１８を貫くコンタクト５に
より電気的に接続されている。

【００２３】通常配線層群２０に属する第１層配線３と
第２層配線２は直交座標系の座標軸に対して平行に配置
され、斜め配線４は通常配線層群２０の第１層配線３，
第２層配線２に対して４５度の鋭角をなすように斜めに
配置されている。この場合、配線経路の一部または全部
を斜め配線４経由に乗り換えることにより、配線長は元
の配線経路が最小マンハッタン距離であるとき最大３０
％程度削減することができる。配線長を短縮することに
より配線容量および配線抵抗を削減することができるた
め、信号遅延時間を短縮することができる。

【００２４】ただし、配線経路が直交座標系の座標軸に
対して平行にあるときには、距離が最短であって配線長
を短縮することは不可能である。このような場合に遅延
時間を短縮することが必要な場合には、論理ゲートの配
置を変更するか、あるいはネットリストを再設計する必
要がある。

【００２５】信号遅延時間は、配線経路の信号を駆動す
るトランジスタのインピーダンス，配線の抵抗，静電容
量、およびゲートの入力容量で決定される。特に０．３
５ミクロンより微細な加工技術で製造されたデバイスの
遅延時間は、配線抵抗および配線容量の影響に起因する
配線遅延の占める割合が５０％を超える場合があり、配
線抵抗および配線容量の遅延時間に与える影響は重要で
ある。また最上層および最上層からの配線層は、半導体
基板から最も離れているため配線容量が小さく、配線抵
抗に関しても製造技術上、下層配線に比べて膜厚を大き
くできるため抵抗の小さい配線が可能である。

【００２６】以上のように本実施形態によれば、斜め配
線４をデバイスの表面側の層に配置することにより、遅
延時間の削減効果が大きくなる。

【００２７】さらに、斜め配線４は配線経路に新たに追
加することになるため、コンタクト５の位置を適切に選
ぶことにより、下層配線はコンタクト５の乗り換えに起
因する変更以外の変更は殆ど不要となり、他の配線の配
置の変更を要求する可能性は少なくなる。

【００２８】なお、前記図１，図２に示す例では通常配
線層群２０が２層、斜め配線層群１９が１層の構成例を
示したが、より多層にしても同様の効果が得られる。配
線層をより多層化することにより、配線配置の自由度が
増し、配線に必要な面積が削減されるとともに斜め配線
への乗り換えが容易になり、遅延時間の短縮がより一層
容易になる。

【００２９】例えば全層が５層配線であって、その内の
３層が通常配線、さらに２層が斜め配線であり、配線を
配置する座標軸としてＸ−Ｙ直交座標系，Ｘ−Ｙ直交座
標系に対して４５度回転したＵ−Ｖ直交座標系の場合を
考えると、この場合には配線層の配線方向を、基板側よ
り順にＸ，Ｙ，Ｘ，Ｕ，Ｖの座標軸方向を標準として配
置する。この配線構成ではＵ，Ｖの２層が斜めに配線さ
れて遅延時間の調整に用いられる。また各層間の配線が
並行に配置されないため多層配線で問題になる配線のク
ロストークを最小限に抑えることができるという効果も
ある。

【００３０】また本実施形態では斜め配線層を用いて遅
延時間の短縮について説明したが、通常配線層と同様に
配線経路を迂回することにより遅延時間を遅延すること
も可能であることは言うまでもない。

【００３１】次に本実施形態に係る斜め配線による遅延
時間の調整方法について図３を参照して説明する。図３
は本実施形態に係る集積回路素子の配線方法を示すフロ
ーチャートである。

【００３２】図３において、ステップ１は通常配線層群
のみを用いた第１の配置配線手続、ステップ２は配置さ
れた配線経路の遅延時間を計算する配線経路の遅延時間
計算手続、ステップ３はタイミング制約との比較手続、
ステップ４は斜め配線層群を用いた第２の配置配線手
続、ステップ５は斜め配置配線への乗り換えに伴う遅延
時間を計算する配線経路の遅延時間計算手続、ステップ
６はタイミング制約との比較手続をそれぞれ行う。

【００３３】以下に前記各手続きをステップごとに説明
する。

【００３４】（ステップ１）まず通常配線層のみによる
配置配線を、第１の配置配線手続において実行する。こ
の第１の配置配線手続では論理ゲートを配置すると共
に、上限値(Tduij)および下限値(Tdlij)よりなるタイミ
ング制約を基にネットリストに従ってゲートの入出力間
の配線結線を行う。遅延時間の計算は配置時間を短縮す
るため配線長より近似的に計算する。近似計算に用いる
配線の抵抗ならびに容量のパラメータとして、初期の配
置時には隣接配線の情報が得られないため、経験的な単
位長さ当たりの平均を用いる。ステップ１は、全ての配
線がタイミング制約を満たすまで実行される。ステップ
１においてタイミング制約を満たせないとき、それは配
置配線上の問題ではなくネットリストの設計上の問題で
あり、ネットリストの修正が必要となる。

【００３５】（ステップ２）ステップ１において決定さ
れた通常配線による配線は、配線経路の遅延時間計算手
続により詳細計算される。この配線経路の遅延時間計算
手続ではレイアウトより隣接配線の影響効果などを考慮
した配線のRCパラメータを抽出し、ステップ１の配置時
より精度の高い遅延時間の計算を行う。

【００３６】（ステップ３）ステップ２において計算さ
れた配線経路Pijの遅延時間Tdijをタイミング制約値Tdu
ij，Tdlijと比較する。全ての経路のTdijについてタイ
ミング制約Tdlij＜Tdij＜Tduijを満たせば（規約内）、
配置配線は完了である。タイミング制約Tdlijを満たさ
ない配線が生じた場合（規約外）にはステップ４を実行
する。

【００３７】（ステップ４）ステップ３においてタイミ
ング制約を満たさない配線経路の一部または全部を、第
２の配置配線手続を用いて遅延時間の制約を満たすよう
に、斜め配線に乗り換える。この第２の配置配線手続で
はタイミング制約を満たさない配線について、斜め配線
に乗り換え可能な配線領域の検索を行い、ステップ３に
おけるタイミング制約と計算値の差分に基づいて必要な
斜め配線の配線長を計算し、いくつかの斜め配線の候補
から最適な斜め配線の配置を決定する。タイミング制約
下限Tdlijを下回る配線経路については、斜め配線利用
して迂回し、配線長を伸ばことになる。

【００３８】なお、この場合は信号の鈍りが設計制約を
満たす限り、該当配線経路を駆動する論理ゲートの駆動
能力を下げてもよい。但し、信号が鈍るとゲートの貫通
電流の増加や遅延時間がプロセス変動の影響を受けやす
くなる弊害がある。ゲート駆動能力を下げる変更は、レ
イアウト面積が縮小される方向であり、ステップ１にお
いて配置されたゲートの配置に影響を与えることはな
い。

【００３９】（ステップ５）ステップ４において決定さ
れた斜め配線による配線経路は、配線経路の遅延時間計
算手続により再計算される。この配線経路の遅延時間計
算手続ではステップ４で変更された配線経路の近傍のレ
イアウトから配線のRCパラメータを抽出し、ステップ４
の配置時より精度の高い遅延時間の計算を行う。

【００４０】（ステップ６）ステップ５において計算さ
れた配線経路の遅延時間Tdijを、タイミング制約値Tdui
j，Tdlijと比較する。全ての経路のTdijについてタイミ
ング制約Tdlij＜Tdij＜Tduijを満たせば（制約内）、配
置配線は完了である。タイミング制約Tdlijを満たさな
い配線が生じた場合は（制約外）、ステップ１に戻って
第１の配置配線手続をトランジスタサイズの変更などを
加えて再実行する。

【００４１】次に、図３の手続きによる配置配線例を説
明する。図４（ａ），（ｂ）は斜め配線による配線長の
調整前と調整後における配線の平面図、図５（ａ），
（ｂ）は図４（ａ）の調整前の配線を各配線層ごとに見
た平面図である。図４（ａ）の配線領域１における配線
は図３におけるステップ１の配置配線結果に対応してい
る。配線は第１層配線３，第２層配線２の２層で配線さ
れている。

【００４２】図４（ｂ）は図４（ａ）より出発して図３
の全てのステップを完了した状態を示している。図４
（ｂ）において第１層配線６と第２層配線７との間、第
２層配線８と第１層配線９との間、第２層配線１０と第
１層配線１１との間は、それぞれ遅延時間を短縮するた
めに斜め配線４に乗り換えられている。図中で斜め配線
４に乗り換える際、乗り換えに必要なコンタクト５の形
成、および不要な配線の削除以外、配線領域の配線は変
更されていない。

【００４３】最後に、図６（ａ），（ｂ），（ｃ）は図
１に対応した配線層を各配線層ごとに見た平面図であっ
て、図６（ａ）〜（ｃ）はそれぞれ第１配線層３，第２
配線層２，斜め配線層４を示す。本実施形態では、この
ように最上層に斜め配線４を備え、配線遅延時間の短縮
マージンを斜め配線４に持たせることが特徴である。

【００４４】なお、本実施形態において、斜め配線４を
通常配線層群２０の配線に対して４５度に傾けている
が、配線長を短くするに有意な角度であればその角度は
何度でもよい。例えば通常配置配線では、配置を高速に
実行するため配線を格子点である配線グリッドに載せて
配線されるが、通常配線層群２０の配線を配線グリッド
上に載せ斜め配線４は配線上に載せないようにすると、
通常配線は高速に配置配線され、配線グリッド間を任意
の角度で斜め配線に乗り換えることができるために、効
率のよい斜め配線を実施することができる。

【００４５】また、任意の角度の斜め配線には、配線の
間隔や幅といったデザインルールの検証に必要な計算量
が増大し、また斜め配線の形成に必要なガラスマスクの
作成に関しても、微細な配線を任意の角度で描画するた
めには、高い描画分解能が必要となるなどの問題が生じ
る。このため、斜め配線の角度を複数の角度に限定して
もよい。限定角度の例としては１５度，３０度，４５
度，６０度，７５度などが考えられる。限定する角度を
増やすほど任意角度に近い効果が得られる。

【００４６】さらに最上層に設けた斜め配線４は、配線
の遅延時間の調節のために用いられるために配線の密度
が比較的少ない。このため斜め配線層群１９の形成に
は、通常の配線層を作成するときに用いられる、ガラス
マスクに形成したパターンを用いたフォトリゾグラフィ
による形成方法に代えて、電子ビームを用いてパターン
を直接描画する方法を使用することができる。

【００４７】

【発明の効果】以上説明したように、本発明の集積回路
素子および集積回路素子における配線方法によれば、専
用の斜め配線を用いることにより、最短となる斜め配線
を配置することができるため、配線遅延時間の短縮が容
易になり、遅延時間の下限側の制御範囲を大きくするこ
とができ、仮配線のレイアウトの変更が斜め配線への乗
り換え以外殆ど不要になって、タイミング調整に要する
時間が節約でき、配置配線においてタイミング調整を容
易にし、短時間にて設計制約を満たすことが可能である
などの効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施形態を説明するための集積回路
素子における配線を示す平面図

【図２】図１の配線状態を示す断面図

【図３】本実施形態に係る集積回路素子の配線方法を示
すフローチャート

【図４】斜め配線による配線長の調整前と調整後におけ
る配線の平面図

【図５】図４の調整前の配線を各配線層ごとに見た平面
図

【図６】図１に対応した配線配線層を各配線層ごとに見
た平面図

【符号の説明】

１ 配線領域 ２ 第２層配線 ３ 第１層配線 ４ 斜め配線 ５ コンタクト １４ 第１斜め配線層 １６ トランジスタ １７ 半導体基板 １８ 層間絶縁膜 １９ 斜め配線層群 ２０ 通常配線層群

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体基板に複数の配線層を積層した構
   造の集積回路素子において、他の配線層の配線に対して
   上面から見て斜めに配置された配線を有する斜め配線層
   を備えたことを特徴とする集積回路素子。
2. 【請求項２】 半導体基板側を下層側とし、前記斜め配
   線層を前記他の配線層より上層側に積層したことを特徴
   とする請求項１記載の集積回路素子。
3. 【請求項３】 斜め配線層以外の配線を配線グリッド上
   に配置したことを特徴とする請求項１または２記載の集
   積回路素子。
4. 【請求項４】 斜め配線層の配線が他の配線層の配線に
   対してなす角度を複数の特定角度に限定したこと特徴と
   する請求項１または２記載の集積回路素子。
5. 【請求項５】 請求項１記載の集積回路素子における配
   線方法であって、配線長の調整過程において、仮配置さ
   れた配線の全てもしくは一部を斜め配線層を用いて配線
   長を調整することを特徴とする集積回路素子における配
   線方法。
6. 【請求項６】 請求項１記載の集積回路素子における配
   線方法であって、第１の配置配線を斜め配線層以外の配
   線層で行い、前記第１の配置配線に基づいて配線経路の
   遅延時間を求め、この遅延時間が所与の制約に合致しな
   い配線経路に対して配線経路を斜め配線に乗り換える第
   ２の配置配線を行うことを特徴とする集積回路素子にお
   ける配線方法。