JP2007173484A - 多層配線半導体集積回路、半導体装置 - Google Patents
多層配線半導体集積回路、半導体装置 Download PDFInfo
- Publication number
- JP2007173484A JP2007173484A JP2005368635A JP2005368635A JP2007173484A JP 2007173484 A JP2007173484 A JP 2007173484A JP 2005368635 A JP2005368635 A JP 2005368635A JP 2005368635 A JP2005368635 A JP 2005368635A JP 2007173484 A JP2007173484 A JP 2007173484A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- semiconductor integrated
- multilayer wiring
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】本発明の実施の形態に係わる多層配線半導体集積回路は、それぞれ信号用配線および電源供給用配線を有する多層配線基板と、当該多層配線基板上に積載されて必要な機能を実現するための半導体回路ブロックとを備えている。そして、多層配線基板は、第1の方向に沿って形成される複数の配線を備える配線層3と、配線層3に隣接して積層され、それぞれ第1の方向と平行とはならない任意の角度を成す第2の方向に沿って形成される複数の配線を備える配線層2と、さらに、配線層2に隣接して積層され、第1の方向と直角を成す方向に沿って形成される複数の配線を備える配線層1とを備えている。
【選択図】図4
Description
本発明の実施の形態1に係わる多層配線半導体集積回路は、それぞれ信号用配線および電源供給用配線を有する多層配線基板と、当該多層配線基板上に積載されて必要な機能を実現するための半導体回路ブロックとを備えている。
本発明の実施の形態2に係わる多層配線半導体集積回路の基本的な構成は、実施の形態1と同様である。
本発明の実施の形態3に係わる半導体装置は、実施の形態1、あるいは実施の形態2に記載の多層配線半導体集積回路のうち、いずれか一方と、当該多層配線半導体集積回路の信号用配線とされた第1配線、第2配線、あるいは第3配線のうちいずれかの配線に信号を入力する信号入力装置と、多層配線半導体集積回路の電源供給用配線とされた第1配線、第2配線、あるいは第3配線のうちいずれかの配線に電源を供給する電源装置とを備えている。
10B…配線層1B
10C…配線層1C
10D…配線層1D
10E…配線層1E
20…配線層2
20A…配線層2A
20B…配線層2B
20C…配線層2C
20D…配線層2D
20E…配線層2E
30…配線層3
30A…配線層3A
30B…配線層3B
30C…配線層3C
30D…配線層3D
30E…配線層3E
50A…配線層1Aと配線層2Aとを接続するコンタクト
50B…配線層1Bと配線層2Bとを接続するコンタクト
50C…配線層1Cと配線層2Cとを接続するコンタクト
50D…配線層1Dと配線層2Dとを接続するコンタクト
50E…配線層1Eと配線層2Eとを接続するコンタクト
60…回路ブロック
100…配線レイアウト1
200…配線レイアウト2
300…配線レイアウト3
400…配線レイアウト4
500…配線レイアウト5
Claims (9)
- 信号用配線および電源供給用配線を有する多層配線基板と、
前記多層配線基板上に積載されて必要な機能を実現するための半導体回路ブロックとを具備し、
前記多層配線基板は、第1の方向に沿って形成される複数の第1配線を備える第1配線層と、
前記第1配線層に隣接して積層され、前記第1の方向と交差する方向沿って形成される部分を含む複数の第2配線を備える第2配線層とを有する多層配線半導体集積回路。 - 請求項1に記載の多層配線半導体集積回路において、
前記複数の第2配線は、それぞれ前記第1の方向と任意の角度を成す第2の方向に沿って形成される多層配線半導体集積回路。 - 請求項1に記載の多層配線半導体集積回路において、
前記複数の第2配線は、それぞれ前記第1の方向と任意の角度を成す第2の方向に沿って形成される第2部位と、前記第1の方向に沿って形成される第1部位とを有する多層配線半導体集積回路。 - 請求項3に記載の多層配線半導体集積回路において、
前記複数の第2配線は、特に前記第1の方向と直角を成す第2の方向に沿って形成される第2部位と、前記第1の方向に沿って形成される第1部位とを有する多層配線半導体集積回路。 - 請求項1から4までの少なくとも一項に記載の多層配線半導体集積回路において、
さらに、前記第2配線層に隣接して積層され、前記第1の方向と直角を成す方向に沿って形成される複数の第3配線を備える第3配線層を備え、
前記複数の第3配線は、前記第2配線層に形成されている前記複数の第2配線の前記第1の方向と直角を成す方向の両端部に位置する端部同士をそれぞれ電気的に接続する多層配線半導体集積回路。 - 請求項1から5までの少なくとも一項に記載の多層配線半導体集積回路において、
前記第1配線と前記第2配線と前記第3配線とは、それぞれアルミ、銅、あるいはタングステンなどの金属導体で形成される多層配線半導体集積回路。 - 請求項1から6までの少なくとも一項に記載の多層配線半導体集積回路において、
特に前記複数の第2配線が、それぞれデータバス(I/Oバス)、またはアドレスバスを構成する多層配線半導体集積回路。 - 請求項1から7までの少なくとも一項に記載の多層配線半導体集積回路において、
前記半導体回路ブロックと前記多層配線半導体集積回路の前記第1配線とが電気的に接続される多層配線半導体集積回路。 - 請求項1から8までのいずれか一項に記載の多層配線半導体集積回路と、
前記多層配線半導体集積回路の前記信号用配線とされた前記第1配線、前記第2配線、および前記第3配線のうちいずれかの配線に信号を入力する信号入力装置と、
前記多層配線半導体集積回路の前記電源供給用配線とされた前記第1配線、前記第2配線、および前記第3配線のうちいずれかの配線に電源を供給する電源装置と
を具備する半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005368635A JP5296963B2 (ja) | 2005-12-21 | 2005-12-21 | 多層配線半導体集積回路、半導体装置 |
US11/612,840 US7683490B2 (en) | 2005-12-21 | 2006-12-19 | Semiconductor integrated circuit and semiconductor device having multilayer interconnection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005368635A JP5296963B2 (ja) | 2005-12-21 | 2005-12-21 | 多層配線半導体集積回路、半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007173484A true JP2007173484A (ja) | 2007-07-05 |
JP2007173484A5 JP2007173484A5 (ja) | 2009-11-19 |
JP5296963B2 JP5296963B2 (ja) | 2013-09-25 |
Family
ID=38172515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005368635A Expired - Fee Related JP5296963B2 (ja) | 2005-12-21 | 2005-12-21 | 多層配線半導体集積回路、半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7683490B2 (ja) |
JP (1) | JP5296963B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116997179A (zh) * | 2022-04-24 | 2023-11-03 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11214519A (ja) * | 1998-01-20 | 1999-08-06 | Matsushita Electric Ind Co Ltd | 集積回路素子および集積回路素子における配線方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5014110A (en) * | 1988-06-03 | 1991-05-07 | Mitsubishi Denki Kabushiki Kaisha | Wiring structures for semiconductor memory device |
JPH0319257A (ja) | 1989-06-15 | 1991-01-28 | Hitachi Ltd | 半導体集積回路装置 |
US5864181A (en) * | 1993-09-15 | 1999-01-26 | Micron Technology, Inc. | Bi-level digit line architecture for high density DRAMs |
US5670815A (en) * | 1994-07-05 | 1997-09-23 | Motorola, Inc. | Layout for noise reduction on a reference voltage |
EP0697735B1 (en) * | 1994-08-15 | 2002-03-27 | International Business Machines Corporation | Single twist layout and method for paired line conductors of integrated circuits |
US5894142A (en) * | 1996-12-11 | 1999-04-13 | Hewlett-Packard Company | Routing for integrated circuits |
JP4501164B2 (ja) * | 1998-05-01 | 2010-07-14 | ソニー株式会社 | 半導体記憶装置 |
JP2001168195A (ja) | 1999-12-06 | 2001-06-22 | Matsushita Electric Ind Co Ltd | 多層配線半導体集積回路 |
US6858928B1 (en) * | 2000-12-07 | 2005-02-22 | Cadence Design Systems, Inc. | Multi-directional wiring on a single metal layer |
JP2003152014A (ja) * | 2001-11-09 | 2003-05-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2004178704A (ja) * | 2002-11-27 | 2004-06-24 | Renesas Technology Corp | 半導体回路装置 |
US7505321B2 (en) * | 2002-12-31 | 2009-03-17 | Sandisk 3D Llc | Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same |
JP4405865B2 (ja) * | 2004-06-24 | 2010-01-27 | 富士通マイクロエレクトロニクス株式会社 | 多層配線構造の製造方法及びfib装置 |
-
2005
- 2005-12-21 JP JP2005368635A patent/JP5296963B2/ja not_active Expired - Fee Related
-
2006
- 2006-12-19 US US11/612,840 patent/US7683490B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11214519A (ja) * | 1998-01-20 | 1999-08-06 | Matsushita Electric Ind Co Ltd | 集積回路素子および集積回路素子における配線方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070138645A1 (en) | 2007-06-21 |
JP5296963B2 (ja) | 2013-09-25 |
US7683490B2 (en) | 2010-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7989708B2 (en) | Multi-layer wiring board | |
KR100740963B1 (ko) | 배선 접속부 설계 방법 및 반도체 장치 | |
TWI237536B (en) | PCB and layout thereof | |
TWI423753B (zh) | 多層佈線基板 | |
JPH11233951A (ja) | プリント配線板 | |
JP4660738B2 (ja) | プリント配線板及び電子機器 | |
JP2007250933A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
JP5296963B2 (ja) | 多層配線半導体集積回路、半導体装置 | |
JP2010093018A (ja) | 配線基板 | |
JP4967164B2 (ja) | 多層プリント配線板及びそれを用いた電子機器 | |
CN103906356B (zh) | 用于印刷电路板结构中嵌入器件的系统和方法 | |
JP2007281004A (ja) | 多層配線構造体および多層プリント基板 | |
JP4209904B2 (ja) | 多層基板 | |
JP2009252806A (ja) | 半導体装置及びそのレイアウト方法 | |
JP2007087989A (ja) | 半導体集積回路装置 | |
JP2005236091A (ja) | 多層配線基板 | |
US8013253B2 (en) | Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip | |
JP2018129464A (ja) | プリント回路基板及びプリント回路装置 | |
JP2008147447A (ja) | 半導体集積回路装置 | |
JP5180425B2 (ja) | 多層信号配線デバイス上の電子部品の実装技術 | |
JP2008227168A (ja) | ビアの配置方法、及び配線基板の製造方法 | |
JP2006032513A (ja) | 回路基板および電子機器 | |
CN116528461A (zh) | 一种印制电路板及其制备方法、电路板模组 | |
JP2002280749A (ja) | 電子回路 | |
JPH0383396A (ja) | 多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111017 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130614 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |