TWI423753B - 多層佈線基板 - Google Patents

Description

多層佈線基板

本發明係有關於一種多層電路板，以及更特別地，是有關於一種多層電路板，其中以高密度提供一信號佈線、一接地佈線及一電源供應佈線。

近年來，隨著電子裝置之操作速度的增加，已出現高頻用高度整合半導體元件(以下有時簡稱為高頻元件)，該等高頻用高度整合半導體元件之操作頻率超過4GHz。因此，要求安裝有高頻元件之佈線基板混合有較少雜訊及具有絕佳高頻特性。另一方面，已強烈需要安裝有高頻元件之電子裝置的小型化。於是，該安裝有一高頻元件之佈線基板需要增加其中所提供之佈線的密度及減少其尺寸。

通常，一安裝有一高頻用半導體元件之佈線基板具有一多層結構。在該多層結構之佈線層的每一佈線層，形成信號佈線、接地佈線及電源供應佈線(以下，將每一佈線基板具有一多層結構之佈線基板稱為多層佈線基板)。使用介層孔實施電性內層連接。

要減少此一配置之多層佈線基板的尺寸(或減少平面面積)，必須藉由使信號佈線、接地佈線及電源供應佈線彼此靠近以達成佈線之密集，以便提供該等佈線之窄間距。此外，在該安裝有一高頻裝置之多層佈線基板的情況中，供應一高頻信號至該信號佈線。於是，要增加傳輸效率，必須藉由配置該多層佈線基板成具有例如一微帶線結構或一共面結構以實施該等信號佈線之特性阻抗的匹配(見例如專利文件1及2)。

圖8A至10C描述此種型態之一相關多層佈線基板的一範例。圖8A、8B、9A及9B描述一多層佈線基板100A，該多層佈線基板100A係該相關多層佈線基板之第一範例。圖8A以放大方式描該多層佈線基板100A之一安裝有一半導體晶片101的位置之附近。圖8B描述沿著圖8A所示之線B1－B1的剖面(亦即安裝有該半導體晶片101之剖面)。

如圖8A及圖8B所述，配置該第一相關多層佈線基板100A，以便藉由覆晶接合在該第一相關多層佈線基板100A上安裝該半導體晶片101。因此，在該多層佈線基板100A之上表面上形成一信號電極115、一電源供應電極116及一接地電極117，其中在該半導體晶片101上所提供之凸塊102連接至該信號電極115、該電源供應電極116及該接地電極117。一信號佈線125連接至一信號電極115。一電源供應佈線126連接至一電源供應電極116。一接地佈線127連接至一接地電極117(亦即，該電源供應佈線126及該接地佈線127未顯示於圖8A及8B中)。

該多層佈線基板100A具有圖9A及9B所示之多層結構。更特別地，如圖9B所述，該多層佈線基板100A具有一4－佈線層結構，該4－佈線層結構為了形成一最上層包括下面配置層：一第一佈線層112A、一第一絕緣層111A、一第二佈線層112B、一第二絕緣層111B、一第三佈線層112C、一第三絕緣層111C及一第四佈線層112D。

圖9A描述在該第一絕緣層111A上所形成之第一佈線層112A。配置該第一佈線層112A，使得圖案化形成該信號電極115、該電源供應電極116、該接地電極117、該電性連接至信號電極115之信號佈線125及該電性連接至接地電極117之接地佈線127。

圖10A至10C描述一第二相關多層佈線基板100B。該多層佈線基板100B具有一3－佈線層結構。更特別地，如圖10C之剖面描述，該多層佈線基板100B為了形成一最上層具有下面配置層：亦即，一第一佈線層112A、一第一絕緣層111A、一第二佈線層112B、一第二絕緣層111B及一第三佈線層112C。

圖10A描述該第一佈線層112A。如圖10A所述，配置該第一佈線層112A，以在成對接地佈線127間形成一信號佈線125。因此，該第一佈線層112A具有一共面結構。

圖10B描述一第二佈線層112B。如圖10B所述，該第二佈線層112B具有一種結構，其中混合有一信號佈線125、一電源供應佈線126及一接地佈線127。

因此，可藉由電路板之多層化來增加一佈線密度，藉此獲得該等多層佈線基板100A及100B。並且，如圖9B所述，在該第一佈線層112A與該第二佈線層112B間，該多層佈線基板100A之信號佈線125及接地佈線127構成一微帶線結構。如圖10C所述，在該第二佈線層112B與該第三佈線層112C間，提供該信號佈線125於該接地佈線127與該電源供應佈線126間。因此，該多層佈線基板100B具有一帶線結構。於是，甚至在該等相關多層佈線基板100A及100B中，適當地實施阻抗匹配。結果，可改善電氣特性。

[專利文件1]JP－A－2002－093940[專利文件2]JP－A－2004－140295

(發明所欲解決之問題)

然而，在該等相關多層佈線基板100A及100B之情況中，沒有特別考量該半導體晶片101之凸塊所連接之電極115、116及117的配置。依據覆晶之設計不規律地決定該等電極之配置。結果，如圖9A所述，該接地佈線127不可延伸至該等凸塊102所連接之信號電極115的每一信號電極的附近。因此，如圖9B所述，在該等電極115之每一電極的附近中，該信號佈線125鄰接該等電極115中之一相關電極。於是，該等相關多層佈線基板100A及100B具有下面問題：在該等相鄰信號佈線125間發生串擾及降低該等電氣特性。

此外，雖然在圖10A至10C中描述該相關多層佈線基板100B之佈線層112A及112B的每一佈線層，但是從該第一佈線層112A與該第二佈線層112B間之關係發現到該等信號佈線125可以朝上下方向彼此相對。結果，該相關多層佈線基板100B具有下面問題：在該等信號佈線間發生串擾及電抗以及亦降低該等電氣特性。

有鑑於前述問題而完成本發明。本發明之一目的係要提供一種具有高密度佈線之多層佈線基板，該多層佈線基板能防止電氣特性之降低。

要解決前述問題，依據本發明採用下面手段。

依據本發明之第一態樣，提供一種多層佈線基板，包括：佈線層；以及絕緣層，該等佈線層與該等絕緣層係以交替方式來配置，以及一種或複數種選自一具有一信號電極之信號佈線、一具有一接地電極之接地佈線及一具有一電源供應電極之電源供應佈線之群的佈線係形成於該等佈線層之每一佈線層上，其中該信號佈線及該電源供應佈線交替地被提供於該等絕緣層上。

依據本發明之第二態樣，提供一種多層佈線基板，包括：佈線層；以及絕緣層，該等佈線層與該等絕緣層係以交替方式來配置，以及一種或複數種選自一具有一信號電極之信號佈線、一具有一接地電極之接地佈線及一具有一電源供應電極之電源供應佈線之群的佈線係形成於該等佈線層之每一佈線層上，其中該信號佈線及該接地佈線交替地被提供於該等絕緣層上。

依據本發明之第三態樣，提供一種多層佈線基板，包括：佈線層；以及絕緣層，該等佈線層與該等絕緣層係以交替方式來配置，以及一種或複數種選自一具有一信號電極之信號佈線、一具有一接地電極之接地佈線及一具有一電源供應電極之電源供應佈線之群的佈線係形成於該等佈線層之每一佈線層上，其中一朝一配置方向被放置在該複數個配置佈線層中之一上所形成之信號佈線正上方或正下方的佈線係該接地佈線或該電源供應佈線。

依據本發明之第四態樣，提供如第一態樣之多層佈線基板，其中一朝一配置方向被放置在該複數個配置佈線層中之一上所形成之信號佈線正上方或正下方的佈線係該接地佈線或該電源供應佈線。

依據本發明之第五態樣，提供如第二態樣之多層佈線基板，其中一朝一配置方向被放置在該複數個配置佈線層中之一上所形成之信號佈線正上方或正下方的佈線係該接地佈線或該電源供應佈線。

依據本發明之第六態樣，提供一種多層佈線基板，包括：佈線層；以及絕緣層，該等佈線層與該等絕緣層係以交替方式來配置，以及一種或複數種選自一具有一信號電極之信號佈線、一具有一接地電極之接地佈線及一具有一電源供應電極之電源供應佈線之群的佈線係形成於該等佈線層之每一佈線層上，其中該信號佈線及該電源供應佈線交替地被提供於該等絕緣層上，該信號佈線及該接地佈線交替地被提供於該等絕緣層上，以及一朝一配置方向被放置在該複數個配置佈線層中之一上所形成之信號佈線正上方或正下方的佈線係該接地佈線或該電源供應佈線。

依據本發明，甚至在該等信號電極、該等接地電極及該等電源供應電極之每一電極的附近中，與該等接地佈線及該等電源供應佈線一起構成一帶線結構、一微帶線結構或一共面結構。因此，可達成阻抗匹配。自該等信號佈線間所發生之串擾可以抑制。結果，甚至在一具有高密度佈線之多層佈線基板的情況中，可改善電氣特性。

接著，下面參考所附圖式以描述用以實施本發明之最佳模式。

圖1A至1C係描述依據本發明之第一具體例的一多層佈線基板10A之圖式。本發明以該多層佈線基板10A之內部結構為特徵。該多層佈線基板10A之外觀稍微不同於圖8A及8B所述之相關多層佈線基板的外觀。因此，省略該多層佈線基板10A之敘述。

圖1A及1B以放大方式描述該多層佈線基板10A之一安裝有一半導體晶片101的位置之附近。此圖式中所述之部分對應於圖8A中之箭頭P所示的區域。圖1A描述該多層佈線基板10A之一第一佈線層12A。圖1B描述一第二佈線基板12B。圖1C描述沿著圖1A所示之線A1－A1的剖面圖。

該多層佈線基板10A具有一如圖1C所述之多層結構。更特別地，該多層佈線基板10A具有一4－佈線層結構，該4－佈線層結構具有為了形成一最上層之下面配置層而包括一第一佈線層12A、一第一絕緣層11A、一第二佈線層12B、一第二絕緣層11B、一第三佈線層12C及一第四佈線層12D。

配置該多層佈線基板10A，以便藉由覆晶連接在該多層佈線基板10A上安裝該半導體晶片101(見圖8A及8B)。於是，在該做為該多層佈線基板10A之最上層的第一佈線層12A上規律地形成連接至該半導體晶片101上所提供之凸塊102的複數個信號電極15、複數個電源供應電極16及複數個接地電極17。如圖1C所述，在該第一絕緣層11A上該第一佈線層12A。

在該第一佈線層12A上形成複數個電極15至17。在該第一佈線層12A之最內側上形成該等接地電極17(在下面敘述中，有時將這些電極17稱為最內周圍電極)。在圖1A及1B之每一圖中，一右側相當於一內側，然而一左側相當於一外側(見圖8A中之箭頭P所示的區域)。

在這些圖式之每一圖中，在從該最內周圍電極17向外延伸之第二最內周圍行上朝垂直於橫向(下面稱為一內部/外部方向(圖1A及1B之每一圖中的箭頭X所示))之方向(下面稱為一正交方向(亦即，圖1A及1B之每一圖中的箭頭Y所示的上下方向))交替地形成該信號電極15及該電源供應電極16(在下面敘述中，有時將這些電極15及16稱為一第一行外部電極)。

並且，在從該最內周圍行向外延伸之第三最內周圍行上形成該等接地電極17(在下面敘述中，有時將該電極17稱為一第二行外部電極)。此外，在從該最內周圍電極17向外延伸之第四最內周圍行上朝該正交方向(亦即，Y方向)交替地形成該信號電極15及該電源供應電極16(在下面敘述中，有時將這些電極15及16稱為一第三行外部電極)。

附帶地，該第一佈線層12A上所形成之複數個電極15至17經由介層孔電性連接至該第一佈線層12A之底層上所形成之佈線層。因此，朝該配置方向放置相同種類之電極(亦即，該等信號電極、該等電源供應電極或該等接地電極)。

亦即，在該第一絕緣層11A上所形成之第一佈線層12A上只形成分別連接至該信號電極15及該電源供應電極16(第三行外部電極)之信號佈線25及電源供應佈線26。如以上所述，朝該正交方向(亦即，Y方向)交替地形成該信號電極15及該電源供應電極16(第三行外部電極)。從而，交替地形成連接至該信號電極15及該電源供應電極16之信號佈線25及電源供應佈線26。

因此，必須將該電源供應佈線26插入該第一佈線層12A上所形成之該等成對相鄰信號佈線25間。於是，該第一佈線層12A具有一共面結構，以便可達成阻抗匹配。此外，該等成對信號佈線25沒有直接彼此鄰接。結果，可抑制串擾之發生。因此，使用依據本具體例之配置，可改善該第一佈線層12A之電氣特性。

附帶地，該最內周圍電極17、該等第一行外部電極15及16及該第二行外部電極17經由介層孔電性連接至該底層上所形成之電極。

圖1B描述該第二佈線層12B。如圖1C所述，在該第二絕緣層11B上形成該第二佈線層12B。在本具體例中，該第二佈線層12B係一用以提供該接地佈線27之平面層。

使做為該第二佈線層12B上所形成之第二行外部電極的電極15及16與該接地佈線27絕緣。該第一佈線層12A上所形成之最內電極17及第二行外部電極17連接至該第二佈線層12B上所形成之接地佈線27，其中該等電極17與該接地佈線27係整體形成的。

注意到該第一佈線層12A及該第二佈線層12B，該第二佈線層12B構成一做為該第一佈線層12A之底層的平面層。因此，該第一佈線層12A及該第二佈線層12B構成一微帶線結構，以便可實施該信號佈線25之阻抗匹配。結果，可改善該第一佈線層12A之電氣特性。

該第三佈線層12C具有朝該正交方向(亦即，Y方向)所交替形成之信號電極15及電源供應電極16。因此，朝該正交方向(亦即，Y方向)交替地形成分別連接至該信號電極15及該電源供應電極16之佈線25及26。

因此，甚至在該第三佈線基板12C中，相似於該第一佈線層12A，該電源供應佈線26必須介於該等成對相鄰信號佈線25之間。結果，可達成阻抗匹配。並且，可抑制串擾。可改善該第三佈線層12C之電氣特性。

並且，該第四佈線層12D具有實質上相同於該第二佈線層12B之配置。亦即，使該第四佈線層12D形成做為一用以提供該接地佈線27之平面層。該第四佈線層12D經由該介層孔連接至該等佈線層12A至12C之每一佈線層的最內周圍電極17。

於是，包括該等信號電極15之第三佈線層12C具有一在該第二佈線層12B與該第四佈線層12D間所放置之帶線結構。結果，可達成該信號佈線25之阻抗匹配。並且，可改善該第三佈線層12C之電氣特性。

因此，依據本具體例之多層佈線基板10A，甚至在該信號電極15、該電源供應電極16及該接地電極17之附近中，該信號佈線25與該等電源供應佈線26或該等接地佈線27一起構成一帶線結構、一微帶線結構或一共面結構。結果，可達成阻抗匹配。並且，可抑制在該等信號佈線間所發生之串擾。於是，甚至在一具有高密度佈線之多層佈線基板10A的情況中，可改善電氣特性。

接著，下面參考圖2A至7D以描述依據本發明之其它具體例。附帶地，在圖2A至7D中，相同元件符號表示對應於圖1A至1C所述之組件。因此，省略此等組件之敘述。

圖2A至2D描述依據本發明之第二具體例的一多層佈線基板10B。圖2A描述一第一佈線層12A。圖2B描述一第二佈線層12B。圖2C係描述一第三佈線層12C之圖式。圖2D描述沿著圖2A所示之線A2－A2的剖面。

在依據本具體例之多層佈線基板10B的情況中，在該做為最上層之第一佈線層12A上形成該最內周圍電極、該第一行外部電極及該第二行外部電極。該等最內周圍電極包括該等信號電極15及該等電源供應電極16。朝前述正交方向(亦即，Y方向)交替地形成該信號電極15及該電源供應電極16。

該等第一行外部電極包括該等信號電極15及該等接地電極17。朝該正交方向(亦即，Y方向)交替地形成該信號電極15及該接地電極17。再者，該等第二行外部電極包括該等信號電極15及該等電源供應電極16。朝該正交方向(亦即，Y方向)交替地形成該信號電極15及該電源供應電極16。

另一方面，注意到該內部/外部方向(亦即，X方向)，具有一第一群組及一第二群組，其中該第一群組從內側起依序包括該信號電極15、該接地電極17及該信號電極15，以及該第二群組從該內側起依序包括該電源供應電極16、該信號電極15及該電源供應電極16。再者，朝該正交方向(亦即，Y方向)交替地形成該第一群組及第二群組。因此，甚至在本具體例中，依預定次序規律地形成該等電極15至17。

此外，在該第一佈線層12A之情況中，該等信號佈線25及該等電源供應佈線26只連接至該第二行外部電極中所包括之信號電極15及電源供應電極16。於是，朝該正交方向(亦即，Y方向)交替地形成該信號佈線25及該電源供應佈線26。

圖2B描述該第二佈線層12B。如圖2D所述，在該第二絕緣層11B上形成該第二佈線層12B。

該第二佈線層12B具有該等最內周圍電極及該等第一行外部電極。該等最內周圍電極包括該等信號電極15及該等電源供應電極16。該等第一行外部電極包括該等信號電極15及該等接地電極17。

此外，在該第二佈線層12B之情況中，該等信號佈線25及該等接地佈線27只連接至該第一行外部電極中所包括之信號電極15及接地電極17。於是，在該三佈線層12C上，朝該正交方向(亦即，Y方向)交替地形成該信號佈線25及該接地佈線27。

圖2C描述該第三佈線層12C。如圖2D所述，在該第三絕緣層11C上形成該第三佈線層12C。

該第三佈線層12C只具有該等最內周圍電極。該等最內周圍電極包括該等信號電極15及該等電源供應電極16。該等信號佈線25及該等電源供應佈線26只連接至該第三佈線層12C之最內周圍電極中所包括之信號電極15及接地電極17。於是，朝該正交方向(亦即，Y方向)交替地形成該信號佈線25及該電源供應電極26。

如以上所述，在依據本具體例之多層佈線基板10B中，在該第一至第三佈線層12A至12C的每一佈線層上的成對電源供應佈線26或成對接地佈線27間放置該信號佈線25。因此，該多層佈線基板10B具有共面結構。

注意該配置方向，如圖2D所述，在該信號佈線25之正上方或正下方所放置之佈線係該電源供應佈線26或該接地佈線27。因此，該等信號佈線25沒有在該配置方向上彼此相對。此乃是因為下面的事實：該等最內周圍電極中所包括之信號電極15的位置、該等第一行外部電極中所包括之信號電極15的位置及該等第二行外部電極中所包括之信號電極15的位置係處於一交錯配置中，以及沒有朝該內部/外部方向(亦即，X方向)配置該等佈線層12A至12C之每一佈線層的信號電極15。

以前述配置，甚至在依據本具體例之多層佈線基板10B的情況中，可達成阻抗匹配。並且，可抑制在該等信號佈線間所發生之串擾。於是，甚至在具有高密度佈線之多層佈線基板10B中，可改善電氣特性。

圖3A至3D描述依據本發明之第三具體例的一多層佈線基板10C。圖3A係描述依據本發明之第三具體例的多層佈線基板10C之平面圖。如圖3A所述，在該多層佈線基板10C中，在該第一佈線層12A之上表面上形成連接至該半導體晶片101之電極15至17。以一防焊層29塗佈其它部分。

圖3B描述一為最上層之第一佈線層12A。在該第一佈線層12A上形成該等最內周圍電極、該等第一行外部電極及該等第二行外部電極。

該等最內周圍電極包括該等信號電極15及該等電源供應電極16。在該第一佈線層12A上朝該正交方向(亦即，Y方向)交替地形成該信號電極15及該電源供應電極16。

該等第一行外部電極包括該等信號電極15及該等接地電極17。朝該正交方向(亦即，Y方向)交替地形成該等電極15及17。該等第二行外部電極包括該等信號電極15及該等電源供應電極16。朝該正交方向(亦即，Y方向)交替地形成該信號電極15及該電源供應電極16。此外，形成該等電極，以便該等最內周圍電極所包括之信號電極15的位置、該等第一行外部電極所包括之信號電極15的位置及該等第二行外部電極所包括之信號電極15的位置係處於一交錯配置中，以及沒有朝該內部/外部方向(亦即，X方向)配置該等佈線層之每一佈線層的信號電極15。

在該第一佈線層12A之情況中，該等信號佈線25及該等電源供應佈線26只連接至該等第二行外部電極所包括之信號電極15及電源供應電極16。在本具體例中，形成一用以提供該等電源供應佈線26之平面層。在用以提供該等電源供應佈線26之平面層中所形成之一絕緣區域(亦即，一暴露該第一絕緣層11A之部分)中形成該信號佈線25。因此，使該信號佈線25與該電源供應佈線26絕緣。結果，甚至在形成一用以提供該等電源供應佈線26之平面層的情況中，朝該正交方向(亦即，Y方向)實質交替地形成該信號佈線25及該電源供應佈線26。

圖3C描述一第二佈線層12B。該第二佈線層12B包括該等最內周圍電極及該等第一行外部電極。該等最內周圍電極包括該等信號電極15及該等電源供應電極16。該等第一行外部電極包括該等信號電極15及該等接地電極17。

該等信號佈線25及該等接地佈線27只連接至在該第二佈線層12B上之第一行外部電極所包括之信號電極15及接地電極17。此外，在該第二佈線層12B中形成一用以提供該接地佈線27之平面層。於是，在該第二佈線層12B中，朝該正交方向(亦即，Y方向)實質交替地形成該等信號佈線25及該等接地佈線27。

圖3D描述一第三佈線層12C。該第三佈線層12C只包括該等最內周圍電極。該等最內周圍電極包括該等信號電極15及該等電源供應電極16。該等信號佈線25及該等電源供應佈線26只連接至該等信號電極15及該等電源供應電極16。此外，在該第三佈線層12C中形成一用以提供該電源供應佈線26之平面層。因此，在該第三佈線層12C中該朝該正交方向(亦即，Y方向)實質交替地形成該信號佈線25及該電源供應佈線26。

如以上所述，在依據本具體例之多層佈線基板10C中，在該第一至第三佈線層12A至12C之每一佈線層上的成對電源供應佈線26或成對接地佈線27間放置該信號佈線25。因此，該多層佈線基板10C具有共面結構。此外，該等最內周圍電極所包括之信號電極15的位置、該等第一行外部電極所包括之信號電極15的位置及該等第二行外部電極所包括之信號電極15的位置係處於一交錯配置中。結果，相似於該第二具體例，在該信號佈線25之正上方或正下方所放置之佈線係該電源供應佈線26或該接地佈線27。

結果，甚至在依據本具體例之多層佈線基板10C的情況中，可達成阻抗匹配。並且，可抑制在該等信號佈線間所發生之串優。於是，甚至在該具有高密度佈線之多層佈線基板10C中，可改善電氣特性。

圖4A至4D描述一為本發明之第四具體例的多層佈線基板10D。圖4A係描述該多層佈線基板10D之平面圖。如圖4A所述，在該多層佈線基板10D中，在該第一佈線層12A之上表面上形成連接至該半導體晶片101之電極15至17。以該防焊層29塗佈其它部分。

圖4B描述一為最上層之第一佈線層12A。在該第一佈線層12A上形成該等最內周圍電極、該等第一行外部電極及該等第二行外部電極。

該等最內周圍電極包括該等信號電極15及該等電源供應電極16。在該第一佈線層12A上朝該正交方向(亦即，Y方向)交替地形成該信號電極15及該電源供應電極16。該等第一行外部電極只包括該等接地電極17。再者，該等第二行外部電極包括該等信號電極15及該等電源供應電極16。朝該正交方向(亦即，Y方向)交替地形成該信號電極15及該電源供應電極16。

在該第一佈線層12A之情況中，該等信號佈線25及該等電源供應佈線26只連接至該等第二行外部電極所包括之信號電極15及電源供應電極16。在本具體例中，形成一用以提供該等電源供應佈線26之平面層。結果，朝該正交方向(亦即，Y方向)實質交替地形成該信號佈線25及該電源供應佈線26。

圖4C描述該第二佈線層12B。該第二佈線層12B只包括該接地佈線27。附帶地，形成一用以提供該接地佈線27之平面層。只在一暴露該第二絕緣層11B之部分上使做為該等最內周圍電極之信號電極15及電源供應電極16與該等接地電極17絕緣。

圖4D描述該第三佈線層12C。該第三佈線層12C只包括該等最內周圍電極。該等最內周圍電極包括該等信號電極15及該等電源供應電極16。該等信號佈線25及該等電源供應佈線26只連接至該等信號電極15及該等電源供應電極16。再者，在該第三佈線層12C中形成一用以提供該電源供應佈線26之平面層。於是，在該第三佈線層12C中，朝該正交方向(亦即，Y方向)實質交替地形成該信號佈線25及該電源供應佈線26。

如以上所述，在依據本具體例之多層佈線基板10D的第一佈線層12A及第三佈線層12C的每一佈線層中，在該等電源供應佈線26間放置該信號佈線25。因此，該多層佈線基板10D具有共面結構。再者，一組在該第一佈線層12A上所形成之信號佈線25及在該第二佈線層12B上所形成之接地佈線27以及一組在該第三佈線層12C上所形成之信號佈線25及在該第二佈線層12B上所形成之接地佈線27構成微帶線結構。

結果，甚至在依據本具體例之多層佈線基板10D的情況中，可達成阻抗匹配。並且，可抑制在該等信號佈線25間所發生之串擾。於是，甚至在該具有高密度佈線之多層佈線基板10D的情況中，可改善電氣特性。

圖5A至5D描述一為本發明之第五具體例的多層佈線基板10E。圖5A係描述該多層佈線基板10E之平面圖。如圖5A所述，在該多層佈線基板10E中，在該第一佈線層12A之上表面上形成連接至該半導體晶片101之電極15至17。以該防焊層29塗佈其它部分。

圖5B描述一為最上層之第一佈線層12A。在該第一佈線層12A上形成該等最內周圍電極、該等第一行外部電極、該等第二行外部電極、該等第三行外部電極及該等第四行外部電極。

該等最內周圍電極只包括該等電源供應電極16。該等第一行外部電極只包括該等信號電極15。該等第二行外部電極只包括該等接地電極17。該等第三行外部電極只包括該等信號電極15。此外，該等第四行外部電極只包括該等電源供應電極16。

該等信號佈線25及該等電源供應佈線26只連接至在該第一佈線層12A上之第三行外部電極所包括之信號電極15及第四行外部電極所包括之電源供應電極16。因此，朝該正交方向(亦即，Y方向)實質交替地形成該信號佈線25及該電源供應佈線26。

圖5C描述該第二佈線層12B。該第二佈線層12B只包括該接地佈線27。再者，形成一用以提供該接地佈線27之平面層。在一暴露該第二絕緣層11B之部分上使做為該等最內周圍電極之信號電極15及電源供應電極16與該等接地電極17絕緣。

圖5D描述該第三佈線層12C。該等信號佈線25及該等電源供應佈線26只連接至該等第一行外部電極所包括之信號電極15及該等最內周圍電極所包括之電源供應電極16。再者，在該第三佈線層12C中形成一用以提供該電源供應佈線26之平面層。於是，在該第三佈線層12C中，朝該正交方向(亦即，Y方向)實質交替地形成該信號佈線25及該電源供應佈線26。

如以上所述，在依據本具體例之多層佈線基板10E的第一佈線層12A及第三佈線層12C的每一佈線層中，在該等電源供應佈線26間放置該信號佈線25。因此，該多層佈線基板10E具有共面結構。再者，一組在該第一佈線層12A上所形成之信號佈線25及在該第二佈線層12B上所形成之接地佈線27以及一組在該第三佈線層12C上所形成之信號佈線25及在該第二佈線層12B上所形成之接地佈線27構成微帶線結構或帶線結構。

結果，甚至在依據本具體例之多層佈線基板10E的情況中，可達成阻抗匹配。並且，可抑制在該等信號佈線25間所發生之串擾。於是，甚至在該具有高密度佈線之多層佈線基板10E的情況中，可改善電氣特性。

圖6A及6B描述一為本發明之第六具體例的多層佈線基板10F。圖6A係描述該多層佈線基板10F之平面圖。如圖6A所述，在該多層佈線基板10F中，在該第一佈線層12A之上表面上形成連接至該半導體晶片101之電極15a、15b及16。以該防焊層29塗佈其它部分。

圖6B描述一為最上層之第一佈線層12A。在該第一佈線層12A上形成該等最內周圍電極及該等第一行外部電極。

形成信號電極15a及15b及該等電源供應電極16以做為該等最內周圍電極。依此次序朝該正交方向(亦即，Y方向)形成該電源供應電極16、該信號電極15b及該信號電極15a。

並且，形成該等信號電極15a及15b及該等電源供應電極16以做為該等第一行外部電極。依此次序朝該正交方向(亦即，Y方向)形成該電源供應電極16、該信號電極15b及該信號電極15a。附帶地，從該等最內周圍電極所包括之一連串電極朝該正交方向(亦即，Y方向)移動該等第一行外部電極所包括之一連串電極有兩個間距。

該等最內周圍電極及該等第一行外部電極所包括之信號電極15a連接至在該第一佈線層12A上之差動對信號線25a。該等信號電極15b連接至差動對信號線25b。此外，該等電源供應電極16連接至該等電源供應佈線26。本具體例包括該差動對信號線25a及該差動對信號線25b，其構成一差動對。並且，形成一用以提供該等電源供應佈線26之平面層。因此，朝該正交方向(亦即，Y方向)之方向實質交替地成一對差動對信號線25a及25b及該電源供應佈線26。附帶地，該第二佈線層12B具有實質上相同於該第一佈線層12A之配置。因此，省略該第二佈線層12B之說明及敘述。

如以上所述，配置依據本具體例之多層佈線基板10F，以便在該等電源供應佈線26間放置該成對差動對信號線25a及25b。因此，該多層佈線基板10F具有共面結構。此外，本具體例使用該成對差動對信號線25a及25b做為信號佈線。結果，依據本具體例之多層佈線基板10F，可達成阻抗匹配。並且，可抑制在該等差動對信號線25a及25b間所發生之串擾。於是，甚至在該具有高密度佈線之多層佈線基板10F的情況中，可改善電氣特性。

圖7A至7D描述一為本發明之第七具體例的多層佈線基板10G。圖7A係描述該多層佈線基板10G之平面圖。如圖7A所述，在該多層佈線基板10G中，在該第一佈線層12A之上表面上形成連接至該半導體晶片101之電極15a、15b、16及17。以該防焊層29塗佈其它部分。

圖7B描述一為最上層之第一佈線基板12A。在該第一佈線層12A上形成該等最內周圍電極、該等第一行外部電極、該等第二行外部電極、該等第三行外部電極及該等第四行外部電極。

該等最內周圍電極包括該等信號電極15a及15b以及該等電源供應電極16。該等第一行電極只包括該等接地電極17。該等第二行外部電極包括該等信號電極15a及15b以及該等電源供應電極16。該等第三行外部電極只包括該等接地電極17。此外，該等第四行外部電極包括該等信號電極15a及15b以及該等電源供應電極16。

在該第一佈線層12A中，該等第四行外部電極所包括之信號電極15a連接至該差動對信號線25a，信號電極15b連接至該差動對信號線25b，以及電源供應電極16連接至該電源供應佈線26。甚至在本具體例之情況中，該多層佈線基板10G包括該差動對信號25a及該差動對信號線25b，其構成一差動對。並且，形成一用以提供該電源供應佈線26之平面層。因此，朝該正交方向(亦即，Y方向)之方向實質交替地形成一對差動對信號線25a及25b以及該電源供應佈線26。

圖7C描述該第二佈線層12B。該第二佈線層12B只包括該接地佈線27。再者，形成一用以提供該接地佈線27之平面層。在一暴露該第二絕緣層11B之部分上使做為該等最內周圍電極之信號電極15a及15b以及電源供應電極16與該等接地電極17絕緣。

圖7D描述該第三佈線層12C。在該第三佈線層12C中，該等第三行外部電極所包括之信號電極15a連接至該差動對信號線25a，信號電極15b連接至該差動對信號線25b，以及電源供應電極16連接至該電源供應佈線26。相似於該第一佈線層12A，該多層佈線基板10G包括該差動對信號線25a及該差動對信號線25b，其構成一差動對。並且，形成一用以提供該電源供應佈線26之平面層。因此，朝該正交方向(亦即，Y方向)之方向實質交替地形成一對差動對信號線25a及25b以及該電源供應佈線26。

如以上所述，在依據本具體例之多層佈線基板10G的第一佈線層12A及第三佈線層12C之每一佈線層中，在該等電源供應佈線26間放置該信號佈線25。因此，該多層佈線基板10G具有共面結構。此外，本具體例使用該成對差動對信號線25a及25b做為信號佈線。結果，依據本具體例之多層佈線基板10G，可達成阻抗匹配。並且，可抑制在該等差動對信號線25a及25b間所發生之串擾。於是，甚至在該具有高密度佈線之多層佈線基板10G的情況中，可改善電氣特性。

附帶地，在前述具體例之敘述中，已描述例如使用一半導體裝置做為一電子裝置，以及例如：使用一多層佈線基板做為高頻用基板。本發明所應用之目的並非侷限於半導體裝置。本發明可應用至各種電子裝置及使用高頻之高頻用基板。該等圖式中所示之電極及佈線的每一者之佈局只被描述成為一範例。明顯地，該等電極及該等佈線之每一者的佈局並非侷限於本說明書所述之佈局。

10A．．．多層佈線基板

10B．．．多層佈線基板

10C．．．多層佈線基板

10D．．．多層佈線基板

10E．．．多層佈線基板

10F．．．多層佈線基板

10G．．．多層佈線基板

11A．．．第一絕緣層

11B．．．第二絕緣層

11C．．．第三絕緣層

12A．．．第一佈線層

12B．．．第二佈線層

12C．．．第三佈線層

12D．．．第四佈線層

15．．．信號電極

15a．．．信號電極

15b．．．信號電極

16．．．電源供應電極

17．．．接地電極

25．．．信號佈線

25a．．．差動對信號線

25b．．．差動對信號線

26．．．電源供應佈線

27．．．接地佈線

29．．．防焊層

100A．．．多層佈線基板

100B．．．多層佈線基板

101．．．半導體晶片

102．．．凸塊

111A．．．第一絕緣層

111B．．．第二絕緣層

111C．．．第三絕緣層

112A．．．第一佈線層

112B．．．第二佈線層

112C．．．第三佈線層

112D．．．第四佈線層

115．．．信號電極

116．．．電源供應電極

117．．．接地電極

125．．．信號佈線

126．．．電源供應佈線

127．．．接地佈線

P．．．箭頭

X．．．箭頭(方向)

Y．．．箭頭(方向)

圖1A至1C係描述依據本發明之第一具體例的一多層佈線基板之圖式。圖1A係描述一第一佈線層之圖式。圖1B係描述一第二佈線層之圖式。圖1C係描述一多層佈線基板之剖面圖(亦即，沿著圖1A所示之線A1－A1的剖面圖)。

圖2A至2D係描述依據本發明之第二具體例的一多層佈線基板之圖式。圖2A係描述一第一佈線層之圖式。圖2B係描述一第二佈線層之圖式。圖2C係描述一第三佈線層之圖式。圖2D係描述一多層佈線基板之剖面圖(亦即，沿著圖2A所示之線A2－A2的剖面圖)。

圖3A至3D係描述依據本發明之第三具體例的一多層佈線基板之圖式。圖3A係描述依據本發明之第三具體例的多層佈線基板之平面圖。圖3B係描述一第一佈線層之圖式。圖3C係描述一第二佈線層之圖式。圖3D係描述一第三佈線層之圖式。

圖4A至4D係描述依據本發明之第四具體例的一多層佈線基板之圖式。圖4A係描述依據本發明之第四具體例的多層佈線基板之平面圖。圖4B係描述一第一佈線層之圖式。圖4C係描述一第二佈線層之圖式。圖4D係描述一第三佈線層之圖式。

圖5A至5D係描述依據本發明之第五具體例的一多層佈線基板之圖式。圖5A係描述依據本發明之第五具體例的多層佈線基板之平面圖。圖5B係描述一第一佈線層之圖式。圖5C係描述一第二佈線層之圖式。圖5D係描述一第三佈線層之圖式。

圖6A及6B係描述依據本發明之第六具體例的一多層佈線基板之圖式。圖6A係描述依據本發明之第六具體例的多層佈線基板之平面圖。圖6B係描述一第一佈線層之圖式。

圖7A至7D係描述依據本發明之第七具體例的一多層佈線基板之圖式。圖7A係描述依據本發明之第七具體例的多層佈線基板之平面圖。圖7B係描述一第一佈線層之圖式。圖7C係描述一第二佈線層之圖式。圖7D係描述一第三佈線層之圖式。

圖8A及8B係描述一第一相關多層佈線基板之圖式。圖8A係描述一安裝有一半導體晶片之位置的附近之放大平面圖。圖8B係一剖面圖(亦即，沿著圖8A所示之線B1－B1)。

圖9A及9B係描述該第一相關多層佈線基板之圖式。圖9A係描述一第一佈線層之圖式。圖9B係描述該多層佈線基板之剖面圖(亦即，沿著圖9A所示之線B2－B2的剖面圖)。

圖10A、10B及10C係描述一第二相關多層佈線基板之圖式。圖10A係描述一第一佈線層之圖式。圖10B係描述一第二佈線層之圖式。圖10C係描述該多層佈線基板之剖面圖(亦即，沿著圖10A所示之線B3－B3的剖面圖)。

10C．．．多層佈線基板

11A．．．第一絕緣層

11B．．．第二絕緣層

11C．．．第三絕緣層

12A．．．第一佈線層

12B．．．第二佈線層

12C．．．第三佈線層

15．．．信號電極

16．．．電源供應電極

17．．．接地電極

25．．．信號佈線

26．．．電源供應佈線

27．．．接地佈線

29．．．防焊層

Claims (1)

1. 一種多層佈線基板，係具有佈線層與絕緣層交互地積層之構造，該佈線層係由包含信號電極之信號佈線、包含接地電極之接地佈線、或包含電源供給電極之電源供給佈線之中，一種或複數種之佈線所形成；其中，於上述佈線層中成為最上層之第一佈線層係包含信號電極與電源供給電極交互地形成之第一行、及鄰接於上述第一行而配設且形成有接地電極之第二行，更進一步，於上述第一佈線層，以成為共面構造之方式來形成連接至形成於上述第一行之信號電極之信號佈線、與連接至形成於上述第一行之電源供給電極之電源供給佈線，構成為於上述第一佈線層之下層配設有第二佈線層即接地佈線之平面層。