JP3201345B2 - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JP3201345B2
JP3201345B2 JP13037298A JP13037298A JP3201345B2 JP 3201345 B2 JP3201345 B2 JP 3201345B2 JP 13037298 A JP13037298 A JP 13037298A JP 13037298 A JP13037298 A JP 13037298A JP 3201345 B2 JP3201345 B2 JP 3201345B2
Authority
JP
Japan
Prior art keywords
signal
wiring
power supply
layer
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13037298A
Other languages
English (en)
Other versions
JPH11330703A (ja
Inventor
賢司 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13037298A priority Critical patent/JP3201345B2/ja
Priority to US09/304,631 priority patent/US6521843B1/en
Publication of JPH11330703A publication Critical patent/JPH11330703A/ja
Application granted granted Critical
Publication of JP3201345B2 publication Critical patent/JP3201345B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層プリント配線
板に関する。
【０００２】
【従来の技術】従来、多層プリント配線板の構造例とし
て、図１７、図１８、図１９及び図２０に示した形態が
知られている。
【０００３】図１７は、従来例１としての４層プリント
配線板の一例を示す断面図である。図１７において、上
から順に、第１の信号配線層１１１と、グランド層１１
２と、電源層１１３及び第２の信号配線層１１４とを有
する。これらの配線層１１１〜１１４の間には、それぞ
れ層間絶縁体１１５〜１１７が構成される。さらに、第
１の信号配線層１１１には信号配線１１８、第２の信号
配線層１１４には信号配線１１９、グランド層１１２に
はグランドプレーン１２０、電源層１１３には電源プレ
ーン１２１が、それぞれ配置されている。
【０００４】図１７において、信号配線１１８に信号電
流が流れると、層間絶縁体１１５を介して隣接して配置
されたグランド層１１２のグランドプレーン１２０に帰
路電流が誘導される。この信号配線１１８とグランドプ
レーン１２０とが作るループは小さく、そのループから
放射される不要な電磁波は小さい。
【０００５】従来例２を示す図１８は、従来の６層プリ
ント配線板の一例を示す断面図である。上から順に、第
１の信号配線層１３１と、第２の信号配線層１３２と、
グランド層１３３と、電源層１３４と、第３の信号配線
層１３５と、第４の信号配線層１３６とを有している。
これらの配線層１３１〜１３６の間には、それぞれ層間
絶縁体１３７〜１４１が構成される。さらに、第１の信
号配線層１３１には信号配線１４２、第２の信号配線層
１３２には信号配線１４３、第３の信号配線層１３５に
は信号配線１４４、第４の信号配線層１３６には信号配
線１４５、グランド層１３３にはグランドプレーン１４
６、電源層１３４には電源プレーン１４７が、それぞれ
配置されている。
【０００６】図１８において、信号配線１４３に信号電
流が流れると、層間絶縁体１３８を介して隣接して配置
されたグランド層１３３のグランドプレーン１４６に、
帰路電流が誘導される。信号配線１４３とグランドプレ
ーン１４６とが作るループは小さく、そのループから放
射される不要な電磁波は小さい。
【０００７】図１９は、従来例３の６層プリント配線板
の別の一例を示す断面図である。上から順に、第１の信
号配線層１５１と、グランド層１５２と、第２の信号配
線層１５３と、第３の信号配線層１５４と、電源層１５
５と、第４の信号配線層１５６とを有している。これら
の配線層１５１〜１５６の間には、それぞれ層間絶縁体
１５７〜１６１が構成される。さらに、第１の信号配線
層１５１には信号配線１６２、第２の信号配線層１５３
には信号配線１６３、第３の信号配線層１５４には信号
配線１６４、第４の信号配線層１５６には信号配線１６
５、グランド層１５２にはグランドプレーン１６６、電
源層１５５には電源プレーン１６７が、それぞれ配置さ
れている。
【０００８】図１９において、信号配線１６２または１
６３に信号電流が流れると、それぞれの層間絶縁体１５
７または１５８を介して隣接して配置されたグランド層
１５２のグランドプレーン１６６に帰路電流が誘導され
る。信号配線１６２または１６３とグランドプレーン１
６６が作るループは小さく、そのループから放射される
不要な電磁波は小さい。
【０００９】図２０は、従来例４の８層プリント配線板
の一例を示す断面図である。上から順に、第１の信号配
線層１８１と、第２の信号配線層１８２と、グランド層
１８３と、第３の信号配線層１８４と、第４の信号配線
層１８５と、電源層１８６と、第５の信号配線層１８７
と、第６の信号配線層１８８とを有している。これらの
配線層１８１〜１８８の間には、それぞれ層間絶縁体１
８９〜１９５が構成される。さらに、第１の信号配線層
１８１には信号配線１９６、第２の信号配線層１８２に
は信号配線１９７、第３の信号配線層１８４には信号配
線１９８、第４の信号配線層１８５には信号配線１９
９、第５の信号配線層１８７には信号配線２００、第６
の信号配線層１８８には信号配線２０１、グランド層１
８３にはグランドプレーン２０２、電源層１８６には電
源プレーン２０３が、それぞれ配置されている。
【００１０】図２０において、信号配線１９７または１
９８に信号電流が流れると、それぞれ層間絶縁体１９０
または１９１を介して隣接して配置されたグランド層１
８３のグランドプレーン２０２に帰路電流が誘導され
る。信号配線１９７または１９８とグランドプレーン２
０２とが作るループは小さく、そのループから放射され
る不要な電磁波は小さい。
【００１１】
【発明が解決しようとする課題】しかしながら、上記の
各従来例は下記の問題点を伴う。上記従来例１に示され
る信号配線１１９に信号電流が流れると、層間絶縁体１
１７を介して隣接して配置された電源層１１３の電源プ
レーン１２１に帰路電流は誘導されず、どこか遠くのグ
ランドに誘導される。このため、信号配線１１９と帰路
電流とが誘導されるどこか遠くのグランドが作るループ
は大きくなる。また、信号配線１１１と信号配線１１４
とがスルーホール１２２で接続された場合も同様に、ど
こか遠くのグランドに帰路電流が誘導され、連続した信
号配線１１１、スルーホール１２２及び信号配線１１４
と、どこか遠くのグランドとが作るループは大きくな
り、これらの大きなループから放射される不要な電磁波
は、大きくなるという問題点を伴う。
【００１２】上記従来例２に示される信号配線１４２、
信号配線１４４または信号配線１４５に信号電流が流れ
ると、それぞれ層間絶縁体１３７、１４０または１４１
を介して隣接して配置された信号配線層１３２の信号配
線１４３、電源層１３４の電源プレーン１４７または、
信号配線層１３５の信号配線１４４に帰路電流は誘導さ
れず、どこか遠くのグランドに誘導される。このため、
信号配線１４２、１４４または１４５と帰路電流が誘導
されるどこか遠くのグランドが作るループは大きくな
る。また、信号配線１４２、１４３、１４４及び１４５
の少なくとも２つ以上がスルーホール１４８で接続され
た場合も同様に、どこか遠くのグランドに帰路電流が誘
導される。連続した信号配線１４２、１４３、１４４及
び１４５の少なくとも２つ以上及びスルーホール１４８
と、どこか遠くのグランドとが作るループは大きくな
り、これらのループから放射される不要な電磁波は大き
くなるという問題点を伴う。
【００１３】上記従来例３に示される信号配線１６４ま
たは信号配線１６５に信号電流が流れると、それぞれ層
間絶縁体１６０または１６１を介して隣接して配置され
た電源層１５５の電源プレーン１６７に帰路電流は誘導
されず、どこか遠くのグランドに誘導される。このた
め、信号配線１６４または１６５と帰路電流が誘導され
るどこか遠くのグランドが作るループは大きくなる。ま
た、信号配線１６４または１６５を少なくとも１つ以上
含み、異なる信号層の信号配線がスルーホール１６８で
接続された場合も同様に、どこか遠くのグランドに帰路
電流が誘導される。信号配線１６４または１６５を少な
くとも１つ以上を含む信号配線及びスルーホール１６８
とで作られる連続した信号配線と、どこか遠くのグラン
ドとが作るループは大きくなる。これらのループから放
射される不要な電磁波は大きくなるという問題点を伴
う。
【００１４】上記従来例４に示される信号配線１９６、
信号配線１９９、信号配線２００または信号配線２０１
に信号電流が流れると、それぞれ層間絶縁体１８９、層
間絶縁体１９３、層間絶縁体１９４または層間絶縁体１
９５を介して隣接して配置された信号配線１９７、電源
プレーン２０３及び信号配線２００に帰路電流は誘導さ
れず、どこか遠くのグランドに誘導される。このため、
信号配線１９６、信号配線１９９、信号配線２００また
は信号配線２０１と帰路電流とが誘導されるどこか遠く
のグランドが作るループは大きくなる。また、信号配線
１９６、信号配線１９９、信号配線２００または信号配
線２０１を少なくとも１つ以上含み、異なる信号層の信
号配線がスルーホール２０４で接続された場合も同様
に、どこか遠くのグランドに帰路電流が誘導される。信
号配線１９６、信号配線１９９、信号配線２００または
信号配線２０１を少なくとも１つ以上を含む信号配線及
びスルーホール２０４とで作られる連続した信号配線
と、どこか遠くのグランドとが作るループは大きくな
り、これらのループから放射される不要な電磁波は大き
くなるという問題点を伴う。
【００１５】本発明は、不要な電磁放射を抑えた多層プ
リント配線板を提供することを目的とする。
【００１６】
【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の発明は、信号および／または電源の
往路電流経路を構成する信号配線および／または電源配
線を混在した少なくとも２つの配線層と、少なくとも２
つの配線層全てのそれぞれに少なくとも１つが隣接して
配置された少なくとも２つのグランド層と、少なくとも
２つの配線層における信号配線および／または電源配線
を連続して層間を接続する信号および／または電源スル
ーホールと、信号および／または電源スルーホールの近
傍に少なくとも２つのグランド層同士を接続するスルー
ホールとを有し、少なくとも２つの配線層のそれぞれの
往路電流経路に対して連続した帰路電流経路の形成をグ
ランド層へ確保し、回路長の短縮化を図ったことを特徴
とする。
【００１７】請求項２記載の発明は、請求項１に記載の
発明において、多層プリント配線板は、少なくとも２つ
の配線層における少なくとも２つのグランド層間には、
各配線の絶縁を確保する層間絶縁体を備えたことを特徴
とする。
【００１８】請求項３記載の発明は、請求項１または２
に記載の発明において、少なくとも２つの配線層と少な
くとも２つのグランド層の配置関係は、第１の信号およ
び／または電源配線の混在層、第１のグランド層、第２
のグランド層、第２の信号および／または電源配線の混
在層の積層順位による、少なくとも４層の積層構造で構
成されたことを特徴とする。
【００１９】請求項４記載の発明は、請求項１または２
に記載の発明において、少なくとも２つの配線層と少な
くとも２つのグランド層の配置関係は、第１の信号およ
び／または電源配線の混在層、第１のグランド層、第２
の信号および／または電源配線の混在層、第２のグラン
ド層の積層順位による、少なくとも４層の積層構造で構
成されたことを特徴とする。
【００２０】請求項５記載の発明は、請求項１または２
に記載の発明において、少なくとも２つの配線層と少な
くとも２つのグランド層の配置関係は、第１の信号およ
び／または電源配線の混在層、第１のグランド層、第２
の信号および／または電源配線の混在層、第３の信号お
よび／または電源配線の混在層、第２のグランド層、第
４の信号および／または電源配線の混在層の積層順位に
よる、少なくとも６層の積層構造で構成されたことを特
徴とする。
【００２１】請求項６記載の発明は、請求項１または２
に記載の発明において、少なくとも２つの配線層と少な
くとも２つのグランド層の配置関係は、第１の信号およ
び／または電源配線の混在層、第１のグランド層、第２
の信号および／または電源配線の混在層、第３の信号お
よび／または電源配線の混在層、第２のグランド層、第
４の信号および／または電源配線の混在層、第３のグラ
ンド層および第５の信号および／または電源配線の混在
層の積層順位による少なくとも８層の積層構造で構成さ
れていることを特徴とする。
【００２２】
【発明の実施の形態】次に添付図面を参照して本発明に
よる多層プリント配線板の実施の形態を詳細に説明す
る。図１〜図１６を参照すると本発明の多層プリント配
線板の実施形態が示されている。
【００２３】（第１の実施形態） 図１は、本発明の実施形態である４層プリント配線板の
一実施例を示す断面図である。図１において４層プリン
ト配線板は、上から順に第１の信号および／または電源
配線の混在層１と、第１のグランド層２と、第２のグラ
ンド層３と、第２の信号および／または電源配線の混在
層４とを有し、これらの配線層１〜４の間にはそれぞれ
層間絶縁体５、６、７を有している。
【００２４】第１の信号および／または電源配線の混在
層１には信号配線８及び電源配線９と、第２の信号およ
び／または電源配線の混在層４には信号配線１０と電源
配線１１とがそれぞれ混在配置され、第１のグランド層
２には平面状のグランドプレーン１２、第２のグランド
配線層３には平面状のグランドプレーン１３がそれぞれ
配置されている。
【００２５】図１において、第１の信号および／または
電源配線の混在層１に層間絶縁体５を介して第１のグラ
ンド層２を、第２の信号および／または電源配線の混在
層４に層間絶縁体７を介して第２のグランド層３を配置
する。このことにより、第１の信号および／または電源
配線の混在層１の信号配線８と電源配線９の帰路電流経
路が、第１のグランド層２のグランドプレーン１２に作
られる。同じように、第２の信号および／または電源配
線の混在層４の信号配線１０と電源配線１１の帰路電流
経路が、第２のグランド層３のグランドプレーン１３に
作られる。これにより、信号電流または電源電流とそれ
ぞれの帰路電流とが作るループが小さくなり、不要な電
磁放射を抑えることができる。
【００２６】図２は、本発明の実施形態である４層プリ
ント配線板の一実施例の平面図である。図３は、図２に
示される４層プリント配線板の一実施例を示すＡ−Ａ断
面図である。図４は、図２に示される４層プリント配線
板の一実施例を示すＢ−Ｂ断面図である。これらの図
２、図３及び図４において、４層プリント配線板は、上
から順に第１の信号および／または電源配線の混在層１
と、第１のグランド層２と、第２のグランド層３及び第
２の信号および／または電源配線の混在層４とを有して
いる。また、これらの配線層１〜４の間には、それぞれ
層間絶縁体５、６、７を有している。
【００２７】第１の信号および／または電源配線の混在
層１には、信号配線８ａ、８ｂ及び電源配線９ａ、９
ｂ、第２の信号および／または電源配線の混在層４に
は、信号配線１０と、電源配線１１とがそれぞれ混在配
線されている。第１のグランド層２には平面状のグラン
ドプレーン１２、第２のグランド層３には平面状のグラ
ンドプレーン１３が配置されている。さらに、第１の信
号および／または電源配線の混在層１で信号配線８ａま
たは電源配線９ａは、信号および／または電源スルーホ
ール１４ａに接続、その信号および／または電源スルー
ホール１４ａは、第２の信号および／または電源配線の
混在層４で信号配線１０または電源配線１１に接続、信
号配線１０または電源配線１１は、信号および／または
電源スルーホール１４ｂに接続、その信号および／また
は電源スルーホール１４ｂは、第１の信号および／また
は電源配線の混在層１で信号配線８ｂまたは電源配線９
ｂが接続されている。信号および／または電源スルーホ
ール１４ａ及び１４ｂに近接した位置に第１のグランド
層２の平面状のグランドプレーン１２と第２のグランド
層３の平面状のグランドプレーン１３を接続するグラン
ドスルーホール１５ａ及び１５ｂが配置されている。
【００２８】図２、図３及び図４において、第１の信号
および／または電源配線の混在層１の信号配線８ａまた
は電源配線９ａが、信号および／または電源のスルーホ
ール１４ａで第２の信号および／または電源配線の混在
層４の信号配線１０または電源配線１１に接続される。
さらに、信号および／または電源のスルーホール１４ｂ
で、第１の信号および／または電源配線の混在層１に接
続されて電流経路を形成している。信号および／または
電源のスルーホール１４ａ及び１４ｂに近接して第１の
グランド層２のグランドプレーン１２と第２のグランド
層３のグランドプレーン１３とを接続するグランドスル
ーホール１５ａ及び１５ｂを配置することにより、第１
及び第２の信号および／または電源配線の混在層１、４
に連続した電流経路に対して連続した帰路電流経路を作
る。信号または電源電流とその帰路電流が作るループは
途中で切れることがなく、また、そのループは小さくな
り、不要な電磁放射を抑えることができる。
【００２９】（第１の実施形態の動作の説明） 次に、図１に示される４層プリント配線板の動作例につ
いて説明する。第１の信号および／または電源配線の混
在層１の信号配線８及び電源配線９のいわゆる往路電流
経路に電流が流れると、層間絶縁体５を介して隣接して
配置された第１のグランド層２のグランドプレーン１２
に帰路電流が誘導される。この誘導により、信号または
電源電流の流れる信号配線８及び電源配線９と、その帰
路電流が誘導されるグランドプレーン１２とが作るルー
プは、第１の信号および／または電源配線の混在層１に
グランドプレーン１２が隣接して配置されていない場合
と比較して小さくなる。この結果、そのループから放射
される不要な電磁波が抑えられる。同様に第２の信号お
よび／または電源配線の混在層４の信号配線１０及び電
源配線１１に電流が流れると、層間絶縁体７を介して隣
接して配置された第２のグランド層３のグランドプレー
ン１３に帰路電流が誘導される。この誘導により、信号
または電源電流の流れる信号配線１０及び電源配線１１
と、その帰路電流が誘導されるグランドプレーン１３と
が作るループは、第２の信号および／または電源配線の
混在層４にグランドプレーンが隣接して配置されていな
い場合と比較して小さくなる。この結果、そのループか
ら放射される不要な電磁波が抑えられる。
【００３０】図２、図３及び図４に示される４層プリン
ト配線板の一実施例の動作について説明する。第１の信
号および／または電源配線の混在層１の信号配線８ａま
たは電源配線９ａから信号および／または電源スルーホ
ール１４ａ、第２の信号および／または電源配線の混在
層４の信号配線１０と電源配線１１、信号および／また
は電源スルーホール１４ｂ、そして第１の信号および／
または電源配線の混在層１の信号配線８ｂまたは電源配
線９ｂと２つの層を連続して電流が流れる。すると、電
流の流れる各信号または電源の配線に層間絶縁体５、６
または７を介して隣接して配置された第１のグランド層
２のグランドプレーン１２、第２のグランド層３のグラ
ンドプレーン１３、グランドスルーホール１５ａ及びグ
ランドスルーホール１５ｂに連続して帰路電流が誘導さ
れる。この誘導により、信号または電源電流の流れる各
配線８ａ、９ａ、１０、１１、８ｂ及び９ｂ及び信号お
よび／または電源スルーホール１４ａ、１４ｂと、誘導
された帰路電流の流れる各グランドプレーン１２及び１
３及びグランドスルーホール１５ａ、１５ｂが作るルー
プとは、第１と第４の信号および／または電源配線の混
在層のそれぞれの信号または電源配線を接続する信号お
よび／または電源スルーホール１４ａ及び１４ｂに近接
したグランドスルーホール１５ａ及び１５ｂの無い場合
と比較して小さくなる。この結果、そのループから放射
される不要な電磁波が抑えられる。
【００３１】上記の実施形態における第１の効果は、プ
リント配線板に配置された全ての電源及び信号配線に流
れる電流とその帰路電流の作るループが小さくできる。
よって、不要な電磁波の放射が抑えられる。
【００３２】また、第２の効果は、スルーホールで接続
された異なる層の２つ以上の電源及び信号配線を連続し
て流れる電流とその帰路電流の作るループにおいても小
さくできる。従って、不要な電磁波の放射が抑えられ
る。
【００３３】また、第３の効果は、プリント配線板の層
数を増やすことなく、電源及び信号配線に流れる電流の
帰路電流経路が作られる。
【００３４】（第２の実施形態） 次に、本発明の第２の実施形態について図面を参照して
詳細に説明する。図５は、４層プリント配線板の第２の
実施形態の構成例である。図５において、上から順に第
１の信号および／または電源配線の混在層２１と、第１
のグランド層２２と、第２の信号および／または電源配
線の混在層２３と、第２のグランド層２４とを有し、こ
れらの配線層２１〜２４の間にはそれぞれ層間絶縁体２
５、２６、２７を有している。
【００３５】第１の信号および／または電源配線の混在
層２１には信号配線２８及び電源配線２９、第２の信号
および／または電源配線の混在層２３には信号配線３０
及び電源配線３１、第１のグランド層２２には平面状の
グランドプレーン３２、第２のグランド層２４には平面
状のグランドプレーン３３が配置されている。この信号
配線２８または電源配線２９に電流が流れると、層間絶
縁体２５を介して隣接して配置された第１のグランド層
２２のグランドプレーン３２に帰路電流が誘導される。
この誘導により、信号または電源電流の流れる信号配線
２８または電源配線２９と、その帰路電流が誘導される
グランドプレーン３２とが作るループは、第１の信号お
よび／または電源配線の混在層２１にグランドプレーン
３２が隣接して配置されていない場合と比較して小さく
なる。この結果、そのループから放射される不要な電磁
波が抑えられる。
【００３６】同様に第２の信号および／または電源配線
の混在層２３の信号配線３０及び電源配線３１に電流が
流れると、層間絶縁体２７を介して隣接して配置された
第２のグランド層２４のグランドプレーン３３に帰路電
流が誘導される。この誘導により、信号または電源電流
の流れる信号配線３０または電源配線３１と、その帰路
電流が誘導されるグランドプレーン３３とが作るループ
は、第２の信号および／または電源配線の混在層２３に
グランドプレーン３３が隣接して配置されていない場合
と比較して小さくなる。この結果、そのループから放射
される不要な電磁波が抑えられる。
【００３７】図８は、図５に示される本発明の実施形態
である４層プリント配線板の別の実施例の平面図であ
る。図９は、図８の４層プリント配線板の実施例のＣ−
Ｃ断面図である。図１０は、図８の４層プリント配線板
の実施例のＤ−Ｄ断面図である。これらの図８、図９及
び図１０において、４層プリント配線板は、上から順に
第１の信号および／または電源配線の混在層２１と、第
１のグランド層２２と、第２の信号および／または電源
配線の混在層２３と、第２のグランド層２４とを有し、
これらの配線層２１〜２４の間にはそれぞれ層間絶縁体
２５〜２７を有している。
【００３８】第１の信号および／または電源配線の混在
層２１の信号配線２８ａまたは電源配線２９ａから信号
および／または電源スルーホール３４ａ、第２の信号お
よび／または電源配線の混在層２３の信号配線３０また
は電源配線３１、信号および／または電源スルーホール
３４ｂ、そして第１の信号および／または電源配線の混
在層２１の信号配線２８ｂまたは電源配線２９ｂと２つ
の層を連続して電流が流れる。この電流の流れる各信号
または電源の配線に層間絶縁体２５、２６または２７を
介して隣接して配置された第１のグランド層２２のグラ
ンドプレーン３２、第２のグランド層２４のグランドプ
レーン３３、グランドスルーホール３５ａ及びグランド
スルーホール３５ｂに連続して帰路電流が誘導される。
【００３９】信号または電源の電流の流れる各配線２８
ａ、２９ａ、３０、３１、２８ｂ及び２９ｂ及び信号お
よび／または電源スルーホール３４ａ、３４ｂと誘導さ
れた帰路電流の流れる各グランドプレーン３２及び３３
及びグランドスルーホール３５ａ、３５ｂが作るループ
は、第１と第４の信号および／または電源配線の混在層
のそれぞれの信号、または電源配線を接続する信号、ま
たは電源スルーホール３４ａ及び３４ｂに近接したグラ
ンドスルーホール３５ａ及び３５ｂの無い場合と比較し
て小さくなる。この結果、そのループから放射される不
要な電磁波が抑えられる。
【００４０】図６は、本発明の別の実施形態である６層
プリント配線板の断面図である。図６において、上から
順に第１の信号および／または電源配線の混在層４１
と、第１のグランド配線層４２と、第２の信号および／
または電源配線の混在層４３と、第３の信号および／ま
たは電源配線の混在層４４と、第２のグランド配線層４
５及び第４の信号および／または電源配線の混在層４６
とを有する。これらの配線層４１〜４６の間には、それ
ぞれ層間絶縁体４７〜５１を有している。第１の信号お
よび／または電源配線の混在層４１には信号配線５２及
び電源配線５３、第２の信号および／または電源配線の
混在層４３には信号配線５４及び電源配線５５、第３の
信号および／または電源配線の混在層４４には信号配線
５６及び電源配線５７、第４の信号および／または電源
配線の混在層４６には信号配線５８及び電源配線５９、
第１のグランド層４２には平面状のグランドプレーン６
０、第２のグランド層４５には平面状のグランドプレー
ン６１が、それぞれ配置されている。
【００４１】以上４つの信号および／または電源の混在
層４１、４３、４４、４６には少なくとも２つ以上の層
に電源配線がされていればよく、多くとも２つ以下の層
は信号配線だけであってもよい。
【００４２】第１のグランド配線層４２は、第１の信号
および／または電源配線の混在層４１及び第２の信号お
よび／または電源配線の混在層４３の両方に隣接して配
置されており、グランドプレーン６０が信号配線５２及
び５４及び電源配線５３及び５５に流れる電流の帰路電
流経路となる。同様に第２のグランド配線層４５は、第
３の信号および／または電源配線の混在層４４及び第４
の信号および／または電源配線の混在層４６の両方に隣
接して配置され、グランドプレーン６１が信号配線５６
及び５８及び電源配線５７及び５９に流れる電流の帰路
電流経路となる。これにより作られる信号または電源の
電流のループがグランドプレーン６０または６１が無い
場合に比較して小さくなる。この結果、不要な電磁波の
放射が抑えられる。
【００４３】図１１は、図６に示される６層プリント配
線板の実施例を示す平面図である。図１２は、図１１の
６層プリント配線板の実施例のＥ−Ｅ断面図である。図
１３は、図１１の６層プリント配線板の実施例のＦ−Ｆ
断面図である。
【００４４】図１１、図１２及び図１３において、上か
ら順に第１の信号および／または電源配線の混在層４１
と、第１のグランド層４２と、第２の信号および／また
は電源配線の混在層４３と、第３の信号および／または
電源配線の混在層４４と、第２のグランド層４５と、第
４の信号および／または電源配線の混在層４６とを有す
る。これらの配線層４１〜４６の間にはそれぞれ層間絶
縁体４７〜５１を有する。
【００４５】さらに、第１の信号および／または電源配
線の混在層４１の信号配線５２または電源配線５３と、
第２の信号および／または電源配線の混在層４３の信号
配線５４または電源配線５５と、信号配線５２または電
源配線５３及び信号配線５４または電源配線５５に接続
した信号および／または電源スルーホール６２ａと、第
２の信号および／または電源配線の混在層４３の信号配
線５４または電源配線５５と、第４の信号および／また
は電源配線の混在層４６の信号配線５８または電源配線
５９と、信号配線５４または電源配線５５及び信号配線
５８または電源配線５９に接続した信号および／または
電源スルーホール６２ｂとを有し、信号および／または
電源スルーホール６２ａに近接してグランドスルーホー
ル６３ａ、信号および／または電源スルーホール６２ｂ
に近接してグランドスルーホール６３ｂを配置し、それ
ぞれグランドプレーン６０とグランドプレーン６１とを
接続している。
【００４６】信号配線５２または電源配線５３から信号
および／または電源スルーホール６２ａ、信号配線５４
または電源配線５５、信号および／または電源スルーホ
ール６２ｂ、信号配線５８または電源配線５９へ電流が
流れる。すると、信号配線５２または電源配線５３に対
してグランドプレーン６０に、信号および／または電源
スルーホール６２ａに対してグランドスルーホール６３
ａに、信号配線５４または電源配線５５に対してグラン
ドプレーン６０に、信号および／または電源スルーホー
ル６２ｂに対してグランドスルーホール６３ｂに、信号
配線５８または電源配線５９に対してグランドプレーン
６１に帰路電流が誘導され帰路電流経路も連続して確保
される。この結果、電流の作るループは小さくなり、不
要な電磁波の放射が抑えられる。
【００４７】図７は、本発明の別の実施形態である８層
プリント配線板の断面図である。図７において、上から
順に第１の信号および／または電源配線の混在層７１
と、第１のグランド層７２、第２の信号および／または
電源配線の混在層７３と、第３の信号および／または電
源配線の混在層７４と、第２のグランド層７５と、第４
の信号および／または電源配線の混在層７６と、第３の
グランド層７７及び第５の信号および／または電源配線
の混在層７８とを有する。これらの配線層７１〜７８の
間にはそれぞれ層間絶縁体７９〜８５を有している。
【００４８】第１の信号および／または電源配線の混在
層７１には信号配線８６及び電源配線８７、第２の信号
および／または電源配線の混在層７３には信号配線８８
及び電源配線８９、第３の信号および／または電源配線
の混在層７４には信号配線９０及び電源配線９１、第４
の信号および／または電源配線の混在層７６には信号配
線９２及び電源配線９３、第５の信号および／または電
源配線の混在層７８には信号配線９４及び電源配線９
５、第１のグランド層７２には平面状のグランドプレー
ン９６、第２のグランド層７５には平面状のグランドプ
レーン９７、第３のグランド層７７には平面状のグラン
ドプレーン９８が配置されている。以上５つの信号およ
び／または電源の混在層７１、７３、７４、７６、７８
には少なくとも２つ以上の層に電源配線がされていれば
よく、多くとも３つ以下の層は信号配線だけであっても
よい。
【００４９】第１のグランド層７２は、第１の信号およ
び／または電源配線の混在層７１及び第２の信号および
／または電源配線の混在層７３の両方に隣接して配置さ
れ、グランドプレーン９６が信号配線８６及び８８及び
電源配線８７及び８９に流れる電流の帰路電流経路とな
る。第２のグランド層７５は、第３の信号および／また
は電源配線の混在層７４に隣接して配置され、グランド
プレーン９７が信号配線９０及び電源配線９１に流れる
電流の帰路電流経路となる。また、第３のグランド層７
７は、第４の信号および／または電源配線の混在層７６
及び第５の信号および／または電源配線の混在層７８の
両方に隣接して配置され、平面状のグランドプレーン９
８が信号配線９２及び９４及び電源配線９３及び９５に
流れる電流の帰路電流経路となる。これらにより作られ
るループがグランドプレーン９６、９７または９８が無
い場合に比較して小さくなる。この結果、不要な電磁波
の放射が抑えられる。
【００５０】図１４は、図７の８層プリント配線板の実
施例の平面図である。図１５は、図１４の８層プリント
配線板の実施例のＧ−Ｇ断面図である。図１６は、図１
４の８層プリント配線板の実施例のＨ−Ｈ断面図であ
る。
【００５１】図１４、図１５及び図１６において、上か
ら順に第１の信号および／または電源配線の混在層７１
と、第１のグランド層７２、第２の信号および／または
電源配線の混在層７３と、第３の信号および／または電
源配線の混在層７４と、第２のグランド層７５と、第４
の信号および／または電源配線の混在層７６と、第３の
グランド層７７及び第５の信号および／または電源配線
の混在層７８とを有する。これらの配線層７１〜７８の
間にはそれぞれ層間絶縁体７９〜８５を有する。
【００５２】さらに、第１の信号および／または電源配
線の混在層７１の信号配線８６または電源配線８７と、
第３の信号および／または電源配線の混在層７４の信号
配線９０または電源配線９１に接続した信号および／ま
たは電源スルーホール９９ａ、第３の信号および／また
は電源配線の混在層７４の信号配線９０または電源配線
９１と第４の信号および／または電源配線の混在層７６
の信号配線９２または電源配線９３に接続した信号およ
び／または電源スルーホール９９ｂを有し、信号および
／または電源スルーホール９９ａに近接してグランドス
ルーホール１００ａ、信号および／または電源スルーホ
ール９９ｂに近接してグランドスルーホール１００ｂを
配置し、それぞれグランドプレーン９６とグランドプレ
ーン９７とグランドプレーン９８を接続している。
【００５３】信号配線８６または電源配線８７から信号
および／または電源スルーホール９９ａ、信号配線９０
または電源配線９１、信号および／または電源スルーホ
ール９９ｂ、信号配線９２または電源配線９３へ電流が
流れると信号配線８６または電源配線８７に対してグラ
ンドプレーン９６に、信号および／または電源スルーホ
ール９９ａに対してグランドスルーホール１００ａに、
信号配線９０または電源配線９１に対してグランドプレ
ーン９７に、信号および／または電源スルーホール９９
ｂに対してグランドスルーホール１００ｂに、信号配線
９２または電源配線９３に対してグランドプレーン９８
に帰路電流が誘導され帰路電流経路も連続して確保され
る。この結果、電流の作るループは小さくなり、不要な
電磁波の放射が抑えられる。
【００５４】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
【００５５】
【発明の効果】以上の説明より明らかなように、本発明
の多層プリント配線板は、信号および／または電源の往
路電流経路を構成する配線層の少なくとも１つが隣接し
て配置された少なくとも２つのグランド層とを備える。
本構成により信号及び電源の帰路電流経路のグランド層
への形成が確保される。このグランド層へ帰路電流が誘
導される。この結果、電流の作るループは小さくなり、
不要な電磁波の放射を抑えることが可能となる。
【図面の簡単な説明】
【図１】本発明の多層プリント配線板の実施形態を示す
図であり、４層プリント配線板の断面図である。
【図２】本発明の４層プリント配線板を示す平面図であ
る。
【図３】図２の４層プリント配線板のＡ−Ａ断面図であ
る。
【図４】図２の４層プリント配線板のＢ−Ｂ断面図であ
る。
【図５】４層プリント配線板の第２の構成例である。
【図６】本発明の第２の構成例の６層プリント配線板を
示す断面図である。
【図７】本発明の第２の構成例の８層プリント配線板を
示す断面図である。
【図８】図５の本発明の４層プリント配線板の第２の構
成例を示す平面図である。
【図９】図８の４層プリント配線板のＣ−Ｃ断面図であ
る。
【図１０】図８の４層プリント配線板のＤ−Ｄ断面図で
ある。
【図１１】図６の６層プリント配線板を示す平面図であ
る。
【図１２】図１１の６層プリント配線板のＥ−Ｅ断面図
である。
【図１３】図１１の６層プリント配線板のＦ−Ｆ断面図
である。
【図１４】図７の８層プリント配線板を示す平面図であ
る。
【図１５】図１４の８層プリント配線板のＧ−Ｇ断面図
である。
【図１６】図１４の８層プリント配線板のＨ−Ｈ断面図
である。
【図１７】従来の４層プリント配線板の一例を示す断面
図である。
【図１８】従来の６層プリント配線板の一例を示す断面
図である。
【図１９】従来の６層プリント配線板の別の一例を示す
断面図である。
【図２０】従来の８層プリント配線板の一例を示す断面
図である。
【符号の説明】
１、２１、４１、７１ 第１の信号および／または電源
配線の混在層２、２２、４２、７２ 第１のグランド層
３、２４、４５、７５ 第２のグランド層４、２３、４
３、７３ 第２の信号および／または電源配線の混在層
５〜７、２５〜２７、４７〜５１、７９〜８５ 層間絶
縁体８、８ａ、８ｂ、１０、２８、２８ａ、２８ｂ、３
０、５２、５４、５６、５８、８６、８８、９０、９
２、９４ 信号配線９、９ａ、９ｂ、１１、２９、２９
ａ、２９ｂ、３１、５３、５５、５７、５９、８７、８
９、９１、９３、９５ 電源配線１２、１３、３２、３
３、６０、６１、９６〜９８ グランドプレーン１４
ａ、１４ｂ、３４ａ、３４ｂ、６２ａ、６２ｂ、９９
ａ、９９ｂ 信号および／または電源スルーホール１５
ａ、１５ｂ、３５ａ、３５ｂ、６３ａ、６３ｂ、１００
ａ、１００ｂ グランドスルーホール

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 信号および／または電源の往路電流経路
    を構成する信号配線および／または電源配線を混在した
    少なくとも２つの配線層と、 前記少なくとも２つの配線層全てのそれぞれに少なくと
    も１つが隣接して配置された少なくとも２つのグランド
    層と、 前記少なくとも２つの配線層における前記信号配線およ
    び／または前記電源配線を連続して層間を接続する信号
    および／または電源スルーホールと、 前記信号および／または前記電源スルーホールの近傍に
    少なくとも２つの前記グランド層同士を接続するスルー
    ホールとを有し、 前記少なくとも２つの配線層のそれぞれの往路電流経路
    に対して連続した帰路電流経路の形成を前記グランド層
    へ確保し、回路長の短縮化を図った ことを特徴とする多
    層プリント配線板。
  2. 【請求項２】 前記多層プリント配線板は、前記少なく
    とも２つの配線層における前記少なくとも２つのグラン
    ド層間には、各配線の絶縁を確保する層間絶縁体を有す
    ることを特徴とする請求項１に記載の多層プリント配線
    板。
  3. 【請求項３】 前記少なくとも２つの配線層と前記少な
    くとも２つのグランド層との配置関係は、第１の信号お
    よび／または電源配線の混在層、第１のグランド層、第
    ２のグランド層、第２の信号および／または電源配線の
    混在層の積層順位による少なくとも４層の積層構造で構
    成されていることを特徴とする請求項１または２に記載
    の多層プリント配線板。
  4. 【請求項４】 前記少なくとも２つの配線層と前記少な
    くとも２つのグランド層の配置関係は、第１の信号およ
    び／または電源配線の混在層、第１のグランド層、第２
    の信号および／または電源配線の混在層、第２のグラン
    ド層の積層順位による少なくとも４層の積層構造で構成
    されていることを特徴とする請求項１または２に記載の
    多層プリント配線板。
  5. 【請求項５】 前記少なくとも２つの配線層と前記少な
    くとも２つのグランド層の配置関係は、第１の信号およ
    び／または電源配線の混在層、第１のグランド層、第２
    の信号および／または電源配線の混在層、第３の信号お
    よび／または電源配線の混在層、第２のグランド層、第
    ４の信号および／または電源配線の混在層の積層順位に
    よる少なくとも６層の積層構造で構成されていることを
    特徴とする請求項１または２に記載の多層プリント配線
    板。
  6. 【請求項６】 前記少なくとも２つの配線層と前記少な
    くとも２つのグランド層の配置関係は、第１の信号およ
    び／または電源配線の混在層、第１のグランド層、第２
    の信号および／または電源配線の混在層、第３の信号お
    よび／または電源配線の混在層、第２のグランド層、第
    ４の信号および／または電源配線の混在層、第３のグラ
    ンド層および第５の信号および／または電源配線の混在
    層の積層順位による少なくとも８層の積層構造で構成さ
    れていることを特徴とする請求項１または２に記載の多
    層プリント配線板。
JP13037298A 1998-05-13 1998-05-13 多層プリント配線板 Expired - Fee Related JP3201345B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP13037298A JP3201345B2 (ja) 1998-05-13 1998-05-13 多層プリント配線板
US09/304,631 US6521843B1 (en) 1998-05-13 1999-05-04 Multilayer printed circuit board having signal, power and ground through holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13037298A JP3201345B2 (ja) 1998-05-13 1998-05-13 多層プリント配線板

Publications (2)

Publication Number Publication Date
JPH11330703A JPH11330703A (ja) 1999-11-30
JP3201345B2 true JP3201345B2 (ja) 2001-08-20

Family

ID=15032801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13037298A Expired - Fee Related JP3201345B2 (ja) 1998-05-13 1998-05-13 多層プリント配線板

Country Status (2)

Country Link
US (1) US6521843B1 (ja)
JP (1) JP3201345B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173400A (ja) * 2004-12-16 2006-06-29 Canon Inc プリント配線板

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040108862A1 (en) * 2001-02-19 2004-06-10 Kenji Azuma Printed wiring board, multilayer printed wiring board, and method of detecting foreign matter and voids in inner layer of multilayer printed wiring board
US6937480B2 (en) 2001-05-14 2005-08-30 Fuji Xerox Co., Ltd. Printed wiring board
US6717485B2 (en) * 2002-02-19 2004-04-06 Hewlett-Packard Development Company, L.P. Interference signal decoupling using a board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
US6999323B1 (en) * 2002-10-17 2006-02-14 Finisar Corporation Electromagnetic interference containment transceiver module
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
US6965072B2 (en) * 2003-02-07 2005-11-15 Nokia Corporation Shielding arrangement
US7026545B2 (en) * 2003-05-28 2006-04-11 Hewlett-Packard Development Company, L.P. Flex cable having a return-signal path and method for reducing length and impedance of a return-signal path
US7501586B2 (en) * 2004-10-29 2009-03-10 Intel Corporation Apparatus and method for improving printed circuit board signal layer transitions
JP2006261213A (ja) * 2005-03-15 2006-09-28 Fujitsu Ltd 電子回路
JP2007250645A (ja) * 2006-03-14 2007-09-27 Daikin Ind Ltd 基板及び装置
US7727004B2 (en) * 2006-06-30 2010-06-01 Seagate Technology Llc Testing a high speed serial bus within a printed circuit board
WO2008018870A1 (en) * 2006-08-09 2008-02-14 Geomat Insights, Llc Integral charge storage basement and wideband embedded decoupling structure for integrated circuit
US7667980B2 (en) * 2006-10-10 2010-02-23 International Business Machines Corporation Printed circuit boards for countering signal distortion
JP2008124105A (ja) * 2006-11-09 2008-05-29 Seiko Epson Corp 多層プリント配線板
JP4916300B2 (ja) * 2006-12-19 2012-04-11 新光電気工業株式会社 多層配線基板
JP5412029B2 (ja) * 2006-12-28 2014-02-12 株式会社日本マイクロニクス プローブユニット基板
WO2008133010A1 (ja) * 2007-04-12 2008-11-06 Nec Corporation フィルタ回路素子及び電子回路装置
US20160380522A1 (en) * 2011-08-10 2016-12-29 Lg Innotek Co., Ltd. Stator and EPS Motor Having the Same
US9433078B2 (en) * 2011-11-09 2016-08-30 Sanmina Corporation Printed circuit boards with embedded electro-optical passive element for higher bandwidth transmission
US8913401B2 (en) 2012-11-14 2014-12-16 Fuji Xerox Co., Ltd. Multilayer wiring board
CN104219868A (zh) * 2013-05-30 2014-12-17 英业达科技有限公司 防止静电放电的印刷电路板
TWI619302B (zh) * 2016-05-06 2018-03-21 明泰科技股份有限公司 傳輸線的阻抗匹配架構
JP6980174B2 (ja) * 2017-03-30 2021-12-15 株式会社アイシン プリント配線基板
KR20190027141A (ko) * 2017-09-06 2019-03-14 삼성전자주식회사 인쇄 회로 기판 어셈블리
KR102540353B1 (ko) * 2017-09-29 2023-06-07 삼성전자주식회사 인쇄 회로 기판 및 상기 인쇄 회로 기판을 포함하는 장치
JP7193510B2 (ja) * 2020-09-28 2022-12-20 矢崎総業株式会社 積層回路基板装置
CN113476674A (zh) * 2021-06-30 2021-10-08 江苏森宝生物科技有限公司 一种用于血液透析设备的电磁兼容方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849284A (en) * 1987-02-17 1989-07-18 Rogers Corporation Electrical substrate material
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
JP3167141B2 (ja) * 1991-04-16 2001-05-21 日本特殊陶業株式会社 集積回路用パッケージ
JP2846803B2 (ja) 1993-11-02 1999-01-13 三洋電機株式会社 多層配線基板
JPH07235775A (ja) 1994-02-21 1995-09-05 Mitsubishi Electric Corp 多層プリント配線基板
JP2638567B2 (ja) * 1995-06-08 1997-08-06 日本電気株式会社 多層配線基板
JPH09205283A (ja) * 1996-01-25 1997-08-05 Hitachi Ltd 半導体モジュール及びメモリモジュール
JPH09321433A (ja) 1996-05-29 1997-12-12 Oki Electric Ind Co Ltd 多層プリント配線板のバイアホール
US5796587A (en) * 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
US5856636A (en) * 1997-03-03 1999-01-05 Sanso; David W. Electronic circuit prototype wiring board with visually distinctive contact pads
US6191475B1 (en) * 1997-11-26 2001-02-20 Intel Corporation Substrate for reducing electromagnetic interference and enclosure
JP3206561B2 (ja) * 1998-10-01 2001-09-10 日本電気株式会社 多層配線基板
US6184477B1 (en) * 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes
JP3669219B2 (ja) * 1999-08-10 2005-07-06 日本電気株式会社 多層プリント配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173400A (ja) * 2004-12-16 2006-06-29 Canon Inc プリント配線板
JP4717431B2 (ja) * 2004-12-16 2011-07-06 キヤノン株式会社 プリント配線板

Also Published As

Publication number Publication date
JPH11330703A (ja) 1999-11-30
US6521843B1 (en) 2003-02-18

Similar Documents

Publication Publication Date Title
JP3201345B2 (ja) 多層プリント配線板
JP3669219B2 (ja) 多層プリント配線板
JPH023631Y2 (ja)
US20120193128A1 (en) Printed circuit board
JPH07272932A (ja) プリントインダクタ
JPH1041637A (ja) 高密度多層配線基板
JP6671551B1 (ja) 多層プリント基板
JPS58117701A (ja) 高周波ストリツプ線路
JPH04340795A (ja) プリント配線板
JPH097715A (ja) 重層基板の設計方法及び重層基板
JPH08298211A (ja) プリントインダクタ
JP2001339170A (ja) 多層配線基板
JP3872712B2 (ja) 多層配線基板
JP7465823B2 (ja) 配線基板
JP7536686B2 (ja) 配線基板
JPS60127797A (ja) 多層プリント配線基板
JP6980174B2 (ja) プリント配線基板
JP2022102596A (ja) 配線基板
JPH04340796A (ja) プリント配線板
JPH04306506A (ja) フラットケーブル
JPH0534139Y2 (ja)
US20070138645A1 (en) Semiconductor integrated circuit and semiconductor device having multilayer interconnection
JP2021100066A (ja) 配線基板
JPH0812974B2 (ja) アレイ空中線
JPS6298698A (ja) 多層配線板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010522

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees