JP2007250645A - 基板及び装置 - Google Patents

基板及び装置 Download PDF

Info

Publication number
JP2007250645A
JP2007250645A JP2006069174A JP2006069174A JP2007250645A JP 2007250645 A JP2007250645 A JP 2007250645A JP 2006069174 A JP2006069174 A JP 2006069174A JP 2006069174 A JP2006069174 A JP 2006069174A JP 2007250645 A JP2007250645 A JP 2007250645A
Authority
JP
Japan
Prior art keywords
wiring
substrate
integrated circuit
wirings
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006069174A
Other languages
English (en)
Inventor
Takashi Okano
貴史 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP2006069174A priority Critical patent/JP2007250645A/ja
Priority to PCT/JP2007/054924 priority patent/WO2007105716A1/ja
Publication of JP2007250645A publication Critical patent/JP2007250645A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09636Details of adjacent, not connected vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】多層積層基板に流れるリターン電流によって発生するノイズを低減することが目的とされる。
【解決手段】基板は、絶縁基板2、配線311,312、信号線321,322,331,332及びビア323,333,341,342を有する。配線311,312は、表面21aと表面21bとの間で、所定の方向90に絶縁基板2の一部である絶縁板202を介して積層される。信号線321,331は、表面21aに配され、配線311に対向して設けられている。信号線322,332は、表面21bに配され、配線312に対向して設けられている。ビア323は、信号線321,322を相互に接続する。ビア333は、信号線331,332を相互に接続する。ビア341,342は、絶縁板202に設けられ、配線311,312を相互に接続する。そして、ビア341はビア323に近接して設けられ、ビア342はビア333に近接して設けられる。
【選択図】図3

Description

本発明は、基板及び装置に関し、特に多層積層基板に関する。
集積回路が設けられる基板には、例えば多層積層基板が採用されている。多層積層基板は、内層にグランドプレーンと電源プレーンとが積層される。多層積層基板の積層方向についての表面には信号線が配される。
集積回路は、多層積層基板の上記表面に設けられる。そして、集積回路の電源端子は一の上記信号線を介して電源プレーンに、集積回路のグランド端子は他の上記信号線を介してグランドプレーンに、それぞれ接続される。
また、上記信号線が上記表面の両方に配されている場合であって、当該表面の一方に配された信号線と他方に配された信号線とを接続する場合には、例えば多層積層基板を当該表面の一方から他方へと貫通するビアが採用されている。
なお、ノイズ対策に関連する技術を以下に示す。
特許第3170797号公報 特許第3327714号公報 伊江夢、「高速・高密度実装時代におけるプリント板の最適EMC設計1 プリント板におけるEMC設計の基本」、EMC、ミマツコーポレーション、2005年1月、No.201、p.69−80
電流が上記信号線を上記表面の一方から他方へと接続線を介して流れた場合には、電源プレーン及びグランドプレーンの当該信号線と対向する部分にリターン電流が流れる。
しかし、電源プレーンとグランドプレーンとは絶縁板を介して積層されているので、リターン電流は、ビアに流れる電流に沿って流れることができない。よって、リターン電流は電源プレーン及びグランドプレーンの一方を、電源プレーンとグランドプレーンとの間に接続されたコンデンサのある位置まで一旦流れる。そして、リターン電流は、コンデンサを通って、電源プレーン及びグランドプレーンの他方へと流れた後、当該他方を信号線に沿って流れる。
このため、上記コンデンサがビア近傍にない場合には、リターン電流が、電源プレーン及びグランドプレーンの一方から他方へと流れる経路が長くなり、以ってノイズが発生しやすくなっていた。
本発明は上述した事情に鑑みてなされたものであり、多層積層基板に流れるリターン電流によって発生するノイズを低減することが目的とされる。
この発明の請求項1にかかる基板は、絶縁基板(2)と、前記絶縁基板の所定の方向(90)についての表面の一方(21a)と他方(21b)との間で、前記所定の方向に前記絶縁基板の一部(202)を介して積層される第1及び第2の配線(311,312)と、前記表面の前記一方及び前記他方のそれぞれに配される第1及び第2の信号線(321,322;331,332)と、前記第1及び前記第2の配線には接続せずに、前記第1及び前記第2の信号線を相互に接続する第1のビアの複数(323;333)と、前記第1及び前記第2の配線を相互に接続し、前記第1のビアの前記複数のそれぞれに近接して設けられる第2のビアの複数(341;342)とを備える。
この発明の請求項2にかかる基板は、請求項1記載の基板であって、前記第1及び前記第2の配線には接続せずに、前記表面(21a,21b)のいずれか少なくとも一方に配される第3の配線(35)を更に備える。
この発明の請求項3にかかる基板は、請求項1または請求項2記載の基板であって、前記第2のビアの前記複数(343)は、前記所定の方向(90)から見て格子状に配列される。
この発明の請求項4にかかる装置は、請求項1乃至請求項3のいずれか一つに記載の基板と、前記基板の前記表面(21a,21b)のいずれか少なくとも一方に設けられる集積回路(11)とを備え、前記集積回路は、前記集積回路側にある前記第1及び前記第2の配線(311,312)の一方に接続され、前記集積回路と当該一方の配線との前記所定の方向(90)についての距離(d)が1mm以下である。
この発明の請求項5にかかる装置は、請求項1乃至請求項3のいずれか一つに記載の基板と、前記基板の前記表面(21a,21b)のいずれか少なくとも一方に設けられる集積回路(11)と、前記集積回路と同じ前記表面に設けられて前記集積回路を囲む第4の配線とを備える。
この発明の請求項1にかかる基板によれば、第1及び第2の信号線のいずれか一方から他方へと第1のビアを通って電流が流れて、第1の配線及び第2の配線にリターン電流が生じても、リターン電流は当該第1のビアに最も近い位置にある第2のビアを通って第1の配線と第2の配線との間を流れるので、リターン電流の流れる経路が短くなり、以ってノイズの発生が低減される。
この発明の請求項2にかかる基板によれば、第1及び第2の配線に印加される電源電位とは異なる電源電位を第3の配線に印加することができる。
この発明の請求項3にかかる基板によれば、第2のビアが格子状に配置されるので、第1のビアを格子の位置以外で第1及び第2の配線と接触しないどの位置に設けても、第1のビアに対して近接する第2のビアが存在する。
この発明の請求項4にかかる装置によれば、集積回路と配線との間の距離が小さくなるので、集積回路及び配線のいずれか一方から他方へと流れる電界は、集積回路と配線との間を流れやすい。よって、当該電界に起因したノイズの漏れが低減できる。
この発明の請求項5にかかる装置によれば、集積回路で発生したノイズを第4の配線に流すことで、外部へのノイズの漏れが低減できる。しかも、集積回路の周囲で第4の配線の面積を広くすることができるので、ノイズの外部への漏れをより低減することができる。
図1は、本発明にかかる基板を概念的に示す上面図である。また、図2は、図1で示される位置A−Aでの断面を示す。図3は、当該基板の斜視図であり、後述する各層を、その積層方向に分離して示している。
基板は、絶縁基板2、配線311,312、信号線321,322,331,332及びビア323,333,341,342を有する。基板には、例えば集積回路11を設けることができる。図1及び図2では、集積回路11及びこれに接続される端子P11〜P14を有する素子1を基板の表面21aに設けた場合が示されている。
絶縁基板2は、絶縁板201〜203を有する。絶縁板203,202,201は、この順に所定の方向90について積層されている。なお、絶縁基板2の所定の方向90についての表面のうち、絶縁板201側を符号21aで、絶縁板203側を符号21bで表している。また、絶縁板201と絶縁板202との境界22、及び絶縁板202と絶縁板203との境界23を、それぞれ破線で示している。なお、図3では、表面21a,21b及び境界22,23が層として模式的に示されている。
配線311は、絶縁板201と絶縁板202との間に設けられている。配線312は、絶縁板202と絶縁板203との間に設けられている。この内容は、配線311,312は、表面21aと表面21bとの間で、所定の方向90に絶縁基板2の一部である絶縁板202を介して積層されると把握することができる。配線311,312には、例えばグランドプレーンが採用できる。
信号線321は、表面21aに配され、配線311に対向して設けられている。信号線322は、表面21bに配され、配線312に対向して設けられている。なお、図1〜3では、信号線321が、端子P11を介して集積回路11に接続されている。
ビア323は、信号線321,322を相互に接続する。具体的には、ビア323は、絶縁基板2を表面21a,21bのいずれか一方から他方へと所定の方向90に貫通し、ビア323の両端がそれぞれ信号線321,322に接続される。ただし、ビア323は、配線311,312には接続されない。例えば、配線311,312がプレーン状である場合には、図1〜3に示されるように配線311,312にはそれぞれ、ビア323を通すための間隙311a,312bが設けられる。
同様に、信号線331,332はそれぞれ、表面21a,21bに配されている。ビア333は、配線311,312には接続されずに、信号線331,332を相互に接続する。なお、図1〜図3では、配線311,312にはそれぞれ、ビア333を通すための間隙311b,312bが設けられている。また、信号線331が、端子P12を介して集積回路11に接続されている。
ビア341,342は、絶縁板202に設けられ、配線311,312を相互に接続する。そして、ビア341はビア323に近接して設けられ、ビア342はビア333に近接して設けられる。
かかる基板によれば、信号線321,322(331,332)のいずれか一方から他方へとビア323(333)を通って電流が流れて、配線311,312(331,332)にリターン電流が生じても、リターン電流はビア323(333)に最も近い位置にあるビア341(342)を通って配線311,312間を流れるので、リターン電流の流れる経路が短くなり、以ってノイズの発生が低減される。
上記効果を、図3を用いて具体的に説明する。なお、電流及びリターン電流が流れる経路及び方向を図3では矢印で示している。電流が、信号線321、ビア323及び信号線322をこの順に流れると、これに伴って、リターン電流が配線311,312及びビア341を流れる。つまり、リターン電流は、配線312の信号線322に対応する部分を、信号線322の電流とは反対の方向へとビア323の近傍の位置r1まで流れ、その後ビア341へと向かって流れる。ビア341の配線312側の一端341aに到達したリターン電流は、ビア341内を配線311側へと流れる。配線311に到達したリターン電流は、ビア341の他端341bから、配線311の信号線321に対向する部分であってビア323近傍の位置r2まで流れ、その後当該部分を信号線321の電流とは反対の方向へと流れる。このとき、リターン電流が流れるビア341はビア323の近傍にあるので、リターン電流が流れる経路のうち位置r1から位置r2までの長さが短くなる。よって、ノイズの発生が低減される。
電流が、信号線331、ビア333及び信号線332をこの順に流れた場合にも、リターン電流は発生する。しかし、上述したのと同様に、リターン電流は、ビア333近傍にあるビア342を流れるので、リターン電流が流れる経路が短くなり、以ってノイズの発生が低減される。
図4は、界面22を所定の方向90から見た図である。図4では、配線311,312を相互に接続するビア343の複数が、格子状に絶縁板202に設けられている。
かかる基板では、ビア343が格子状に配置されるので、ビア323,333を格子の位置以外で配線311,312と接触しないどの位置に設けても、ビア323,333に対して近接するビア343が存在し、以ってリターン電流の経路が短くなる。
図1に戻って、基板は配線35,36を更に備える。配線35は、端子P13を介して集積回路11に接続されている。配線36については、一端が端子P14を介して集積回路11に接続され、他端が、絶縁板201に設けられたビア335を介して配線311に接続されている。なお、図1で示される位置B−Bでの断面が図5に示されている。
かかる基板によれば、ビア341〜343によって相互に接続された配線311,312に印加される電源電位とは異なる電源電位を、配線35に印加することができる。例えば、配線35を電源ラインとし、配線311,312をグランドプレーンとすれば、電源ラインとグランドプレーンとの間に印加される電圧を集積回路11に供給することができる。
図1では更に、配線35が信号線321に隣接かつ並行して配されている。この場合、信号線321と配線35との間で生じる単位長さ当たりの寄生容量C1が、信号線321と配線311との間で生じる単位長さ当たりの寄生容量C2よりも小さいことが望ましい。なぜなら、配線321と配線35との間での静電結合が小さく、以って信号線321に載るノイズが配線35に与える影響が低減されるからである。なお、配線311がグランドプレーンである場合には、配線311に対して当該ノイズが載っても、配線311は電力容量が大きいと把握されるグランドに接続されるので、その影響は小さい。ここで、寄生容量C1は、信号線321と配線35との間を埋める物質の誘電率ε1、信号線321の所定の方向90についての厚みd1(図2)及び信号線321と配線35との間の距離δ2(図1)を用いて、ε1・d1/δ2で表される。また、寄生容量C2は、絶縁板201の誘電率ε2、所定の方向90から見た信号線321の延在方向に対する幅h1(図1)及び信号線321と配線311との間の距離δ1(図2)を用いて、ε2・h1/δ1と表される。
図5に示されるように、配線311がグランドに接続される場合には、集積回路11と配線311との所定の方向90についての距離dは、1mm以下であることが望ましい。なぜなら、集積回路11と配線311との間の距離dが小さいので、集積回路11及び配線311のいずれか一方から他方へと流れる電界は、集積回路11と配線311との間を流れやすく、以って当該電界に起因したノイズの漏れが低減できるからである。
図6は、基板の表面21aに設けられた集積回路11を概念的に示す上面図である。基板は、集積回路11と同じ表面21aに設けられたグランドパターン313を備える。グランドパターン313は、集積回路11を囲んでいる。
かかる態様によれば、集積回路11で発生したノイズをグランドパターン313に流すことで、外部へのノイズの漏れが低減できる。しかも、集積回路11の周囲でグランドパターン313の面積を広くすることができるので、ノイズの外部への漏れをより低減することができる。より望ましくは、グランドパターンの幅h2,h3は4mm以上である。
本発明にかかる、基板を概念的に示す上面図である。 図1で示される位置A−Aでの断面を概念的に示す図である。 基板を概念的に示す斜視図である。 界面22を所定の方向90から見た図である。 図1で示される位置B−Bでの断面を概念的に示す図である。 基板の表面21aに設けられた集積回路11を概念的に示す上面図である。
符号の説明
2 絶縁基板
11 集積回路
21a,21b 表面
90 所定の方向
311,312,35 配線
313 グランドパターン
321,322,331,332 信号線
323,333,341〜343 ビア
202 絶縁板(絶縁基板の一部)
d1 厚み
δ1,δ2,d 距離
h1 幅

Claims (5)

  1. 絶縁基板(2)と、
    前記絶縁基板の所定の方向(90)についての表面の一方(21a)と他方(21b)との間で、前記所定の方向に前記絶縁基板の一部(202)を介して積層される第1及び第2の配線(311,312)と、
    前記表面の前記一方及び前記他方のそれぞれに配される第1及び第2の信号線(321,322;331,332)と、
    前記第1及び前記第2の配線には接続せずに、前記第1及び前記第2の信号線を相互に接続する第1のビアの複数(323;333)と、
    前記第1及び前記第2の配線を相互に接続し、前記第1のビアの前記複数のそれぞれに近接して設けられる第2のビアの複数(341;342)と
    を備える、基板。
  2. 前記第1及び前記第2の配線には接続せずに、前記表面(21a,21b)のいずれか少なくとも一方に配される第3の配線(35)
    を更に備える、請求項1記載の基板。
  3. 前記第2のビアの前記複数(343)は、前記所定の方向(90)から見て格子状に配列される、請求項1または請求項2記載の基板。
  4. 請求項1乃至請求項3のいずれか一つに記載の基板と、
    前記基板の前記表面(21a,21b)のいずれか少なくとも一方に設けられる集積回路(11)と
    を備え、
    前記集積回路は、前記集積回路側にある前記第1及び前記第2の配線(311,312)の一方に接続され、
    前記集積回路と当該一方の配線との前記所定の方向(90)についての距離(d)が1mm以下である、装置。
  5. 請求項1乃至請求項3のいずれか一つに記載の基板と、
    前記基板の前記表面(21a,21b)のいずれか少なくとも一方に設けられる集積回路(11)と、
    前記集積回路と同じ前記表面に設けられて前記集積回路を囲む第4の配線(313)と
    を備える、装置。
JP2006069174A 2006-03-14 2006-03-14 基板及び装置 Pending JP2007250645A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006069174A JP2007250645A (ja) 2006-03-14 2006-03-14 基板及び装置
PCT/JP2007/054924 WO2007105716A1 (ja) 2006-03-14 2007-03-13 基板及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006069174A JP2007250645A (ja) 2006-03-14 2006-03-14 基板及び装置

Publications (1)

Publication Number Publication Date
JP2007250645A true JP2007250645A (ja) 2007-09-27

Family

ID=38509536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006069174A Pending JP2007250645A (ja) 2006-03-14 2006-03-14 基板及び装置

Country Status (2)

Country Link
JP (1) JP2007250645A (ja)
WO (1) WO2007105716A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135213A (ja) * 2007-11-29 2009-06-18 Mitsubishi Electric Corp プリント配線板
WO2009119562A1 (ja) * 2008-03-28 2009-10-01 日本電気株式会社 多層プリント配線基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3320017B2 (ja) * 1992-05-25 2002-09-03 株式会社日立製作所 モジュール構造体
JP3055136B2 (ja) * 1998-03-16 2000-06-26 日本電気株式会社 プリント回路基板
JP3201345B2 (ja) * 1998-05-13 2001-08-20 日本電気株式会社 多層プリント配線板
JP2000183541A (ja) * 1998-12-11 2000-06-30 Toshiba Iyo System Engineering Kk 多層プリント基板
JP2003163467A (ja) * 2001-05-14 2003-06-06 Fuji Xerox Co Ltd プリント配線基板及びプリント配線基板設計支援装置
JP2006013010A (ja) * 2004-06-23 2006-01-12 Aica Kogyo Co Ltd 多層プリント基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135213A (ja) * 2007-11-29 2009-06-18 Mitsubishi Electric Corp プリント配線板
WO2009119562A1 (ja) * 2008-03-28 2009-10-01 日本電気株式会社 多層プリント配線基板
US8304667B2 (en) 2008-03-28 2012-11-06 Nec Corporation Multilayer printed circuit board
CN101960934B (zh) * 2008-03-28 2013-01-23 日本电气株式会社 多层印刷配线基板
JP5201206B2 (ja) * 2008-03-28 2013-06-05 日本電気株式会社 多層プリント配線基板

Also Published As

Publication number Publication date
WO2007105716A1 (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
US10149379B2 (en) Multi-layered circuit board and semiconductor device
JP5201206B2 (ja) 多層プリント配線基板
JP2008153542A (ja) 多層配線基板
JP6140989B2 (ja) 多層基板、回路基板、情報処理装置、センサー装置、および通信装置
JP2013207149A (ja) トロイダルコイル
JP4854345B2 (ja) コンデンサシート及び電子回路基板
JP6504960B2 (ja) プリント基板
US20160133532A1 (en) Printed circuit board
JP6425632B2 (ja) プリント基板
JP2007250645A (ja) 基板及び装置
JP2013012528A (ja) プリント基板
JP4967164B2 (ja) 多層プリント配線板及びそれを用いた電子機器
JP2019096546A (ja) 平型配線構造
JP4893114B2 (ja) 多層配線基板
JP2009010273A (ja) プリント配線板の電源ノイズフィルタ構造
JP2015026747A (ja) 樹脂多層基板
JP6083143B2 (ja) チップインダクタ内蔵配線基板
JP6519630B1 (ja) 電流検出装置
JP5141806B2 (ja) 多層配線基板
JP2008211100A (ja) 多層プリント基板装置
JP2018137343A (ja) プリント配線板およびインバータ
JP2007335748A (ja) 多層基板
JP2005310895A (ja) 多層配線板
JP6406438B2 (ja) 回路基板
JP2009099855A (ja) 電気回路およびコンデンサ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070706

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071211