JP2007335748A - 多層基板 - Google Patents

Abstract

【課題】大電流パターン、大電流部品を有する多層基板において、更に進んだ大電流電子部品の表面実装化技術を実現し、基板の小型化、コスト低減を図ることを目的とするものである。
【解決手段】内部導電層と表面導電層とが絶縁層を介して互いに積層されてなる多層基板において、少なくとも一つの内部導電層と表面導電層とを並列に配置して大電流パターンを構成すると共に、上記大電流パターンの途中の上記表面導電層の細くなる箇所の前後に上記内部導電層と表面導電層とを接続するバイヤホールを形成したものである。
【選択図】図１

Description

この発明は、例えば自動四輪車用ＥＰＳ（パワーステアリング）用あるいはトランスミッション用のモータ制御等を行う大電流制御ＥＣＵにおいて、大電流パターンを配置した多層基板の改良に関するものである。

従来から高周波電流によるノイズ低減や電磁誘導の低減に関する多層基板構造は多数提案されている（特許文献１及び２を参照）。しかし、例えば自動四輪車用ＥＰＳ（パワーステアリング）用あるいはトランスミッション用等のモータ制御を行う大電流制御ＥＣＵにおいては、大容量の電子部品（トランジスタ等）を扱う多層基板の実用化が望まれるようになっている。

すなわち、この種プリント配線板においては、近年、３０〜６０Ａの電流、３０Ｖ以上の電圧に対処することが要求されるようになってきているが、導体層の厚さはその銅箔のエッチング加工の面から３５μｍまたは７０μｍが標準であり、また導体層の幅も基板の有効面積及び熱容量の制約から自ずと限界があり、基板に装荷される電子部品の電流容量も制約されていた。
このため、所定のパターンを形成した標準厚の導電層を、絶縁層を介してその両面に積層し、上記導電層をスルーホールにより並列に接続して、大電流制御素子と接続することにより、電流容量の大きなプリント基板を実現せんとするものが提案されている（特許文献３及び４を参照）。

ところが、これらは絶縁層を介して上下に同一回路パターンの導電層を配置するもので、基板を一方向（例えば表面）からみると重なって一本に見えるものである。この上下同一形状によって、電流が流れた場合ノイズの放射が抑制され、当該パターンの絶縁層の厚みを薄くできる効果は認められるものの、表面層には各種の電子部品が装填されるため、その表面導電層のパターン形状が制約されたままであり、これに対して内層は本来このような制約がなく比較的自由にパターン設計ができるにも拘らず表面層のパターン形状と同一としなければならないことから、基板電流容量の設計に自由度がなく、依然として電流容量の大型化には制約があった。

すなわち、表面導電層と同一パターンの内層の存在によりある程度大容量化は図られるものの、更に進んだ大電流電子部品の表面実装化に際しては、部品からの発熱による部品破壊や基板の焼損を避けるために、大電流パターン、大電流部品を放熱特性の良好な金属基板上に配置したり、あるいは容積の大きなヒートシンクを別途配置する等の設計になってしまい、基板の小型化を実現するまでには至っていないのが実情である。また制御信号回路は上記大電流部品を扱う金属基板とは別にガラスエポキシ製等の標準的な電子制御基板に設置する必要があった。

特開２０００−３０７２０３号公報 特開２００１−５３４４９号公報 特公平７−５４８７４号公報 特開２００１−２５１０６３号公報

ところが、このような従来の技術では、金属基板、ヒートシンク等の放熱部品にコストがかかることとなり、また電子筐体構造の複雑化、サイズの大型化の問題がある。
この発明は、上述のような課題を解決するためになされたもので、大電流パターン、大電流部品を有する多層基板において、更に進んだ大電流電子部品の表面実装化技術を実現し、基板の小型化、コスト低減を図ることを目的とするものである。

この発明は、内部導電層と表面導電層とが絶縁層を介して互いに積層されてなる多層基板において、少なくとも一つの内部導電層と表面導電層とを並列に配置して大電流パターンを構成すると共に、上記大電流パターンの途中の上記表面導電層の細くなる箇所の前後に上記内部導電層と表面導電層とを接続するバイヤホールを形成したことを特徴とするものである。

内層を含めた複数の導電層の大電流パターンを並列に配置することにより、大電流経路の断面積を確保し、かつ表面実装部品によりパターン配置スペースが確保できずに表面層のパターンが細くなる場合でも、バイヤホールを介してパターン耐量を確保することにより、大電流回路の面積の最小化すなわち基板の小型化を実現するものである。
また、ガラスエポキシ製等の標準的な電子制御基板上に上記大電流パターンを配置することが可能となり、基板のコストを低減することができる。

実施の形態１．
以下、図面を参照してこの発明の一実施形態について説明する。図１はこの発明の実施の形態１における多層基板の概略平面図、図２は図１のII―II線断面図である。
図１において、基板１はその一部のみを示しているがその表面にトランジスタ３、４等の大電流部品、及びコンデンサ５、６等の制御回路部品が配置されており、それらの空間を縫って大電流パターンを構成する表面導電層７が配設されている。図２から分かるように、基板１は絶縁層９を介して内部導電層８を有する多層基板構成となっており、上記内部導電層８の形状は図１の点線表示のように、上記表面導電層７の形状とは異なったものとなっている。

上記表面導電層と内部導電層８とは外部からの信号導入部となるコネクタでコネクタピン１０を介して並列接続される構成となっている。また、上記多層基板の各所に複数個のバイヤホール１１が配置され、例えばバイヤホール１１aでトランジスタ４との電気的接続がなされている。
また、上記表面導電層７のトランジスタ３及びコンデンサ５、６付近の大電流パターンは、その幅を確保するスペースが取れず極めて細いパターンが存在するが、その部分の内部導電層８は逆に幅広の形状とし、且つその細くくびれた部分にバイヤホール１１b、１１d及び細くくびれた部分の前後にバイヤホール１１cを配置することにより、分流を促進している。このようにすることにより、大電流は抵抗の配分により内部導電層８を主として流れるので容易にその大電流耐量を確保することができるものである。

実施の形態２．
図３はこの発明の実施の形態２における多層基板の概略平面図を示し、図中、図１と同一または相当部分には同一符号を付している。図３に示す実施の形態２における多層基板においては、上記表面導電層７と内部導電層８はコネクタ２部分、トランジスタ４の接続部分、トランジスタ及びコンデンサ５、６付近の表面層と内層との接続部分１１b、１１c、１１d以外の部分では、完全にずらして配置したものである。これにより大電流パターンの重なりが最小になるため、パターンの上下の絶縁層での放熱性を改善することが出来る。
このため、図示のように、大電流パターンが配設される基板と同一基板にそれと隣接する形で制御信号回路パターン２０を形成することができる効果がある。

実施の形態３．
図４はこの発明の実施の形態３〜５にて説明する実施態様に適用されるモータ駆動回路の一例を示す説明図であり、図中（a）はＨブリッジ回路を用いたモータ駆動回路例を、（b）は大電流部品であるトランジスタＦＥＴの具体的構成例を示す図であり、（c）はトランスミッション制御に使用した場合のモータＭに流れる電流波形の一例を示している。
このように構成されたＨブリッジ回路においては、ＦＥＴ１とＦＥＴ４を導通させることによりモータに大電流径路Ａを形成し、反対にＦＥＴ２とＦＥＴ３を導通させることによりモータＭに大電流径路Ｂを形成することにより、例えば（c）のようなモータ電流を流すようにされる。トランスミッション制御においては、モータＭへの通電時間は数１００ｍｓであり、ＥＰＳ制御の場合は数ｓ程度の時間幅である。

図５はこの発明の実施の形態３における多層基板例を示し、図４（a）の回路の一部パターン例を示している。図５（a）はその概略平面図を示し、（b）はそのＡ−Ａ線断面図を示している。図中、ＦＥＴ１（あるいはＦＥＴ４）とＦＥＴ２（あるいはＦＥＴ３）は、図４（a）の大電流径路Ａと大電流径路Ｂを構成し、互いに異なる時間帯に導通するトランジスタである。

図中、Ｙ１、Ｙ２は上記トランジスタＦＥＴ２（あるいはＦＥＴ３）を通じる大電流パターンであり、実線で示したＹ１は表面導電層、点線で示したＹ２は内部導電層である。図５（b）に示すように、上記Ｙ１とＹ２は互いにずらして配設される。一方、Ｘ１、Ｘ２は上記トランジスタＦＥＴ１（あるいはＦＥＴ４）を通じる大電流パターンであり、実線で示したＸ１は表面導電層、点線で示したＸ２は内部導電層である。また、上記Ｘ１とＸ２も互いにずらして配設されると共に、上記Ｘ１とＹ２は上下方向に重畳して配設されている。

以上のように構成された本実施形態による多層基板は、同一大電流径路Ａを構成する大電流パターンＸ１とＸ２、及び大電流径路Ｂを構成する大電流パターンＹ１とＹ２は互いに上下方向には重畳していないため、放熱特性が改善されると共に、同時に電流が流れない大電流パターンＸ１とＹ２のみが上下方向に重畳する構成であるため、放熱特性に影響することなくパターン構成を高密度化することができる。
実施の形態４．

図６はこの発明の実施の形態４における多層基板例を示し、図４（a）の回路の他の一部パターン例を示している。図６（a）はその概略平面図を示し、（b）はそのＡ−Ａ線断面図を示している。図中、ＦＥＴ１（あるいはＦＥＴ４）とＦＥＴ２（あるいはＦＥＴ３）は、実施の形態３と同一のものであり、図４（a）の大電流径路Ａと大電流径路Ｂを構成し、互いに異なる時間帯に導通するトランジスタである。図中、Ｙ１、Ｙ２は上記トランジスタＦＥＴ２（あるいはＦＥＴ３）を通じる大電流パターンであり、実線で示したＹ１は表面導電層、点線で示したＹ２は内部導電層である。

図６（b）に示すように、上記Ｙ１とＹ２は互いにずらして配設される。一方、Ｘ１、Ｘ２は上記トランジスタＦＥＴ１（あるいはＦＥＴ４）を通じる大電流パターンであり、実線で示したＸ１は表面導電層、点線で示したＸ２は内部導電層である。また、上記Ｘ１とＸ２も互いにずらして配設されると共に、上記Ｘ１とＹ２、及びＹ１とＸ２はそれぞれ上下方向に重畳して配設されている。

以上のように構成された本実施形態による多層基板は、同一大電流径路Ａを構成する大電流パターンＸ１とＸ２、及び大電流径路Ｂを構成する大電流パターンＹ１とＹ２は互いに上下方向には重畳していないため、放熱特性が改善されると共に、同時に電流が流れない大電流パターンＸ１とＹ２、Ｙ１とＸ２がそれぞれ上下方向に重畳する構成であるため、放熱特性に影響することなくパターン構成をより高密度化することができる。

実施の形態５．
図７はこの発明の実施の形態５における多層基板例を示し、図４（a）の回路を４層基板で構成した他の一部パターン例を示している。図７（a）はその概略平面図を示し、（b）はそのＡ−Ａ線断面図を示している。図中、ＦＥＴ１（あるいはＦＥＴ４）とＦＥＴ２（あるいはＦＥＴ３）は、実施の形態３及び４と同一のものであり、図４（a）の大電流径路Ａと大電流径路Ｂを構成し、互いに異なる時間帯に導通するトランジスタである。

図中、Ｙ１、Ｙ２は上記トランジスタＦＥＴ２（あるいはＦＥＴ３）を通じる大電流パターンであり、実線で示したＹ１は表面導電層、点線で示したＹ２は内部導電層（第２層）である。図７（b）に示すように、上記Ｙ１とＹ２は互いにずらして配設される。一方、Ｘ１、Ｘ２は上記トランジスタＦＥＴ１（あるいはＦＥＴ４）を通じる大電流パターンであり、実線で示したＸ１は内部導電層（第３層）、点線で示したＸ２は内部導電層（第４層）である。また、上記Ｘ１とＸ２も互いにずらして配設されると共に、上記Ｘ１とＹ１、及びＹ２とＸ２はそれぞれ上下方向に重畳して配設されている。なお、９a、９b、９cは絶縁層である。

以上のように構成された本実施形態による多層基板は、同一大電流径路Ａを構成する大電流パターンＸ１とＸ２を第３層と第４層に、また大電流径路Ｂを構成する大電流パターンＹ１とＹ２は第１層と第２層に配置し、しかも互いに上下方向には重畳していないため、放熱特性が改善されると共に、同時に電流が流れない大電流パターンＸ１とＹ１、Ｙ２とＸ２が一層置きにそれぞれ上下方向に重畳する構成であるため、放熱特性を更に改善すると共にパターン構成をより高密度化することができる。

図１はこの発明の実施の形態１における多層基板の概略平面図である。 図１のII―II線断面図である。 この発明の実施の形態２における多層基板の概略平面図である。 この発明の対象とするモータ駆動回路の一例を示す説明図である。 この発明の実施の形態３における多層基板例を示している。 この発明の実施の形態４における多層基板例を示している。 この発明の実施の形態５における多層基板例を示している。

符号の説明

１ 基板、 ２ コネクタ、
３〜６ 大電流部品、 ７ 表面導電層、
８ 内部導電層、 ９ 絶縁層、 １０ コネクタピン、
１１a〜１１c バイヤホール、 ＦＥＴ１〜ＦＥＴ４ トランジスタ。

Claims (6)

1. 内部導電層と表面導電層とが絶縁層を介して互いに積層されてなる多層基板において、少なくとも一つの内部導電層と表面導電層とを互いに並列に接続して大電流パターンを構成すると共に、上記大電流パターンの上記表面導電層の幅が細くなる箇所の前後に上記内部導電層と表面導電層とを接続するバイヤホールを形成したことを特徴とする多層基板。
2. 上記内部導電層と表面導電層とは、各層がバイヤホールで接続する箇所以外は互いに上下方向に重ならないように配置したことを特徴とする請求項１に記載の多層基板。
3. 互いに異なる時点に導通する少なくとも２つの大電流径路を備え、それぞれの大電流径路が内部導電層と表面導電層とから構成され、上記いずれか一方の大電流径路の表面導電層が他方の大電流径路の内部導電層と互いに上下方向に重なるように配置したことを特徴とする請求項１に記載の多層基板。
4. 互いに異なる時点に導通する少なくとも２つの大電流径路を備え、それぞれの大電流径路が内部導電層と表面導電層とから構成され、上記一方の大電流径路の表面導電層が他方の大電流径路の内部導電層と互いに上下方向に重なるように配置したことを特徴とする請求項１に記載の多層基板。
5. 上記２つの大電流径路を構成する内部導電層と表面導電層とがそれぞれ異なる層に配置されることを特徴とする請求項４に記載の多層基板。
6. 同一基板上に大電流パターンと制御パターンを配置したことを特徴とする請求項１〜５のいずれかに記載の多層基板。

Images