JP4209904B2 - 多層基板 - Google Patents
多層基板 Download PDFInfo
- Publication number
- JP4209904B2 JP4209904B2 JP2006167711A JP2006167711A JP4209904B2 JP 4209904 B2 JP4209904 B2 JP 4209904B2 JP 2006167711 A JP2006167711 A JP 2006167711A JP 2006167711 A JP2006167711 A JP 2006167711A JP 4209904 B2 JP4209904 B2 JP 4209904B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- large current
- pattern
- multilayer substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 37
- 239000010410 layer Substances 0.000 description 62
- 101150015217 FET4 gene Proteins 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- 101150073536 FET3 gene Proteins 0.000 description 5
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
このため、所定のパターンを形成した標準厚の導電層を、絶縁層を介してその両面に積層し、上記導電層をスルーホールにより並列に接続して、大電流制御素子と接続することにより、電流容量の大きなプリント基板を実現せんとするものが提案されている(特許文献3及び4を参照)。
この発明は、上述のような課題を解決するためになされたもので、大電流パターン、大電流部品を有する多層基板において、更に進んだ大電流電子部品の表面実装化技術を実現し、基板の小型化、コスト低減を図ることを目的とするものである。
また、ガラスエポキシ製等の標準的な電子制御基板上に上記大電流パターンを配置することが可能となり、基板のコストを低減することができる。
以下、図面を参照してこの発明の一実施形態について説明する。図1はこの発明の実施の形態1における多層基板の概略平面図、図2は図1のII―II線断面図である。
図1において、基板1はその一部のみを示しているがその表面にトランジスタ3、4等の大電流部品、及びコンデンサ5、6等の制御回路部品が配置されており、それらの空間を縫って大電流パターンを構成する表面導電層7が配設されている。図2から分かるように、基板1は絶縁層9を介して内部導電層8を有する多層基板構成となっており、上記内部導電層8の形状は図1の点線表示のように、上記表面導電層7の形状とは異なったものとなっている。
また、上記表面導電層7のトランジスタ3及びコンデンサ5、6付近の大電流パターンは、その幅を確保するスペースが取れず極めて細いパターンが存在するが、その部分の内部導電層8は逆に幅広の形状とし、且つその細くくびれた部分にバイヤホール11b、11d及び細くくびれた部分の前後にバイヤホール11cを配置することにより、分流を促進している。このようにすることにより、大電流は抵抗の配分により内部導電層8を主として流れるので容易にその大電流耐量を確保することができるものである。
図3はこの発明の実施の形態2における多層基板の概略平面図を示し、図中、図1と同一または相当部分には同一符号を付している。図3に示す実施の形態2における多層基板においては、上記表面導電層7と内部導電層8はコネクタ2部分、トランジスタ4の接続部分、トランジスタ及びコンデンサ5、6付近の表面層と内層との接続部分11b、11c、11d以外の部分では、完全にずらして配置したものである。これにより大電流パターンの重なりが最小になるため、パターンの上下の絶縁層での放熱性を改善することが出来る。
このため、図示のように、大電流パターンが配設される基板と同一基板にそれと隣接する形で制御信号回路パターン20を形成することができる効果がある。
図4はこの発明の実施の形態3〜5にて説明する実施態様に適用されるモータ駆動回路の一例を示す説明図であり、図中(a)はHブリッジ回路を用いたモータ駆動回路例を、(b)は大電流部品であるトランジスタFETの具体的構成例を示す図であり、(c)はトランスミッション制御に使用した場合のモータMに流れる電流波形の一例を示している。
このように構成されたHブリッジ回路においては、FET1とFET4を導通させることによりモータに大電流径路Aを形成し、反対にFET2とFET3を導通させることによりモータMに大電流径路Bを形成することにより、例えば(c)のようなモータ電流を流すようにされる。トランスミッション制御においては、モータMへの通電時間は数100msであり、EPS制御の場合は数s程度の時間幅である。
実施の形態4.
図7はこの発明の実施の形態5における多層基板例を示し、図4(a)の回路を4層基板で構成した他の一部パターン例を示している。図7(a)はその概略平面図を示し、(b)はそのA−A線断面図を示している。図中、FET1(あるいはFET4)とFET2(あるいはFET3)は、実施の形態3及び4と同一のものであり、図4(a)の大電流径路Aと大電流径路Bを構成し、互いに異なる時間帯に導通するトランジスタである。
3〜6 大電流部品、 7 表面導電層、
8 内部導電層、 9 絶縁層、 10 コネクタピン、
11a〜11c バイヤホール、 FET1〜FET4 トランジスタ。
Claims (3)
- 内部導電層と表面導電層とが絶縁層を介して互いに積層され、少なくとも一つの内部導電層と表面導電層とを互いに並列に接続して大電流パターンを構成すると共に、上記大電流パターンの上記内部導電層と表面導電層とを接続するバイヤホールを形成した多層基板において、上記バイヤホールは上記大電流パターンの表面導電層の幅が細くなる箇所の前後に形成すると共に、上記内部導電層と表面導電層とは、各層がバイヤホールで接続する箇所以外は互いに上下方向に重ならないように配置したことを特徴とする多層基板。
ことを特徴とする多層基板。 - 互いに異なる時点に導通する少なくとも2つの大電流径路を備え、それぞれの大電流径路が内部導電層と表面導電層とから構成され、上記いずれか一方の大電流径路の表面導電層が他方の大電流径路の内部導電層と互いに上下方向に重なるように配置したことを特徴とする請求項1に記載の多層基板。
- 上記2つの大電流径路を構成する内部導電層と表面導電層とがそれぞれ異なる層に配置されることを特徴とする請求項2に記載の多層基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006167711A JP4209904B2 (ja) | 2006-06-16 | 2006-06-16 | 多層基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006167711A JP4209904B2 (ja) | 2006-06-16 | 2006-06-16 | 多層基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007335748A JP2007335748A (ja) | 2007-12-27 |
JP4209904B2 true JP4209904B2 (ja) | 2009-01-14 |
Family
ID=38934906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006167711A Expired - Fee Related JP4209904B2 (ja) | 2006-06-16 | 2006-06-16 | 多層基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4209904B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5444619B2 (ja) * | 2008-02-07 | 2014-03-19 | 株式会社ジェイテクト | 多層回路基板およびモータ駆動回路基板 |
TWI573503B (zh) * | 2014-06-09 | 2017-03-01 | The Power Supply Path Structure of Soft Circuit Board |
-
2006
- 2006-06-16 JP JP2006167711A patent/JP4209904B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007335748A (ja) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8288658B2 (en) | Multilayer circuit board and motor drive circuit board | |
JP6407446B2 (ja) | 一体型電動パワーステアリング装置 | |
US8737075B2 (en) | Electronic component unit and manufacturing method thereof | |
JP2019080471A (ja) | 負荷駆動装置 | |
KR100598118B1 (ko) | 적층형 인쇄회로기판 | |
JPH11317582A (ja) | 多層配線基板およびその製造方法 | |
WO2015190424A1 (ja) | ノイズ抑制機能を有する多層プリント基板及びそれを用いた電動パワーステアリング装置用ecu基板 | |
JP2007128929A (ja) | メタルコア基板及びその製造方法並びに電気接続箱 | |
JP2009164577A (ja) | スプリアスrf放出能力/特性を制御できる積層印刷配線板 | |
JP4209904B2 (ja) | 多層基板 | |
JP2005191378A (ja) | プリント基板における放熱構造 | |
WO2018168504A1 (ja) | 部品実装体及び電子機器 | |
JP4479522B2 (ja) | 電子装置 | |
JP2009117409A (ja) | 回路基板 | |
JP2006344887A (ja) | プリント配線板およびその製造方法 | |
JP4761200B2 (ja) | コントローラ | |
JP6980059B2 (ja) | 電力変換装置 | |
JP2004327605A (ja) | プリント基板の接続構造 | |
JP2018137343A (ja) | プリント配線板およびインバータ | |
WO2023157719A1 (ja) | 回路構成体 | |
JP2000188448A (ja) | 配線基板及びその製造方法 | |
WO2023007546A1 (ja) | 電子装置及び電動パワーステアリング装置 | |
JP4351948B2 (ja) | プリント配線基板 | |
JP4069097B2 (ja) | 基板内蔵用電子部品、電子部品内蔵基板、および電子部品内蔵基板の製造方法 | |
JP5440440B2 (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081023 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4209904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |