JP5440440B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP5440440B2
JP5440440B2 JP2010177170A JP2010177170A JP5440440B2 JP 5440440 B2 JP5440440 B2 JP 5440440B2 JP 2010177170 A JP2010177170 A JP 2010177170A JP 2010177170 A JP2010177170 A JP 2010177170A JP 5440440 B2 JP5440440 B2 JP 5440440B2
Authority
JP
Japan
Prior art keywords
radiator
circuit board
layer
heat
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010177170A
Other languages
English (en)
Other versions
JP2012038892A (ja
Inventor
直人 吉冨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010177170A priority Critical patent/JP5440440B2/ja
Publication of JP2012038892A publication Critical patent/JP2012038892A/ja
Application granted granted Critical
Publication of JP5440440B2 publication Critical patent/JP5440440B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、多層構成の回路基板の内部層に発熱素子を設けることにより、当該発熱素子を回路基板に内蔵させるようにした電子装置に関し、たとえば複数のICを1つのパッケージにまとめるSIP(システムインパッケージ)に適用されるものである。
従来より、一般に、この種の電子装置は、樹脂などよりなる複数の層が積層されてなる回路基板と、回路基板における複数の層のうち最上部のものと最下部のものとの間に位置する内部の層に設けられて回路基板に内蔵されたLSIチップなどの発熱素子とを備えて構成されている(たとえば、特許文献1、2参照)。
ここで、発熱素子は、通常、当該内部の層に形成された素子用穴に配置されることにより、回路基板に内蔵される。そして、この発熱素子は、複数の層に設けられた他の電子部品やビア、さらには層間配線とともに電気的に接続されて回路を構成している。
このような素子内蔵型の回路基板を採用するメリットとしては、回路基板の表面に他の電子部品などを実装することができるため、その面積を有効に活用でき、装置の小型化が図りやすいということである。
しかし、回路基板内部に発熱素子を内蔵する構成のため、発熱素子の熱が基板内部にこもり、放熱性が悪くなる。その点を考慮して、上記特許文献1、2に示されるように、従来では、回路基板の最表層や、回路基板の外側にヒートシンクなどの放熱器を設け、この放熱器により放熱を行うようにしている。
特開2008−305937号公報 特開2009-290021号公報
しかしながら、回路基板の最表層や、回路基板の外側に放熱器を設ける構成では、回路基板の表面が放熱器によって占有されるので、当該表面における実装部品の搭載スペースや、各種端子および配線の形成スペース、いわゆる実装面積に制約が生じる。また、放熱器を外側に設ける場合、その分、装置の体格が増大してしまう。
本発明は、上記問題に鑑みてなされたものであり、多層構成の回路基板の内部層に発熱素子を設けることにより、当該発熱素子を回路基板に内蔵させるようにした電子装置において、放熱器による発熱素子の放熱を可能としつつ、装置の小型化および実装面積の確保を図るうえで適切な構成を実現することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、複数の層(11)が積層されてなる回路基板(10)と、回路基板(10)における複数の層(11)のうち最上部のものと最下部のものとの間に位置する内部の層に設けられることにより回路基板(10)に内蔵された発熱素子(20)および電子部品(30)と、回路基板(10)の表面に設けられた表面実装部品(50)と、を備え、発熱素子(20)、電子部品(30)および表面実装部品(50)は、電気的に接続されて電気回路を構成しており、回路基板(10)の内部の層のうち発熱素子(20)が配置されている層と隣り合う層には、発熱素子(20)の放熱を行う放熱器(40)が配置されることにより、放熱器(40)は回路基板(10)に内蔵されるとともに、当該隣り合う層の一端に対応する回路基板(10)の端面にて露出しており、回路基板(10)の内部にて発熱素子(20)は放熱器(40)に接触して放熱されるようになっていることを特徴とする。
それによれば、回路基板(10)の内部にて発熱素子(20)と放熱器(40)とが接触し、また、回路基板(10)の端面にて放熱器(40)が露出することで、発熱素子(20)の放熱が適切に行えるため、回路基板(10)の外部に別途放熱器を設けることが不要となる。
また、回路基板(10)の表面には、放熱器(40)による占有が無いので、実装部品の搭載スペースや、各種端子および配線の形成スペースを広く取れる。よって、本発明によれば、放熱器(40)による発熱素子(20)の放熱を可能としつつ、装置の小型化および実装面積の確保を図るうえで適切な構成を実現することができる。
また、請求項2に記載の発明では、請求項1に記載の電子装置において、放熱器(40)は、放熱器(40)が配置されている隣り合う層の一端、他端に対応する回路基板(10)の両端面にて露出していることを特徴とする。
それによれば、放熱器(40)の露出面積をより大きくすることができ、放熱性の向上に好ましい。
また、請求項3に記載の発明では、請求項1または請求項2に記載の電子装置において、放熱器(40)には、一端と他端が回路基板(10)の端面にて開口することで外部から流体が流通可能な通路としての空洞部(43)が設けられていることを特徴とする。
それによれば、放熱器(40)を外部の流体により冷却できるから、より放熱性が向上する。
また、請求項4に記載の発明では、請求項3に記載の電子装置において、放熱器(40)は、2枚の金属板(41、42)を貼り合わせてなるものであり、空洞部(43)は、一方の金属板(42)の表面に溝(43a)を形成し、溝(43a)を覆うように他方の金属板(41)を一方の金属板(42)に貼り付けることにより形成されたものであることを特徴とする。それによれば、空洞部(43)を容易に形成することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の実施形態に係る電子装置の概略断面図である。 図1に示される電子装置の外観図であり、(a)は上面図、(b)は(a)の左側面図、(c)は(a)の右側面図、(d)は(a)の上側面図、(e)は(a)の下側面図、(f)は(a)とは反対側の面である下面図である。 図1中の放熱器を当該放熱器が設けられている内部の層とともに示す概略平面図である。 放熱器の製造方法を示す工程図である。 上記実施形態に係る電子装置の製造方法の一具体例を示す工程図である。 図5に続く製造方法を示す工程図である。 上記実施形態の電子装置のマザーボードへの組み付け構造の一例を示す図であり、(a)は概略断面図、(b)は概略斜視図である。 放熱器の平面形状の他の実施形態を示す概略平面図である。 放熱器における空洞部の他の実施形態を示す概略平面図である。 放熱器における空洞部の他の実施形態を示す概略平面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図1は、本発明の実施形態に係る電子装置1の概略断面構成を示す図である。本電子装置1は、SIPはICチップ、コンデンサ、抵抗などのチップ部品を1つのICにまとめるため回路基板にこれら部品を内蔵してなるSIPとして構成されている。
また、図2は本電子装置1の外観図であり、(a)は上面図、(b)は(a)の左側面図、(c)は(a)の右側面図、(d)は(a)の上側面図、(e)は(a)の下側面図、(f)は(a)とは反対側の面である下面図である。
本実施形態の電子装置1は、大きくは、多層配線基板としての回路基板10を有し、その回路基板10の内部層に、発熱素子20やその他の電子部品30および放熱器40を内蔵するとともに、回路基板10の一方の板面である上面に表面実装部品50、他方の板面である下面に外部接続用の端子60を設けてなるものとして構成されている。
回路基板10は、複数の層11が積層されてなるものである。これら層11としては、一般的な多層配線基板を構成するものであればよく、たとえば液晶ポリマーなどの熱可塑性樹脂、エポキシ樹脂などの熱硬化性樹脂、あるいは、アルミナなどのセラミックなどが挙げられる。ここでは、図2に示されるように、各層11は矩形板状をなし、結果的に回路基板10も矩形板状を成している。
発熱素子20は、駆動時に発熱する電子素子であり、たとえばパワートランジスタなどを有するLSIチップなどのICチップ等が挙げられる。この発熱素子20は、回路基板10における複数の層11のうち最上部のもの、すなわち回路基板10の上面を構成する層11と、最下部のもの、すなわち回路基板10の下面を構成する層11との間に位置する内部の層11に設けられている。
ここでは、発熱素子20は、当該内部の層11に設けられた素子用穴11aの内部にはめ込まれるように配置されている。たとえば発熱素子20が矩形板状のICチップの場合、当該素子用穴11aも同じ空間形状の穴とされている。それにより、発熱素子20は、回路基板10に内蔵された状態とされている。
また、図1、図2に示されるように、回路基板10の内部の層11のうち発熱素子20が配置されている層11と隣り合う層11には、発熱素子20の放熱を行う放熱器40が配置されることにより、この放熱器40は回路基板10に内蔵されている。
ここでは、放熱器40が設けられている上記隣り合う層11には、当該隣り合う層11の厚さ方向を深さ方向とする放熱器用穴11bの内部にはめ込まれるように配置されている。
ここでは、放熱器40は、銅やアルミニウムなどの2枚の熱伝導性に優れた金属板41、42を貼り合わせてなる板状のものであり、放熱器用穴11bは、2層11を貫通して形成され且つ放熱器40と同じ空間形状の穴である。つまり、図1に示される放熱器40は、当該2層11と同等の板厚を有するものである。
そして、放熱器40は、当該隣り合う層11すなわち放熱器40が設けられている層11の一端、他端に対応する回路基板10の両端面、つまり、回路基板10における対向する側面にて露出している。
このとき、放熱器用穴11bは、放熱器40が設けられている当該隣り合う層11の一端から他端にわたって開口する穴として構成されている。それにより、回路基板10の両端面における放熱器40の露出が実現されている。
さらに言うならば、本実施形態では、板状をなす放熱器40の両板面は、放熱器40を挟む回路基板10の各層11により被覆されているものの、放熱器40の端面すなわち側面は、回路基板10の端面すなわち側面にて露出している。
そして、図1に示されるように、回路基板10の内部にて発熱素子20は、放熱器40に接触している。これら発熱素子20と放熱器40との接触については、単純に直接接触しているものでもよいし、熱伝導性に優れた金属ペーストやグリスなどを介して接触していてもよい。
これにより、発熱素子20から放熱器40への放熱が成されるようになっている。つまり、本実施形態の電子装置1においては、発熱素子20および放熱器40は、ともに回路基板10内部にて接触し放熱可能とされた状態で、回路基板10に内蔵されているものとされている。
さらに、本実施形態の放熱器40について、図3、図4も参照して述べる。図3は、放熱器40を当該放熱器40が設けられている内部の層11とともに示す概略平面図であり、図4は、放熱器40の製造方法を示す工程図であり、各ワークの側面図である。本実施形態では、図3に示されるように、放熱器40は矩形板状をなしている。
本実施形態では、図1〜図4に示されるように、放熱器40の放熱性を向上させるべく、放熱器40には、一端と他端が回路基板10の端面にて開口する空洞部43が設けられている。
この空洞部43は、外部から流体が流通可能な通路として構成されたものであり、その開口部から当該流体が内部に流れるものである。ここでは、空洞部43は、放熱器40が設けられている層11の一端から他端に向かって延びる複数本の直線状の通路がストライプ状に配置されたものとして構成されている。
ここで、図1、図4に示されるように、本実施形態の放熱器40は、2枚の金属板41、42を貼り合わせてなるものである。そして、空洞部43は、これら2枚の金属板41と42との間に形成されたものである。
具体的には、図4に示されるように、空洞部43は、一方の金属板42の表面に、エッチングや切削などによって溝43aを形成し(図4(a)、(b)参照)、その後、溝43aを覆うように、他方の金属板41を一方の金属板42に熱圧着などにより貼り付ける(図4(c)参照)ことにより形成される。これにより空洞部43を有する本実施形態の放熱器40が完成する(図4(d)参照)。
また、図1に示されるように、回路基板10には、その他の電子部品30が内蔵されているが、この電子部品30はたとえばチップコンデンサなどの受動部品であり、発熱素子20や放熱器40と同様、内部の層11に設けられた穴にはめ込まれて配置されたものである。
また、回路基板10の上面に搭載された表面実装部品50は、たとえばコンデンサ、抵抗、インダクタなどの素子であり、はんだや導電性接着剤などを介して搭載されている。また、回路基板10の下面に設けられた外部接続用の端子60は、たとえばはんだボールや金バンプなどである。電子装置1は、この端子60を介して外部のマザーボードなどに電気的に接続されるようになっている。
また、図1に示されるように、回路基板10の各層11には、一般的な導体ペーストやメッキなどにより形成されたビア12が設けられており、また、図示しないが、各層11の間には、たとえば銅箔をエッチングなどによりパターニングしてなる導体パターンとしての層間配線が設けられている。
そして、回路基板10における発熱素子20、その他の電子部品30、上下面の表面実装部品50、端子60は、これら回路基板10の内部のビア12や上記層間配線により電気的に接続されて電気回路を構成している。
ここで、放熱器40が設けられている層11には、当該放熱器40よりも回路基板10の上面側に位置する部品や配線と、下面側に位置する部品や配線や端子とを電気的に接続するためのビア12を設けることが必要である。そのため、図1、図3に示されるように、放熱器40は、当該放熱器40が設けられている層11よりも平面サイズが小さいものであり、当該層11には、ビア12が配置可能なスペースが確保されている。
ところで、本実施形態によれば、回路基板10の内部にて発熱素子20と放熱器40とが接触し、また、回路基板10の端面にて放熱器40が露出することで、発熱素子20の放熱が適切に行えるため、従来のように回路基板10の外部に別途放熱器を設けることが不要となる。
また、回路基板10の表面すなわち回路基板10の上面および下面には、放熱器40は露出せず、回路基板10の表面では当該放熱器40による占有が無い。そのため、当該表面においては、表面実装部品50の搭載スペースや、端子60、その他図示しない表面配線等の形成スペースを広く取れる。
さらに言うならば、回路基板10の下面においては、従来のような放熱用のサーマル端子が不要となるので、外部接続用の端子60のすべてを電気信号用の端子として使用することも可能である。もちろん、極力可能な範囲で、外部接続用の端子60の一部を、放熱器40とビア12を介して接続してなるサーマル端子として使用することを除外するものではない。
このように、本実施形態の電子装置1によれば、多層構成の回路基板10の内部に発熱素子20を内蔵してなる電子装置1において、放熱器40による発熱素子20の放熱を可能としつつ、装置の小型化および実装面積の確保を図るうえで適切な構成を実現することができる。
また、本実施形態によれば、放熱器40は、放熱器40が配置されている層11の一端、他端に対応する回路基板10の両端面にて露出しているから、放熱器40の露出面積をより大きくすることができ、放熱性の向上に好ましい。具体的には、回路基板10内部の発熱素子20の熱は、放熱器40に伝わり、当該放熱器40の露出面を介して外部に放熱される。
また、本実施形態では、放熱器40には、一端と他端が回路基板10の端面にて開口することで外部から流体が流通可能な通路としての空洞部43が設けられているので、空洞部43内を流通する外部の流体によって、放熱器40を冷却できるから、より放熱性が向上する。
なお、この流体としては、空気などのガスや、可能ならば水やオイルなどの液体であってもよい。そして、具体的には、発熱素子20の熱は、上記放熱器40の露出面だけでなく、空洞部43を流通する流体にも放熱されるので、放熱性の向上が図れる。
また、本実施形態では、放熱器40を、2枚の金属板41、42を貼り合わせてなるものとし、空洞部43を、一方の金属板42の表面に溝43aを形成し、溝43aを覆うように他方の金属板41を一方の金属板42に貼り付けることにより形成されたものとしているから、空洞部43の形成が容易となる。さらには、通路形状をたとえば蛇行形状とするなど、通路を様々な形状に変更することも容易である。
ここで、放熱器40の大きさは、電子装置1における各部品の温度限界、使用環境温度から導き出すことが可能である。例えば、発熱素子20が製品の保証温度よりも20℃高い温度まで作動するICチップの場合、図3に示されるようなストライプ状の空洞部43における溝の深さを0.5mmとしたとき、溝の幅は2mm程度とする。
この程度であれば、放熱器40の厚さと内蔵部品20、30の厚さとが同等となるため、回路基板10の形状与える影響も小さい。なお、後述する図7に示されるように、ファンなどを用いて強制空冷する場合には、上記の具体的サイズよりもさらに小型な放熱器40とすることができる。
また、従来の一般的な発熱素子内蔵型の回路基板において放熱器を設ける方法では、回路基板内部の発熱素子と放熱器とが直接接触するものではなく、たとえば回路基板を構成する樹脂の層が両者の間に介在し、その分の熱抵抗が存在するため、より大きな放熱器が必要となる。
しかし、本実施形態では、それに比べて、発熱素子20と放熱器40とが内部の層11を介することなく接触して、発熱素子20から放熱器40へ直接放熱できるため、放熱器40を小さくすることが可能である。
次に、本実施形態の電子装置1の製造方法の一具体例について、図5、図6を参照して述べておく。図5は、本製造方法を示す工程図であり、図6は、図5に続く製造方法を示す工程図である。これら図5、図6においては、各ワークを平面的に示している。なお、本製造方法は、多連基板として製造を進め、最後に多連基板をカットして個片化された1個の回路基板10を作製するものである。
まず、図5(a)に示されるように、放熱器40を境として回路基板10の上面側に位置する層11よりなる上段部100と、図5(b)に示されるように、放熱器40を境として回路基板10の下面側に位置する層11よりなる下段部200とを形成する。
たとえば、上段部100は、上記図1における放熱器40の他方の層41以上の層11を、放熱器40および表面実装部品50を除いた状態で積層してなるものであり、下段部200は、上記図1における放熱器40の一方の層42以下の層11を、放熱器40および端子60を除いた状態で積層してなるものである。
これら上段部100および下段部200は、たとえば、それぞれ各層11の表面に、貼り付けられた銅箔をパターニングして上記層間配線を形成するとともに、各層11に穴開け加工を行って発熱素子20やその他の電子部品30の配置やビア12の形成を行い、その後、各層11を、積層して貼り合わせることにより形成される。
ここで、上段部100および下段部200には、これら多連基板としての各段部100、200を1個の回路基板10の単位毎に区画するV溝300、および、各段部100、200に一体に連結された枠部400が設けられている。
一方で、図5(c)に示されるように、枠部40aで一体に連結された多連状態の放熱器40を用意する。この放熱器40は多連状態ではあるが、上記図4に示したように、2枚の金属板41、42を貼り合わせ、これら2枚の金属板41と42との間に空洞部43を形成したものである。
そして、図5(d)に示されるように、この多連状態の放熱器40を、上段部100と下段部200とで挟み込み、これら三者40、100、200を熱圧着により一体化する。なお、各層11の材質としては、上述のように、熱可塑性樹脂、熱硬化性樹脂、セラミックが可能であるが、各層11の貼り合わせ、圧着等については、各材質に応じた一般的な方法を採用することで、容易に行えることはもちろんである。
次に、図6(a)に示されるように、まず、両段部100、200から突出する放熱器40の枠部40aをカットして分断する。ここで、この枠部40aの切断面は、最終的には回路基板10の端面にて露出してもかまわない。
次に、図6(b)に示されるように、回路基板10の上面となる上段部100の上面に表面実装部品50を搭載する。続いて、両段部100、200の枠部400のカット、および、V溝300に沿ったカットを行う。これにより、上記図1において端子60を除く構成の回路基板10ができあがる。その後は、端子60を形成すれば、本実施形態の電子装置1ができあがる。
なお、上記図5、図6に示した製造方法では、放熱器40の枠部40aをカットした後、両段部100、200の枠部400をカットしたが、これら両枠部40a、400を同一工程で同時にカットするようにしてもよい。また、端子60の形成時期も、多連状態のワークにて行ってもよい。
そして、このようにして製造された電子装置1は、たとえばカーナビゲーションシステムを構成する電子装置として、当該システムのマザーボードなどに組み込まれる。図7は、本電子装置1のマザーボード500への組み付け構造の一例を示す図であり、(a)は概略断面図、(b)は概略斜視図である。
ここで、電子装置1は、マザーボード500上に端子60を介して接続される。また、この電子装置1およびマザーボード500は、筺体600に収納されている。そして、この筺体600には、電子装置1に対して強制空冷を行うためのファン700が設けられている。
図7に示されるように、このファン700は、電子装置1の放熱器40における空洞部43に外気を流通させるための風を発生するものである。そして、当該外気は図7中の矢印に示されるように、空洞部43を流通し、これにより、電子装置1における放熱性の向上が図られるようになっている。
(他の実施形態)
図8(a)、(b)は、放熱器40の平面形状の他の実施形態を示す概略平面図であり、放熱器40を当該放熱器40が設けられている内部の層11とともに示す概略平面図である。
上記図3にて述べたように、放熱器40は、当該放熱器40が設けられている層11よりも平面サイズが小さい板状であって、当該層11に、放熱器40の上下に位置する部品等を電気的に接続するためのビア12を配置するスペースがあればよい。
そこで、上記実施形態では、上記図3に示したように、放熱器40は矩形板状をなすものであったが、図8(a)に示されるように六角形板状であったり、図8(b)に示されるように台形板状であったりしてもよい。また、これら以外の多角形状、あるいは不定形などであってもよい。
また、図9は、放熱器40における空洞部43の他の実施形態を示す概略平面図である。上記実施形態では、図3に示したように、空洞部43は、放熱器40が設けられている層11の一端から他端に向かって延びる複数本の直線状の通路がストライプ状に配置されたものとして構成されていた。
ここで、この通路としての空洞部43は、当該空洞部43の両端が回路基板10の端面に開口することで外部の流体が流通するものであれば、その形状については特に限定されるものではない。たとえば、図9に示されるように、一方の金属板42の表面に島状の突起44を設け、この突起を覆うように他方の金属板41を貼り合わせることで、突起44と突起44の間に形成された空洞部43を流体が流れるような構成としてもよい。
また、図10も、放熱器40における空洞部43の他の実施形態を示す概略平面図である。上記実施形態では、放熱器40は、放熱器40が設けられている層11の一端、他端に対応する回路基板10の両端面にて露出しているが、図10に示されるように、放熱用穴11bの形状および位置を変更することにより、回路基板10の一端の端面のみにて放熱器40を露出させるようにしてもよい。
ここで、この場合、図10に示されるように、放熱器40内の空洞部43の両開口部を、当該放熱器40が露出する回路基板10の一端の端面に開口させるべく、空洞部43を折り返し形状とすればよい。
また、上記各実施形態では、放熱器40は空洞部43を有するものであったが、放熱性が確保されるならば、たとえば空洞部がない構成であってもよい。また、上記実施形態の放熱器40は2枚の積層された金属板41、42より構成されていたが、それ以外にも、単層の金属板よりなるものであってもよいし、3枚以上の積層された金属板よりなるものであってもよい。
また、電子装置の回路基板10としては、複数の層11が積層されてなるものであって、発熱素子20およびこれに接触する放熱器40が内部の層11に設けられており、回路基板10の端面にて放熱器40が露出しているものであればよく、発熱素子20や放熱器40の数、さらには、その他の回路基板内部の電子部品や配線、あるいは表面実装される部品や端子等については、適宜設計変更が可能である。
10 回路基板
11 回路基板の層
20 発熱素子
40 放熱器
41 他方の金属板
42 一方の金属板
43 空洞部
43a 溝

Claims (4)

  1. 複数の層(11)が積層されてなる回路基板(10)と、
    前記回路基板(10)における前記複数の層(11)のうち最上部のものと最下部のものとの間に位置する内部の層に設けられることにより前記回路基板(10)に内蔵された発熱素子(20)および電子部品(30)と、
    前記回路基板(10)の表面に設けられた表面実装部品(50)と、を備え、
    前記発熱素子(20)、前記電子部品(30)および前記表面実装部品(50)は、電気的に接続されて電気回路を構成しており、
    前記回路基板(10)の前記内部の層のうち前記発熱素子(20)が配置されている層と隣り合う層には、前記発熱素子(20)の放熱を行う放熱器(40)が配置されることにより、前記放熱器(40)は前記回路基板(10)に内蔵されるとともに、前記隣り合う層の一端に対応する前記回路基板(10)の端面にて露出しており、
    前記回路基板(10)の内部にて前記発熱素子(20)は前記放熱器(40)に接触して放熱されるようになっていることを特徴とする電子装置。
  2. 前記放熱器(40)は、前記放熱器(40)が配置されている前記隣り合う層の一端、他端に対応する前記回路基板(10)の両端面にて露出していることを特徴とする請求項1に記載の電子装置。
  3. 前記放熱器(40)には、一端と他端が前記回路基板(10)の端面にて開口することで外部から流体が流通可能な通路としての空洞部(43)が設けられていることを特徴とする請求項1または2に記載の電子装置。
  4. 前記放熱器(40)は、2枚の金属板(41、42)を貼り合わせてなるものであり、
    前記空洞部(43)は、一方の前記金属板(42)の表面に溝(43a)を形成し、前記溝(43a)を覆うように他方の金属板(41)を一方の前記金属板(42)に貼り付けることにより形成されたものであることを特徴とする請求項3に記載の電子装置。
JP2010177170A 2010-08-06 2010-08-06 電子装置 Expired - Fee Related JP5440440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010177170A JP5440440B2 (ja) 2010-08-06 2010-08-06 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010177170A JP5440440B2 (ja) 2010-08-06 2010-08-06 電子装置

Publications (2)

Publication Number Publication Date
JP2012038892A JP2012038892A (ja) 2012-02-23
JP5440440B2 true JP5440440B2 (ja) 2014-03-12

Family

ID=45850573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010177170A Expired - Fee Related JP5440440B2 (ja) 2010-08-06 2010-08-06 電子装置

Country Status (1)

Country Link
JP (1) JP5440440B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
JP5125242B2 (ja) * 2007-06-14 2013-01-23 株式会社トッパンNecサーキットソリューションズ 半導体素子の実装構造、印刷配線板及びその製造方法
JP5009085B2 (ja) * 2007-08-09 2012-08-22 新光電気工業株式会社 半導体装置
JP2010157663A (ja) * 2009-01-05 2010-07-15 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法

Also Published As

Publication number Publication date
JP2012038892A (ja) 2012-02-23

Similar Documents

Publication Publication Date Title
JP5692056B2 (ja) 多層プリント基板
US11075331B2 (en) Thermoelectric device having circuitry with structural rigidity
JP2009105394A (ja) 内部冷却構造を有する回路基板を利用した電気アセンブリ
CN106255308B (zh) 印刷基板和电子装置
JP2009105325A (ja) 半導体冷却装置
JP2007173680A (ja) 半導体装置
TWI555174B (zh) 功率模組
JP2010080572A (ja) 電子装置
JP4862871B2 (ja) 半導体装置
JP2009200212A (ja) プリント基板の放熱構造
CN111433909A (zh) 半导体装置
JP6249931B2 (ja) 回路基板、回路基板の放熱構造、回路基板の製造方法
KR100919539B1 (ko) 방열기판 및 그 제조방법
JP6381488B2 (ja) 回路基板
JP5884611B2 (ja) 電子装置
JP5440440B2 (ja) 電子装置
JP2012212831A (ja) 複合配線基板
CN112040629A (zh) 电路板及其制作方法
WO2018168504A1 (ja) 部品実装体及び電子機器
JP6686467B2 (ja) 電子部品放熱構造
JP2002110896A (ja) 積層型マルチチップパッケージ
JP6633151B2 (ja) 回路モジュール
JP4899903B2 (ja) プリント配線板、電子装置、およびプリント配線板の製造方法
JP4761200B2 (ja) コントローラ
JP4084814B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R151 Written notification of patent or utility model registration

Ref document number: 5440440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees