KR100919539B1 - 방열기판 및 그 제조방법 - Google Patents

방열기판 및 그 제조방법

Info

Publication number
KR100919539B1
KR100919539B1 KR1020070119864A KR20070119864A KR100919539B1 KR 100919539 B1 KR100919539 B1 KR 100919539B1 KR 1020070119864 A KR1020070119864 A KR 1020070119864A KR 20070119864 A KR20070119864 A KR 20070119864A KR 100919539 B1 KR100919539 B1 KR 100919539B1
Authority
KR
South Korea
Prior art keywords
heat sink
pattern
copper foil
heat
insulating layer
Prior art date
Application number
KR1020070119864A
Other languages
English (en)
Other versions
KR20090053170A (ko
Inventor
김병청
Original Assignee
김병청
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김병청 filed Critical 김병청
Priority to KR1020070119864A priority Critical patent/KR100919539B1/ko
Priority to TW097145272A priority patent/TW200939909A/zh
Priority to PCT/KR2008/006865 priority patent/WO2009066950A2/en
Publication of KR20090053170A publication Critical patent/KR20090053170A/ko
Application granted granted Critical
Publication of KR100919539B1 publication Critical patent/KR100919539B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09054Raised area or protrusion of metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0323Working metal substrate or core, e.g. by etching, deforming
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 냉각기판의 제조방법을 개시한다.
본 발명에 따른 방열기판은 식각에 의해 히트싱크 패턴이 형성된 방열판과, 상기 방열판의 식각 영역에 순차적으로 적층 구비되는 절연층 및 동박층과, 상기 히트싱크 패턴을 제외한 동박에 형성되는 회로패턴으로 구성된다.
이와 같이 구성되는 본 발명은 열전도성이 우수한 금속재의 방열판에 발열소자의 일면에 접촉될 수 있게 히트싱크 패턴을 형성하고 나머지 식각된 영역에 절연층과 동박을 적층한 뒤 회로패턴을 형성하므로 상기 방열판에 발열소자가 직접적으로 접촉되는 것에 의해 방열 성능의 향상을 도모할 수 있으며, 아울러 종전의 냉각팬이나 히트싱크 및 방열성 수지 등과 같은 방열수단을 사용하지 않으므로 소형화·박형화를 위한 설계의 자유도를 대폭적으로 높일 수 있을 뿐만 아니라 간소한 제조방법을 통한 경제적인 생산이 가능한 이점이 있다.

Description

방열기판 및 그 제조방법{HEAT-RADIATING SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 인쇄회로기판에 관한 것으로서, 더욱 상세하게는 기판의 제조공정에서 높은 열전도율을 지닌 냉각판을 일체로 구비시켜 방열 성능의 개선과 박형화를 위한 설계의 자유도를 높일 수 방열기판 및 그 제조방법에 관한 것이다.
일반적으로 인쇄회로기판(Printed Circuit Board)은 페놀수지 절연판 또는 에폭시수지 절연판 등의 일측면에 구리 등의 박판을 부착시킨 다음 회로의 배선 패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거)하여 필요한 회로를 구성하고 부품들을 부착 탑재시키기 위한 구멍을 뚫어 형성한 것으로서, 배선 회로면의 수에 따라 단면기판·양면기판·다층기판 등으로 분류되며 층수가 많을수록 부품의 실장력이 우수, 고정밀 제품에 채용된다.
이러한 인쇄회로기판에 고정된 많은 전자부품들 예컨대 파워 트랜지스터나 반도체 소자 등은 동작을 할 때 많은 전력을 소비하므로 그 표면이나 리드선으로부터 많은 열이 방출되며, 이러한 열에 의해 인쇄회로기판에 설치되는 각종 전자부품들이 열화되어 수명이 단축되거나 오동작을 일으키는 원인을 초래하였다.
특히 근래 들어, 전자부품 기술이 고도화됨에 따라 집적도가 높아지고 경량화되어 가고 있으며, 이러한 부품의 고집적화에 따른 부품의 발열문제가 심각하여 이에 대한 기술개발의 필요성이 절실히 요구되고 있다.
즉, 최근 들어 그 기능이 전자기기의 종류가 다양하고 복잡해짐에 따라 전자부품의 소모전력은 점점 증가하는 반면, 소형화 선호에 따라 제품의 크기는 더욱 더 작아지고 있는 추세이며, 이에 따라 전자부품의 단위면적 및 단위부피당 발열량은 급격하게 증가되고 있다. 따라서, 발열량이 많은 전력공급 모듈과 연산처리 부품 등의 분야에서는 냉각기술이 제품의 수명과 디자인 및 성능에 직결되는 중요한 요소가 되고 있다.
이를 해결하기 위하여 종래에는 인쇄회로기판에 별도의 히트싱크를 설치하거나 냉각팬을 이용하여 열방출을 도모하고 있으나, 이러한 전자부품의 냉각방식은 특정한 부품에 한정되어 있으므로 다양한 전자부품들이 설치되어 있는 경우 각 전자부품으로부터 방출되는 열들을 동시에 방출 할 수 없는 단점이 있었다.
삭제
그러나, 상술한 바와 같이 구성된 인쇄회로기판의 방열판은 각각의 전자소자의 리드가 관통하는 관통부가 독립적으로 형성된 구조를 가지고 제조가 상대적으로 난해하고 구조가 복잡하며, 특히 인쇄회로기판과 방열판을 각각 별도로 제조하고 이를 부착하는 구조를 가지고 있으므로 이들의 조립이 정확하게 이루어지지 않은 경우 리드 단자들이 방열판에 의해 단락되는 문제점을 가지고 있으므로 작업성이 매우 떨어져 양산성이 낮다. 또한 방열판이 단일의 몸체로 이루어져 있으므로 열 방출이 심한 전자부품으로부터 발생된 열이 타 전자부품으로 전도되는 현상이 있다.
특히, 상기와 같이 방열판을 부착한 인쇄회로기판은 전자제품의 소형화에 한계가 있는 단점이 있었다.
이러한 단점을 해소하기 위하여 고성능이면서 열발산율이 높은 칩을 패키지 형태로 실장하는 BGA 인쇄회로기판이 제안되었으며, 이때의 상기 BGA 인쇄회로기판은 패키지 아랫면에 볼 범프(bump)를 매트릭스 형상으로 배치한 표면실장형의 패키지를 총칭한 것으로서, 그 구성을 간략하게 살펴보면 인쇄회로기판에 캐비티를 형성하여 반도체칩이 장착될 수 있게 하고, 인쇄회로기판의 일측면으로 방열판을 부착 구성한다. 이때 상기 방열판은 그 일면에 반도체칩이 직접 접촉되는 것에 의해 열방출의 효과를 극대화시킬 수 있게 된다.
그러나, 상기와 같은 종래의 방열판 부착형 인쇄회로기판은 그 제조공정이 복잡하고, 실장되는 전자부품에 따라 방열판을 별도로 구비시켜야 할 뿐만 아니라 인쇄회로기판에 대한 전체적인 방열이 곤란하여 추가적으로 냉각팬이나 히트싱크 등의 추가적인 방열수단을 마련해야 하는 문제점이 있었다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창출된 것으로서, 본 발명의 목적은 인쇄회로기판의 제조과정에서 열전도성이 대단히 우수한 금속재의 방열판을 일체로 형성시킴으로써 별도의 냉각팬이나 히트싱크 또는 고가의 방열성 수지와 같은 방열수단을 배제하고도 회로기판 전체에 대한 균일한 방열 성능을 보장함과 동시에 박형화를 위한 설계의 자유도를 높일 수 있는 방열기판을 제공하는데 있다.
본 발명의 다른 목적은 방열판에 히트싱크 패턴을 형성한 뒤 식각된 나머지 부분에 회로패턴을 형성하는 간소한 제조공정을 통해 경제적인 대량양산이 가능한 방열기판의 제조방법을 제공하는데 있다.
상기의 목적을 실현하기 위한 본 발명의 바람직한 실시예에 따른 방열기판은 식각에 의해 히트싱크 패턴이 형성된 방열판과, 상기 방열판의 식각 영역에 순차적으로 적층 구비되는 절연층 및 동박층과, 상기 히트싱크 패턴을 제외한 동박에 형성되는 회로패턴을 포함하여 구성되는 것을 그 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 히트싱크는 그 상면으로 발열소자가 안착되게 대응되는 면적으로 돌출 형성되는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 히트싱크 패턴은 상기 회로패턴보다 높게 돌출 형성되는 것에 있다.
본 발명의 바람직한 실시예에 따른 방열기판의 제조방법은, 방열판을 식각하여 히트싱크 패턴을 형성하는 단계와, 절연층과 동박층에 상기 히트싱크 패턴에 대응되는 패턴홀을 형성하는 단계와, 상기 방열판의 식각 영역에 상기 패턴홀을 형성한 절연층과 동박층을 순차적으로 적층·라미네이팅 하는 단계와, 상기 방열판의 식각 영역상의 동박층에 회로패턴을 형성하는 단계로 구성되는 것을 그 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 히트싱크 패턴 형성단계는, 상기 방열판에 감광층을 형성하고 노광 및 현상하여 식각 영역을 형성하는 단계와, 상기 식각영역을 에칭하는 단계를 더 포함하는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 절연층과 동박층의 패턴홀 형성단계는, 드릴링 또는 펀칭에 의해 천공되어 형성되는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 회로패턴 형성단계는, 식각 및 비식각 영역 전체에 감광층을 형성하는 단계와, 상기 식각 영역을 노광하여 회로패턴 형성부를 현상하는 단계와, 상기 회로패턴 형성부를 식각하는 단계 그리고 상기 감광층을 제거하는 단계로 구성되는 것에 있다.나아가 본 발명은, 식각에 의해 히트싱크 패턴과 비 히트싱크 패턴 영역이 형성되고, 절연층과 동박층이 구비된 방열판; 상기 동박층에 형성되는 회로패턴; 이 포함되어 구비되고, 상기 히트싱크 패턴은 상면에 발열소자의 일측면과 면접촉될 수 있게 대응되는 접촉면이 형성되며, 발열소자의 리드선이 회로패턴에 전기적으로 연결되도록 구비되고, 상기 절연층은 절연수지 또는 절연필름으로 구비되며, 상기 동박층은 구리박판으로 구비되며, 상기 방열판은 구리 또는 알루미늄이 포함되어 구비되는 방열기판에 있어서, 상기 방열판의 히트싱크 패턴은, 방열판에 감광재가 도포되어 노광과 현상 과정 이후 식각과정과 감광재가 제거되는 과정에 의하여 형성되어 구비되며, 상기 절연층 및 동박층은 상기 방열판의 히트싱크 패턴과 위치적으로 분리되어 형성된 상기 방열판의 비 히트싱크 패턴 영역에 순차적으로 위치되고, 상기 절연층과 동박층이 상기 방열판의 비 히트싱크 패턴 영역에 접착재나 본딩쉬트에 의한 핫프레스에 의하여 적층되어 구비되고, 상기 절연층과 동박층에는 상기 히트싱크 패턴에 대응되는 패턴홀이 형성되어 구비되는 것을 특징으로 하는 방열기판이 제공될 수 있다.그리고 방열판에 대한 식각에 의하여 히트싱크 패턴과 비 히트싱크 패턴 영역이 형성되도록 하는 히트싱크 패턴 형성단계; 절연층과 동박층을 준비하고 상기 히트싱크 패턴에 대응되는 패턴홀이 각각 형성되도록 하는 절연층과 동박층의 패턴홀 형성단계; 상기 방열판의 비 히트싱크 패턴 영역에 상기 패턴홀이 형성된 절연층과 동박층이 순차적으로 적층되어 핫프레스 라미네이팅에 의하여 적층되도록 하는 단계; 상기 동박층에 회로패턴이 형성되도록 하는 회로패턴 형성단계가 포함되어 구성되고, 상기 회로패턴 형성단계는, 식각 및 비식각 영역 전체에 감광층을 형성하는 단계; 상기 식각 영역을 노광하여 회로패턴 형성부를 현상하는 단계; 상기 회로패턴 형성부를 식각하는 단계; 상기 감광층을 제거하는 단계가 포함되어 이루어지고, 절연층과 동박층의 패턴홀 형성단계는 드릴링 또는 펀칭에 의해 천공되어 형성되어 구비되는 방열기판의 제조방법에 있어서, 상기 히트싱크 패턴 형성단계는, 상기 방열판에 감광층을 형성하는 단계; 노광 및 현상하여 식각 영역을 형성하는 단계; 상기 식각영역을 에칭하는 단계; 감광층을 제거하는 단계가 포함되어 이루어지고, 상기 절연층 및 동박층은 상기 방열판의 히트싱크 패턴과 위치적으로 분리되어 형성된 상기 방열판의 비 히트싱크 패턴 영역에 순차적으로 위치되고, 상기 절연층과 동박층이 상기 방열판의 비 히트싱크 패턴 영역에 접착재나 본딩쉬트에 의한 핫프레스에 의하여 적층되어 구비되는 것을 특징으로 하는 방열기판의 제조방법가 제공될 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 방열기판 및 그 제조방법은, 열전도성이 우수한 금속재의 방열판에 발열소자의 일면에 접촉될 수 있게 히트싱크 패턴을 형성하고 나머지 식각된 영역에 절연층과 동박을 적층한 뒤 회로패턴을 형성하므로 상기 방열판에 발열소자가 직접적으로 접촉되는 것에 의해 방열 성능의 향상을 도모할 수 있으며, 아울러 종전의 냉각팬이나 히트싱크 및 방열성 수지 등과 같은 방열수단을 사용하지 않으므로 소형화·박형화를 위한 설계의 자유도를 대폭적으로 높일 수 있을 뿐만 아니라 간소한 제조방법을 통한 경제적인 생산이 가능한 이점이 있다.
따라서, 인쇄회로기판 전체에 균일한 방열 성능을 기대할 수 있으므로 실장된 전자부품의 성능과 수명을 안정되게 보장할 수 있을 뿐만 아니라 향후 개발될 고발열 전자부품에 대한 방열특성을 충족시킬 수 있는 산업상 대단히 유용한 효과가 있는 것이다.
도 1은 본 발명에 따른 방열기판 및 그 제조방법의 제조공정을 설명하기 위한 단면 모식도,
도 2는 본 발명에 의해 제조된 인쇄회로기판(pcb)을 나타낸 사시도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 방열기판 10 : 방열판
11 : 히트싱크 패턴 20 : 절연층
20h : 패턴홀 30 : 동박층
30h : 패턴홀 40 : 회로패턴
m : 발열소자
이하, 첨부된 도면을 참조하여 본 발명에 따른 방열기판 및 그 제조방법을 설명하면 다음과 같다.
먼저, 도면들 중 동일한 구성요소 또는 부품들은 가능한 동일한 참조부호로 나타내고 있음을 유의하여야 한다. 본 발명을 설명함에 있어 관련된 공지의 기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.
도 1은 본 발명에 따른 방열기판 및 그 제조방법의 제조공정을 설명하기 위한 단면 모식도이고, 도 2는 본 발명에 의해 제조된 인쇄회로기판(pcb)을 나타낸 사시도이다.
이에 나타내 보인 바와 같이 본 발명의 방열기판(1)은 열전도성이 우수한 금속판재로 제공되는 것으로 발열소자(m)가 안착되는 히트싱크 패턴(11)을 형성한 방열판(10)과, 상기 방열판(10)의 비 히트싱크 패턴 영역에 적층 구비되는 절연층(20) 및 동박층(30)과, 상기 비 히트싱크 패턴 영역에 형성되는 회로패턴(40)으로 구성된다.
방열판(10)은 열전도성이 우수하면서 가공이 용이하고 경제성이 높은 금속재가 사용되며, 바람직하게는 구리나 알루미늄 또는 이들 중 적어도 어느 하나 이상을 포함하는 합금이 사용될 수 있으며, 방열 성능에 따라 0.1~5mm의 두께로 구비될 수 있다.
이러한 방열판(10)은 발열소자(m)의 일면과 면접촉될 수 있도록 하는 형태의 히트싱크 패턴(11)을 형성하며, 이때의 상기 히트싱크 패턴(11)은 식각에 의해 형성된다.
여기서, 상기 히트싱크 패턴(11)을 형성하는 과정을 간략하게 살펴보면, 먼저 상기 방열판(10)에 감광재를 도포 또는 부착시켜 감광층(13)을 형성한다. 그리고, 상기 감광층(13)에 노광과 현상을 통해 식각 영역을 형성하고, 상기 식각영역을 식각(etching)한다. 여기서 상기 에칭에 의한 식각 깊이는 바람직하게 0.05~1.0mm가 되는 것이다. 끝으로 에칭이 완료된 뒤에는 감광층(13)을 제거한다.
이와 같은 공정에 의해 히트싱크 패턴(11)을 형성한 방열판(10)은, 상기 식각에 의해 히트싱크 패턴(11) 부분이 형성되며, 이 히트싱크 패턴(11)의 상면에 발열소자(m)의 저면이 면접촉되는 것에 의해 방열작용을 하는 것이다.
절연층(20)은 공지의 절연수지를 도포시켜 0.02~1.0mm의 두께로 형성한 것이고, 동박층(30)은 얇은 구리박판을 0.035 ~ 1.0mm의 두께로 형성한 것으로 이들 절연층(20)과 동박층(30)은 공지의 인쇄회로기판의 제조에 사용되는 것이어서 상세한 설명은 생략한다.
다만, 본 발명에서의 절연층(20)과 동박층(30)은 상기 방열판(10)의 비식각 영역에 일치되는 즉, 히트싱크 패턴(11)에 대응되는 패턴홀(20h,30h)을 형성한 것으로서, 이때의 상기 패턴홀(20h,30h) 형성 방법은 드릴링이나 펀칭 등의 가공방법으로 형성된다.
이와 같이 패턴홀(20h,30h)을 형성한 절연층(20)과 동박층(30)은 상기 방열판(10)의 식각 영역상에 순차적으로 적층된 상태에서 핫프레스 라미네이션(Hot Press Lamination)하는 것에 의해 일체로 구비되게 한다.여기서 핫 프레스 라미네이팅은 2개층(LAYERS)이상의 금속사이에 절연, 접착을 목적으로 접착재나 본딩쉬트(PRE PREG)를 넣고 핫프레스(HOT PRESS)기계로 열과 압력을 이용하여 적층 하는 인쇄회로기판 제조공정 중의 하나이다.
회로패턴(40)은 상기 방열판(10)의 식각 영역 즉, 히트싱크 패턴(11)이 형성되지 않은 영역에 절연층(20)과 함께 순차 적층 구비된 동박층(30)에 형성되는 것으로 공지의 기술에 의해 실시되어도 무방하다.
이를 간략하게 설명하면, 먼저 상기 방열판(10)의 식각 및 비식각 영역 전체에 대한 감광층을 형성한다. 이때, 상기 식각 영역에는 앞서 설명한 바와 같이 절연층(20)과 동박층(30)이 적층되어 있으므로 상기 동박층(30)의 상면으로 감광층이 형성된다.
이어서, 상기 식각 영역상의 감광층을 노광하여 회로패턴 형성부를 현상한다. 끝으로, 상기 회로패턴 형성부를 식각하고 감광층을 제거한다. 이후 공정은 공지의 인쇄회로기판의 제조공정과 대동소이하므로 상세한 설명은 생략한다.
이와 같은 공정에 의해 형성되는 회로패턴(40)은 상기 히트싱크 패턴(11)의 상면에 면접촉되게 구비되는 발열소자(m)의 리드선(ml)이 전기적으로 연결된다.
한편, 상기 회로패턴(40)과 상기 히트싱크 패턴(11)은 상면이 동일평면을 이루도록 구비되어도 무방하나 바람직하게는 상기 히트싱크 패턴(11)이 회로패턴(40)에 비해 높은 상면을 갖도록 형성되는 것이다.
상기와 같이 구성되는 본 발명의 방열기판의 제조방법을 도면을 참조하여 설명하면 다음과 같다.
첫째, 열전도성이 우수한 금속재로 구비되어 히트싱크 패턴(11)을 형성하기 위한 방열판(10)과, 이 방열판(10)의 비 히트싱크 패턴 영역에 순차적으로 적층 구비되는 것으로 후 공정에서 회로패턴(40)이 형성되는 절연수지 또는 절연필름으로 이루어진 절연층(20)과 얇은 구리박판으로 이루어진 동박층(30)을 각각 준비한다. (s10)
둘째, 상기 방열판(10)에 식각하여 히트싱크 패턴(11)을 형성한다. (S20a) 이때의 상기 히트싱크 패턴(11)은 후술할 회로패턴(40)과 위치 간섭되지 않도록 설계시 충분히 고려되어야 한다.
또한, 상기 방열판(10)에 대한 히트싱크 패턴(11) 형성과 동시에 상기 절연층(20)과 동박층(30)에 대한 드릴링 또는 펀칭을 통해 패턴홀(20h,30h)을 형성한다.(S20b) 이때의 상기 패턴홀(20h,30h)은 상기 히트싱크 패턴(11)과 대응되는 형상으로 천공되어야 한다.
셋째, 상기 방열판(10)의 비 히트싱크 패턴 영역 즉, 식각된 부분에 상기 패턴홀(20h,30h)을 형성한 절연층(20)과 동박층(30)을 순차적으로 적층시킨 뒤 라미네이팅 하여 일체화시킨다. (S30)
넷째, 상기 방열판(10)의 동박층(30) 형성 부분에 발열소자(m)가 전기적으로 연결될 수 있도록 하는 회로패턴(40)을 형성한다. (S40) 이때의 상기 회로패턴(40) 형성방법은 공지의 기술에 의해 실시되어도 무방하다.
상기와 같은 공정에 의해 제조되는 방열판(10)은 방열판(10) 상에 히트싱크 패턴(11)과 회로패턴(40)을 형성시키고, 상기 히트싱크 패턴(11)에 발열소자(m)가 안착되도록 형성함에 따라 실장되는 전자부품 즉, 발열소자(m)에서 발생되는 열을 신속하게 전도받아 방열작용을 실시하게 된다.
즉, 상기의 방열판(10)은 기판 전체의 단면적에 대응되는 면적으로 구비되면서 기판의 비 회로패턴 영역 상에 히트싱크 패턴(11)을 돌출 형성시키고, 이 히트싱크 패턴(11) 상에 발열소자(m)가 안착되도록 하고 있으므로 결과적으로 단면적 및 대류 열전달 면적을 최대한 확보할 수 있어 대량의 열을 대류작용에 의해 신속하게 방출시킬 수 있으며, 별도의 방열 구조물(히트싱크나 냉각팬 또는 방열성 수지)을 필요로 하지 않아 전자제품의 박형화 및 소형화에 대한 설계의 자유도를 높일 수 있다.
한편, 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.

Claims (7)

  1. 식각에 의해 히트싱크 패턴과 비 히트싱크 패턴 영역이 형성되고, 절연층과 동박층이 구비된 방열판; 상기 동박층에 형성되는 회로패턴이 포함되어 구비되고, 상기 히트싱크 패턴은 상면에 발열소자의 일측면과 면접촉될 수 있게 대응되는 접촉면이 형성되며, 발열소자의 리드선이 회로패턴에 전기적으로 연결되도록 구비되고, 상기 절연층은 절연수지 또는 절연필름으로 구비되며, 상기 동박층은 구리박판으로 구비되며, 상기 방열판은 구리 또는 알루미늄이 포함되어 구비되는 방열기판에 있어서,
    상기 방열판의 히트싱크 패턴은, 방열판에 감광재가 도포되어 노광과 현상 과정 이후 식각과정과 감광재가 제거되는 과정에 의하여 형성되어 구비되며,
    상기 절연층 및 동박층은 상기 방열판의 히트싱크 패턴과 위치적으로 분리되어 형성된 상기 방열판의 비 히트싱크 패턴 영역에 순차적으로 위치되고, 상기 절연층과 동박층이 상기 방열판의 비 히트싱크 패턴 영역에 접착재나 본딩쉬트에 의한 핫프레스에 의하여 적층되어 구비되고,
    상기 절연층과 동박층에는 상기 히트싱크 패턴에 대응되는 패턴홀이 형성되어 구비되는 것을 특징으로 하는 방열기판.
  2. 삭제
  3. 삭제
  4. 방열판에 대한 식각에 의하여 히트싱크 패턴과 비 히트싱크 패턴 영역이 형성되도록 하는 히트싱크 패턴 형성단계; 절연층과 동박층을 준비하고 상기 히트싱크 패턴에 대응되는 패턴홀이 각각 형성되도록 하는 절연층과 동박층의 패턴홀 형성단계; 상기 방열판의 비 히트싱크 패턴 영역에 상기 패턴홀이 형성된 절연층과 동박층이 순차적으로 적층되어 핫프레스 라미네이팅에 의하여 적층되도록 하는 단계; 상기 동박층에 회로패턴이 형성되도록 하는 회로패턴 형성단계가 포함되어 구성되고, 상기 회로패턴 형성단계는, 식각 및 비식각 영역 전체에 감광층을 형성하는 단계; 상기 식각 영역을 노광하여 회로패턴 형성부를 현상하는 단계; 상기 회로패턴 형성부를 식각하는 단계; 상기 감광층을 제거하는 단계가 포함되어 이루어지고, 절연층과 동박층의 패턴홀 형성단계는 드릴링 또는 펀칭에 의해 천공되어 형성되어 구비되는 방열기판의 제조방법에 있어서,
    상기 히트싱크 패턴 형성단계는,
    상기 방열판에 감광층을 형성하는 단계;
    노광 및 현상하여 식각 영역을 형성하는 단계;
    상기 식각영역을 에칭하는 단계;
    감광층을 제거하는 단계가 포함되어 이루어지고,
    상기 절연층 및 동박층은 상기 방열판의 히트싱크 패턴과 위치적으로 분리되어 형성된 상기 방열판의 비 히트싱크 패턴 영역에 순차적으로 위치되고, 상기 절연층과 동박층이 상기 방열판의 비 히트싱크 패턴 영역에 접착재나 본딩쉬트에 의한 핫프레스에 의하여 적층되어 구비되는 것을 특징으로 하는 방열기판의 제조방법.
  5. 삭제
  6. 삭제
  7. 삭제
KR1020070119864A 2007-11-22 2007-11-22 방열기판 및 그 제조방법 KR100919539B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070119864A KR100919539B1 (ko) 2007-11-22 2007-11-22 방열기판 및 그 제조방법
TW097145272A TW200939909A (en) 2007-11-22 2008-11-21 Heat-radiating substrate and method of manufacturing the same
PCT/KR2008/006865 WO2009066950A2 (en) 2007-11-22 2008-11-21 Heat-radiating substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070119864A KR100919539B1 (ko) 2007-11-22 2007-11-22 방열기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090053170A KR20090053170A (ko) 2009-05-27
KR100919539B1 true KR100919539B1 (ko) 2009-10-01

Family

ID=40668002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070119864A KR100919539B1 (ko) 2007-11-22 2007-11-22 방열기판 및 그 제조방법

Country Status (3)

Country Link
KR (1) KR100919539B1 (ko)
TW (1) TW200939909A (ko)
WO (1) WO2009066950A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220060943A (ko) 2020-11-05 2022-05-12 우리산전 주식회사 방열소재 소결체 제조방법
KR20220101523A (ko) 2021-01-11 2022-07-19 (주) 미래이피 방열기판 및 이의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233086B1 (ko) * 2012-09-04 2013-02-18 주식회사 썬닉스 엘이디 조명용 반사판 및 그의 제조 방법
KR102659135B1 (ko) * 2015-12-30 2024-04-18 엘지디스플레이 주식회사 피시비 기판 및 이를 포함하는 표시장치
US10381562B1 (en) * 2018-05-17 2019-08-13 Qualcomm Incorporated Method and apparatus for cooling of an electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021040A (ko) * 2002-09-02 2004-03-10 박종진 고출력 증폭기용 알에프 피씨비 기판 제조방법
KR20040086679A (ko) * 2003-04-03 2004-10-12 대한민국(서울대학교 총장) 다양한 단차 구조를 형성하기 위한 기판 식각 방법 및이를 이용한 3차원 마이크로시스템용 방열판 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391841A (en) * 1992-12-08 1995-02-21 Quick; Nathaniel R. Laser processed coatings on electronic circuit substrates
JP3906510B2 (ja) * 1997-03-19 2007-04-18 松下電器産業株式会社 電子部品搭載用放熱基板
JP4014549B2 (ja) * 2003-09-18 2007-11-28 富士電機システムズ株式会社 ヒートシンク及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021040A (ko) * 2002-09-02 2004-03-10 박종진 고출력 증폭기용 알에프 피씨비 기판 제조방법
KR20040086679A (ko) * 2003-04-03 2004-10-12 대한민국(서울대학교 총장) 다양한 단차 구조를 형성하기 위한 기판 식각 방법 및이를 이용한 3차원 마이크로시스템용 방열판 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220060943A (ko) 2020-11-05 2022-05-12 우리산전 주식회사 방열소재 소결체 제조방법
KR20220101523A (ko) 2021-01-11 2022-07-19 (주) 미래이피 방열기판 및 이의 제조방법
KR20240019052A (ko) 2021-01-11 2024-02-14 (주) 미래이피 방열기판 및 이의 제조방법

Also Published As

Publication number Publication date
WO2009066950A3 (en) 2009-07-09
TW200939909A (en) 2009-09-16
KR20090053170A (ko) 2009-05-27
WO2009066950A2 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
JP2010135713A (ja) チップ内蔵印刷回路基板及びその製造方法
JP2010073851A (ja) 半導体装置
KR100919539B1 (ko) 방열기판 및 그 제조방법
JP2009200212A (ja) プリント基板の放熱構造
JP5885630B2 (ja) プリント基板
JP2008124247A (ja) 部品内蔵基板及びその製造方法
CN111132476A (zh) 双面线路散热基板的制备方法
JP2008091814A (ja) 回路基板及び回路基板の製造方法
KR20120051992A (ko) 방열 기판 및 그 제조 방법, 그리고 상기 방열 기판을 구비하는 패키지 구조체
JP4507986B2 (ja) 部品内蔵モジュールの製造方法
JP6610497B2 (ja) 電子装置およびその製造方法
KR101259851B1 (ko) 칩 패키지 및 그 제조 방법
KR20160038359A (ko) 방열 구조체를 포함하는 회로기판
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP2019029622A (ja) 放熱基板及び放熱基板の製造方法
JP2014220305A (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
KR100771291B1 (ko) 방열기판 및 그 제조방법
JP6633151B2 (ja) 回路モジュール
JP2017130618A (ja) 電子部品放熱構造
KR20100125082A (ko) 메탈코어 인쇄회로기판
JP2007243079A (ja) 放熱型プリント配線板及びその製造方法
JP2006135202A (ja) 電子機器の放熱構造
KR100966341B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee