KR20040086679A - 다양한 단차 구조를 형성하기 위한 기판 식각 방법 및이를 이용한 3차원 마이크로시스템용 방열판 제조 방법 - Google Patents

다양한 단차 구조를 형성하기 위한 기판 식각 방법 및이를 이용한 3차원 마이크로시스템용 방열판 제조 방법 Download PDF

Info

Publication number
KR20040086679A
KR20040086679A KR1020030021033A KR20030021033A KR20040086679A KR 20040086679 A KR20040086679 A KR 20040086679A KR 1020030021033 A KR1020030021033 A KR 1020030021033A KR 20030021033 A KR20030021033 A KR 20030021033A KR 20040086679 A KR20040086679 A KR 20040086679A
Authority
KR
South Korea
Prior art keywords
region
substrate
mask pattern
etching
forming
Prior art date
Application number
KR1020030021033A
Other languages
English (en)
Inventor
주영창
윤민승
민홍석
Original Assignee
대한민국(서울대학교 총장)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대한민국(서울대학교 총장) filed Critical 대한민국(서울대학교 총장)
Priority to KR1020030021033A priority Critical patent/KR20040086679A/ko
Publication of KR20040086679A publication Critical patent/KR20040086679A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Micromachines (AREA)

Abstract

다양한 단차 구조를 형성하기 위한 기판 식각 방법과, 3차원 전자 패키지 또는 3차원 MEMS와 같은 3차원 마이크로시스템에 사용하기 적합한 방열판 제조 방법에 관하여 개시한다. 기판에 다양한 단차 구조를 형성하기 위하여, 기판상에 복수의 마스크 패턴을 차례로 적층한다. 상기 복수의 마스크 패턴중 최상부에 있는 마스크 패턴을 식각 마스크로 하여 상기 기판을 식각하고, 사용된 마스크 패턴을 제거한다. 이와 같이 복수의 마스크 패턴을 차례로 식각 마스크로 이용하는 기판 식각 및 마스크 패턴 제거를 반복하여 다양한 단차 구조 또는 기판을 관통하는 비아홀을 가지는 기판 구조체를 완성한다. 본 발명에 의하면 단순화된 공정에 의하여 공정 시간 및 단가를 절감할 수 있다. 또한, 3차원 전자 패키지 적층 및 소자 냉각용 방열판 제조를 일련의 공정에 의하여 구현할 수 있으며, 3차원 마이크로시스템의 제조 단가를 낮출 수 있다.

Description

다양한 단차 구조를 형성하기 위한 기판 식각 방법 및 이를 이용한 3차원 마이크로시스템용 방열판 제조 방법{Method of etching substrate for forming various steps thereon and method of manufacturing heat sink for 3-dimension microsystem}
본 발명은 기판 식각 방법 및 방열판 제조 방법에 관한 것으로, 특히 다양한 단차 구조를 형성하기 위한 기판 식각 방법과, 3차원 전자 패키지 또는 3차원 MEMS(micro-electromechanical system)와 같은 3차원 마이크로시스템에 사용하기 적합한 방열판 제조 방법에 관한 것이다.
오늘날 보다 많은 양의 정보를 보다 신속하게 처리하기 위해 전자 기기 및 부품의 성능 향상이 요구되고 있다. 따라서, 고성능 및 고신뢰성을 가지는 소자의 개발이 절실히 필요하게 되었다. 이러한 소자를 개발하는 데 있어서 두가지의 해결하여야 할 과제가 있다. 첫째는 수 많은 입출력 단자가 소자 내에 집적되어야 하는 것이고, 둘째는 칩이 고속화되면서 칩 내에서의 신호 지연보다 패키징에서의 신호 지연이 더 크게 된다는 점이다.
이들 과제를 해결하기 위해 기존의 2차원 전자 패키지 대신 3차원 전자 패키지 개발이 요구되었다. 3차원 전자 패키지는 2차원 전자 패키지보다 높은 집적도및 고속의 칩을 만들 수 있다는 장점이 있으나, 상대적으로 작은 표면적을 지닐 수 밖에 없다. 칩의 성능을 향상시키면 소자 내에 과도한 열이 발생된다. 그러나, 상대적으로 작은 표면적을 가지는 3차원 전자 패키지는 소내 내에서 발생하는 열을 효과적으로 방출하기 힘들다. 따라서, 3차원 전자 패키지 적층과 소자 냉각을 위한 방열판을 하나의 공정으로 구현할 수 있는 기술 개발이 필요하다.
또한, MEMS는 일반적으로 그 크기가 수 마이크로미터 내지 수 밀리미터 범위에 해당하는 극소형 부품들로 이루어진 시스템을 지칭하는 것으로서, 전기적 부품들 및 기계적 부품들이 결합된 집적화된 마이크로 소자 또는 시스템을 말한다. 현재, MEMS는 소형이며 이동성이 높고 효율적인 열역학적 에너지 시스템이라는 점에서 그 시장이 점점 더 확대되어 가고 있는 추세에 있다. 또한, MEMS의 구조 및 기능의 중요성 이외에도 그 제작 기술도 매우 중요한 요소가 되고 있다.
상기한 바와 같은 3차원 전자 패키지 및 3차원 MEMS의 경우, 실리콘 웨이퍼로 이루어지는 기판위에 다양한 모양의 구조체를 제작해야 하며, 이를 위하여는 기존의 기판 관통 식각 기술 뿐 만 아니라 다양한 단차를 가지는 구조를 제작할 필요가 있다.
도 1a 내지 도 1f는 종래 기술에 따라 기판상에 다양한 단차 구조, 또는 다양한 단차 및 관통 비아를 동시에 가지는 구조를 형성하기 위한 기판 식각 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 실리콘 웨이퍼와 같은 기판(10) 위에 포토레지스트막을 코팅한 후 반도체 소자의 제조 공정에서 일반적으로 사용하는 노광 공정 및 현상공정에 의해 상기 기판(10)의 일부(10a)를 노출시키는 포토레지스트 패턴(12)을 형성한다.
도 1b를 참조하면, 상기 포토레지스트 패턴(12)을 식각 마스크로 하여 건식 식각 방법에 의하여 상기 기판(10)을 식각하여 상기 기판(10)에 트렌치 형상의 리세스 영역(14)을 형성한다.
도 1c를 참조하면, 상기 리세스 영역(14)의 저면에서 더 이상 식각이 이루어지지 않도록 하기 위하여 상기 리세스 영역(14)의 저면에 금속층 또는 실리콘 산화막으로 이루어지는 식각방지층(20)을 형성한다.
도 1d를 참조하면, 상기 포토레지스트 패턴(12)을 노광 공정 및 현상 공정에 의해 패터닝하여 상기 기판(10)의 일부(10a) 즉 식각 대상 부분을 노출시키는 변형된 포토레지스트 패턴(12a)을 형성한다. 그리고, 상기 기판(10)의 뒷면에 식각 정지층(30)을 형성한다.
도 1e를 참조하면, 상기 변형된 포토레지스트 패턴(12a)을 식각 마스크로 하여 상기 식각 정지층(30)이 노출될 때까지 상기 기판(10a)을 건식 식각하여 상기 기판(10)을 관통하는 비아홀(32)을 형성한다.
도 1f를 참조하면, 상기 변형된 포토레지스트 패턴(12a)을 스트립하여 제거하고, 상기 식각 방지층(20) 및 식각 정지층(30)을 제거하여 원하는 구조체를 완성한다.
상기와 같은 종래 기술에 따른 기판 식각 방법에 따라 기판에 다양한 단차 구조를 형성하는 경우, 식각 마스크를 이용한 식각 공정에 의하여 소정 깊이를 가지는 리세스 영역을 형성한 후, 상기 리세스 영역과는 다른 단차를 가지는 다른 리세스 영역 또는 관통 비아홀을 형성하기 위하여 상기 리세스 영역이 더 이상 식각되지 않도록 식각 방지층을 형성하는 단계, 또 다른 식각 마스크를 형성하는 단계, 및 이를 이용한 식각 단계로 구성되는 일련의 공정들을 행하여야 한다. 즉, 기판에 형성하여야 할 단차의 수에 따라 상기한 일련의 공정들을 반복하여야 하므로 공정수가 증가되는 문제점이 있다. 또한, 단차 수가 증가하게 될수록 상기한 일련의 공정들을 수 차례의 반복하면서 장시간의 제작 시간을 요하게 되며, 그에 따라 공정 단가도 상승하게 된다.
본 발명의 목적은 상기한 바와 같은 종래 기술에서의 문제점을 해결하고자 하는 것으로, 제작 시간을 단축할 수 있고 공정 단가를 절감시킬 수 있도록 단순화된 공정에 기판에 다양한 단차 구조를 형성할 수 있는 기판 식각 방법을 제공하는 것이다.
본 발명의 다른 목적은 단순화된 공정 및 적은 공정 수에 의하여 기판에 다양한 단차 구조를 형성함으로써 고성능, 고집적 마이크로시스템을 구성하는 소자들의 냉각 수단을 용이하게 구현할 수 있는 3차원 마이크로시스템용 방열판 제조 방법을 제공하는 것이다.
도 1a 내지 도 1f는 종래 기술에 따른 기판 식각 방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2e는 본 발명의 제1 실시예에 따른 기판 식각 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 3a 내지 도 3g는 본 발명의 제2 실시예에 따른 기판 식각 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 4a 및 도 4b는 본 발명에 따른 방법에 의하여 형성된 냉각용 방열판을 3차원 전자 패키지에 적용한 예를 도시한 것으로, 도 4a는 본 발명에 따른 방법에 의하여 형성된 방열판을 가지는 3차원 전자 패키지의 사시도이고, 도 4b는 도 4a의 4B - 4B선 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판, 100a: 제1 영역, 100b: 제2 영역, 100c: 제3 영역, 102: 제1 면, 112: 제1 마스크 패턴, 114: 제2 마스크 패턴, 116: 제3 마스크 패턴, 120: 얕은리세스 영역, 132: 제1 리세스 영역, 134: 제2 리세스 영역, 142: 제3 리세스 영역, 144: 제4 리세스 영역, 146: 제5 리세스 영역, 200: 기판, 200a: 제1 영역, 200b: 제2 영역, 202: 제1 면, 204: 제2 면, 210: 실리콘 산화막, 210a: 제1 마스크 패턴, 220: 포토레지스트 패턴, 230: 제2 마스크 패턴, 240: 얕은 리세스 영역, 250: 식각 정지층, 262: 리세스 영역, 264: 비아홀.
상기 목적을 달성하기 위하여, 본 발명에 따른 기판 식각 방법에서는 기판의 제1 면에서 선택되는 제1 영역을 노출시키는 제1 홀이 형성된 제1 마스크 패턴을상기 기판상에 형성한다. 상기 기판상의 제1 영역 내에 포함되는 제2 영역을 노출시키는 제2 홀이 형성된 제2 마스크 패턴을 제1 마스크 패턴 및 상기 기판상의 제1 영역 위에 형성한다. 상기 제2 마스크 패턴을 식각 마스크로 하여 상기 기판을 식각하여 제2 영역에 제1 리세스 영역을 형성한다. 상기 제1 마스크 패턴을 식각 마스크로 하여 상기 제1 리세스 영역이 형성된 기판을 식각하여 상기 제1 영역 및 제2 영역에 각각 서로 다른 단차를 가지는 제2 및 제3 리세스 영역을 형성한다.
상기 제1 마스크 패턴 및 제2 마스크 패턴은 각각 서로 다른 물질로 형성된다. 또한, 상기 제2 마스크 패턴의 제2 홀은 상기 제1 마스크 패턴의 제1 홀과 같거나 더 작은 폭을 가지도록 형성된다.
상기 제1 리세스 영역 형성 단계와 상기 제2 및 제3 리세스 영역 형성 단계에서는 각각 상기 기판을 DRIE (deep reaction ion etching) 방법을 이용한다.
본 발명에 따른 기판 식각 방법은 상기 제1 리세스 영역을 형성하기 전에 상기 기판상의 제2 영역 내에 포함되는 제3 영역을 노출시키는 제3 마스크 패턴을 상기 제2 마스크 패턴 및 상기 기판상의 제2 영역 위에 형성하는 단계와, 상기 제3 마스크 패턴을 식각 마스크로 하여 상기 기판을 식각하여 상기 제3 영역에 얕은 리세스 영역을 형성하는 단계를 더 포함할 수 있다.
또한, 본 발명에 따른 기판 식각 방법은 상기 제1 리세스 영역을 형성한 후 상기 기판의 제1 면과 반대측인 제2 면 위에 식각 정지층을 형성하는 단계를 더 포함할 수 있다. 이 때, 상기 제2 및 제3 리세스 영역 형성 단계에서는 상기 제3 리세스 영역이 관통 비아를 구성하도록 상기 제2 영역에서 상기 식각 정지층이 노출될 때까지 상기 기판을 관통식각한다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 방열판 형성 방법에서는 단위 소자를 형성하기 위한 제1 면과, 상기 제1 면의 반대측인 제2 면을 가지는 기판을 준비한다. 상기 기판의 제2 면에 서로 다른 단차를 가지는 복수의 리세스 영역을 형성한다. 상기 복수의 리세스 영역을 형성하기 위하여, 먼저 상기 제2 면의 제1 영역을 노출시키는 제1 마스크 패턴을 상기 기판의 제2 면 위에 형성한다. 상기 제1 영역중에서 선택되는 제2 영역을 노출시키도록 상기 제1 영역의 일부와 상기 제1 마스크 패턴을 덮는 제2 마스크 패턴을 상기 기판의 제2 면 위에 형성한다. 상기 제2 마스크 패턴을 식각 마스크로 하여 상기 기판의 제2 영역을 일부 식각한다. 상기 제1 마스크 패턴을 식각 마스크로 하여 상기 일부 식각된 제2 영역 및 상기 제1 영역을 식각한다.
상기 복수의 리세스 영역을 형성하는 단계는 상기 기판의 제1 면에 단위 소자를 형성하기 전 또는 후에 행해질 수 있다.
상기 일부 식각된 제2 영역 및 상기 제1 영역을 식각하는 단계에서는 상기 제1 영역에 제1 깊이를 가지는 제1 리세스 영역을 형성하고 상기 제2 영역에 상기 제1 깊이보다 깊은 제2 깊이를 가지는 제2 리세스 영역을 형성할 수 있다.
또는, 상기 일부 식각된 제2 영역 및 상기 제1 영역을 식각하는 단계에서는 상기 제2 영역에 상기 기판을 관통하는 비아홀을 형성할 수 있다. 이 경우, 상기 일부 식각된 제2 영역 및 상기 제1 영역을 식각하기 전에 상기 기판의 제1 면 위에 식각 정지층을 형성한다.
본 발명에 의하면, 형성하고자 하는 단차 수에 따라 매 번 포토리소그래피 공정에 의하여 식각 마스크 패턴을 형성하고 이를 이용하여 마스크 패턴을 형성하는 것을 반복할 필요 없이, 복수의 마스크 패턴을 먼저 차례로 형성한 후, 기판 식각 과정에서 상기 마스크 패턴들을 하나씩 제거해 나가면서 다양한 단차를 가지는 기판 구조체를 제작하므로, 공정이 단순화되고, 공정 시간 및 단가를 절감할 수 있다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.
다음에 예시하는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 첨부 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다.
도 2a 내지 도 2e는 본 발명의 제1 실시예에 따른 기판 식각 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 2a를 참조하면, 기판(100)의 주면에 따라 연장되는 제1 면(102) 위에 제1 마스크 패턴(112)을 형성한다. 상기 제1 마스크 패턴(112)에는 상기 제1 면(102)에서 선택되는 제1 영역(100a)을 노출시키는 복수의 제1 홀이 형성되어 있다.
상기 제1 마스크 패턴(112) 위에 제2 마스크 패턴(114)을 형성한다. 상기 제2 마스크 패턴(114)은 상기 제1 마스크 패턴(112)과는 다른 물질로 이루어진 것으로, 상기 제1 마스크 패턴(114)에는 상기 기판(100)상의 제1 영역(100a) 내에 포함되는 제2 영역(100b)을 노출시키는 복수의 제2 홀이 형성되어 있다. 상기 제2 홀은 상기 제1 홀과 같거나 더 작은 폭으로 형성될 수 있으며, 따라서 상기 제2 마스크 패턴(114)에 의하여 상기 제1 마스크 패턴(112) 및 상기 기판(100)상의 제1 영역(100a)의 일부가 덮이게 된다.
상기 제2 마스크 패턴(114) 위에 제3 마스크 패턴(116)을 형성한다. 상기 제3 마스크 패턴(116)은 상기 제2 마스크 패턴(114)과는 다른 물질로 이루어진다. 상기 제3 마스크 패턴(116)에는 상기 기판(100)상의 제2 영역(100b) 내에 포함되는 제3 영역(100c)을 노출시키는 복수의 제3 홀이 형성되어 있다. 상기 제3 홀은 상기 제2 홀과 같거나 더 작은 폭으로 형성될 수 있으며, 따라서 상기 제3 마스크 패턴(116)에 의하여 상기 제2 마스크 패턴(114) 및 상기 기판(100)상의 제2 영역(100b)의 일부가 덮이게 된다.
상기 제1 마스크 패턴(112), 제2 마스크 패턴(114) 및 제3 마스크 패턴(116)중 적어도 서로 인접한 것은 서로 다른 물질로 형성된다. 그 이유는 후속 공정에서 이들을 각각 하나씩 제거할 때 제거 대상 막질이 그 아래의 막질에 비하여 우수한 식각 선택비를 가지고 제거됨으로써 아래의 막이 제거되지 않고 남아 있도록 하기 위함이다. 상기 제1 마스크 패턴(112), 제2 마스크 패턴(114) 및 제3 마스크 패턴(116)은 각각 모두 서로 다른 물질로 형성될 수도 있다. 예를 들면, 상기 제1마스크 패턴(112), 제2 마스크 패턴(114) 및 제3 마스크 패턴(116)은 산화막, 질화막, 금속막 및 포토레지스트막으로 이루어지는 군에서 선택되는 물질로 이루어질 수 있으며, 이들을 구성하는 물질은 상기 예시한 것에 한정되지 않고 본 발명의 사상에 부합하는 것이면 어느 것이나 사용 가능하다.
또한, 본 예에서는 상기 기판(100)상에 3개의 마스크 패턴, 즉 상기 제1 마스크 패턴(112), 제2 마스크 패턴(114) 및 제3 마스크 패턴(116)을 형성하는 것으로 설명하지만, 필요에 따라 2개의 마스크 패턴을 형성할 수도 있으며, 3개 이상의 마스크 패턴을 형성하는 것도 가능하다. 상기 기판(100)상에 형성되는 마스크 패턴의 갯수는 상기 기판(100)상에 형성하고자 하는 단차 수에 따라 달라질 수 있다.
도 2b를 참조하면, 상기 제3 마스크 패턴(116)을 식각 마스크로 하여 상기 기판(100)의 제1 면(102)을 식각하여 상기 제3 영역(100c)에 얕은 리세스 영역(120)을 형성한다. 상기 식각은 보쉬 공정(Bosch process)이라고도 불리우는 DRIE (deep reaction ion etching) 방법에 의하여 행한다. 보쉬 공정에 대해서는 이미 발표된 논문 (A.A.Ayon씨 등, "Cararacterization of a Time Multiplexed Inductively Coupled Plasma Etcher", Journal of The Electrochemical Society, 146(1), 339-349, 1999)에 충분히 개시되어 있으며, 그 상세한 설명은 생략한다.
도 2c를 참조하면, 상기 제3 마스크 패턴(116)을 습식 또는 건식 식각 방법에 의하여 제거하여 상기 반도체 기판(100)의 제2 영역(100b)을 노출시킨다. 그 후, 상기 제2 마스크 패턴(114)을 식각 마스크로 하여 상기 얕은 리세스 영역(120)이 형성된 기판(100)을 DRIE 방법에 의하여 식각하여 상기 제3 영역(100c)에는 상기 얕은 리세스 영역(120)보다 더 깊은 제1 리세스 영역(132)을 형성하고, 상기 제2 영역(100b)에는 상기 제1 리세스 영역(132)보다 얕은 제2 리세스 영역(134)을 형성한다.
도 2d를 참조하면, 상기 제2 마스크 패턴(114)을 습식 또는 건식 식각 방법에 의하여 제거하여 상기 반도체 기판(100)의 제1 영역(100a)을 노출시킨다. 그 후, 상기 제1 마스크 패턴(112)을 식각 마스크로 하여 제1 리세스 영역(132) 및 제2 리세스 영역(134)이 형성된 기판(100)을 DRIE 방법에 의하여 식각하여 상기 기판(100)의 제3 영역(100c), 제2 영역(100b) 및 제1 영역(100a)에 각각 서로 다른 단차를 가지는 제3 리세스 영역(142), 제4 리세스 영역(144) 및 제5 리세스 영역(146)을 형성한다.
도 2e를 참조하면, 상기 제1 마스크 패턴(112)을 습식 또는 건식 식각 방법에 의하여 제거하여 상기 반도체 기판(100)의 제1 면(102)을 완전히 노출시킨다.
제1 실시예에서 식각 마스크로 사용되는 각각의 마스크 패턴을 형성하는 데 있어서, 이들 막질의 종류, 적층 순서, 및 갯수는 상기 예시된 바에 한정되지 않으며, 본 발명의 사상에 부합하는 것이면 어느 것이나 가능하다.
도 3a 내지 도 3g는 본 발명의 제2 실시예에 따른 기판 식각 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 제2 실시예에서는 제1 실시예에서 설명한 바와 같은 본 발명에 따른 기판 식각 방법을 이용하여 3차원 전자 패키지에 응용될 수 있는 냉각용 방열판을 제조하는 방법 및 기판을 관통하는 비아홀을 형성하는 방법에 관하여 보다 구체적인 예를 들어 설명한다.
도 3a를 참조하면, 단위 소자를 형성하기 위한 제1 면(202)과 상기 제1 면(202)의 반대측인 제2 면(204)을 가지는 기판(200)을 준비한다. 여기서, 상기 기판(200)은 단결정 실리콘으로 이루어지는 반도체 웨이퍼로 구성된다.
상기 기판(200)의 표면을 약 120℃의 온도하에서 H2SO4: H2O2= 4 : 1인 SPM (sulfuric-peroxide mixture) 용액으로 충분히 세정하고, 스핀법에 의해 건조시킨다. 여기서, 상기 기판(200)은 예를 들면 약 450㎛의 두께를 갖는다.
상기 세정된 기판(200)의 제2 면(204)을 건식 또는 습식 산화 방법으로 산화시켜 약 1 ∼ 2 ㎛ 두께의 실리콘 산화막(210)을 형성한다.
그 후, 상기 실리콘 산화막(210) 위에 포토레지스트 패턴(220)을 형성한다. 상기 포토레지스트 패턴(220)을 형성하기 위하여, 먼저 스핀 코터를 사용하여 상기 실리콘 산화막(210) 위에 포토레지스트 재료를 약 1.2㎛ 정도의 두께로 형성하고, 약 95℃로 유지되는 오븐에서 약 30분 동안 프리베이크(pre-bake)를 한다. 이어서, 미리 설계된 패턴을 갖는 마스크를 사용하여 노광 공정을 실시한다. 상기 노광 공정은 필름 마스크인 경우 12mW에서 12초간 수행하며, 크롬 마스크인 경우 12mW에서 8.5초간 수행한다. 이어서, 현상액 : 초순수(D.I. water) = 6 : 1인 현상액을 사용하여 70초간 노광된 부분을 현상하여 제거하고 6 ∼ 7분 동안 초순수로 린스 공정을 행한 후, 약 10분 동안 스핀 건조시킨다. 그 후, 약 110℃의 온도로 유지되는 오븐에서 약 30분 동안 포스트베이크(post-bake)한다.
상기 포토레지스트 패턴(220)을 형성하기 전에 포토레지스트막의 접착력을향상시키기 위하여 상기 실리콘 산화막(210)을 HMDS(HexaMethylDiSilizane)로 코팅할 수 있다.
도 3b를 참조하면, 상기 포토레지스트 패턴(220)을 식각 마스크로 하여 상기 실리콘 산화막(210)을 건식 식각하여 실리콘 산화막으로 이루어지는 제1 마스크 패턴(210a)을 형성한다. 이어서, 상기 제1 마스크 패턴(210a) 위에 잔존하는 포토레지스트 패턴(220)을 약 5분간 스트립하여 제거한 후, 약 5분간 린스하고 건조시킨다. 그 결과, 상기 제1 마스크 패턴(210a)을 통하여 상기 기판(200)의 제2 면(204)에서 선택되는 제1 영역(200a)이 노출된다.
도 3c를 참조하면, 상기 제1 마스크 패턴(210a)이 형성된 기판(200)상에 금속층, 예를 들면 알루미늄층을 형성한 후, 포토레지스트 패턴(도시 생략)을 이용한 패터닝 공정을 거쳐 상기 금속층으로 이루어지는 제2 마스크 패턴(230)을 형성한다. 상기 제2 마스크 패턴(230)에 의하여 상기 기판(200)의 제1 영역(200a) 중에서 선택되는 제2 영역(200b)이 노출된다.
상기 금속층으로서 알루미늄층을 형성하는 경우, 예를 들면 PVD(physical vapor deposition) 방법을 이용하여 상기 알루미늄층을 약 7000Å의 두께로 형성할 수 있다. 상기 알루미늄층의 패터닝을 위하여 포토레지스트 패턴(도시 생략)을 식각 마스크로 하여 상기 알루미늄층을 습식 식각할 수 있다. 이 때, 식각 용액으로서 H3PO4: HNO3: CH3COOH : 초순수 = 16 : 1 : 1 : 2인 용액을 사용할 수 있다. 상기 알루미늄층의 패터닝을 위하여 건식 식각 방법을 이용할 수도 있다.
도 3d를 참조하면, 상기 제2 마스크 패턴(230)을 식각 마스크로 하여 상기 기판(200)의 제2 영역(200b)을 DRIE 방법에 의하여 일부 식각하여 얕은 리세스 영역(240)을 형성한다. 여기서 적용되는 DRIE 식각 공정에 있어서 예를 들면 폴리머 입힘시간, 바닥폴리머 제거시간, 및 실리콘 식각시간을 각각 5초, 3초, 및 6초로 설정할 수 있다. 이 때, 상기 얕은 리세스 영역(240)의 깊이는 형성하고자 하는 구조체의 형상에 따라 결정할 있다. 예를 들면, 상기 얕은 리세스 영역(240)의 깊이가 약 300㎛로 되도록 할 수 있다.
도 3e를 참조하면, 상기 제2 마스크 패턴(230)을 제거하여 상기 기판(200)의 제1 영역(200a)을 다시 노출시킨다. 상기 제2 마스크 패턴(230)이 알루미늄층으로 구성된 경우, 상기 제2 마스크 패턴(230)을 제거하기 위하여 예를 들면 H3PO4: HNO3: CH3COOH : 초순수 = 16 : 1 : 1 : 2인 식각액을 사용하여 약 40℃에서 약 9 ∼ 10분 동안 습식 식각할 수 있다. 상기 제2 마스크 패턴(230)은 건식 식각 방법에 의하여 제거될 수도 있다.
상기 제2 마스크 패턴(230)이 완전히 제거된 후, 후속의 기판 관통 식각 공정시 상기 기판(200)의 제1 면(202)이 보호될 수 있도록 하기 위하여 상기 기판(200)의 제1 면(202) 위에 식각 정지층(250)을 약 3000Å의 두께로 형성한다. 상기 식각 정지층(250)은 예를 들면 알루미늄층과 같은 금속층 또는 실리콘 산화막으로 이루어질 수 있다.
도 3f를 참조하면, 상기 제1 마스크 패턴(210a)을 식각 마스크로 하여 DRIE식각 방법에 의하여 상기 기판(200)의 제2 영역(200b)에서 상기 식각 정지층(250)이 노출될 때까지 상기 기판(200)을 식각한다. 그 결과, 상기 제1 영역(200a)에서는 소정 깊이를 가지는 리세스 영역(262)이 형성되고, 상기 제2 영역(200b)에서는 상기 기판(200)을 관통하는 비아홀(264)이 형성된다.
여기서, 상기 기판(200)이 약 450㎛의 두께를 갖는 경우, 상기 얕은 리세스 영역(240)을 300㎛의 깊이로 형성하였다면, 상기 리세스 영역(262)은 약 150㎛의 깊이를 가진다. 다양한 단차를 가지는 구조체를 형성하기 위하여, 상기 기판(200)의 총 두께와 상기 얕은 리세스 영역(240)의 깊이를 고려함으로써 상기 리세스 영역(262)이 원하는 깊이로 형성될 수 있도록 기판 식각량을 조절할 수 있다.
도 3g를 참조하면, 습식 또는 건식 식각 방법에 의하여 상기 식각 정지층(250)을 제거한다. 그 결과, 상기 기판(200)에 관통 비아홀 및 단차를 가지는 구조체가 완성된다.
여기서 얻어진 구조체는 3차원 전자 패키지 또는 3차원 MEMS와 같은 3차원 마이크로시스템의 냉각용 방열판으로서 적합하게 사용될 수 있다. 도 3a 내지 도 3g를 참조하여 설명한 바와 같은 일련의 공정은 상기 기판(200)의 제1 면(202)에 마이크로시스템을 구성하는 데 필요한 단위 소자를 형성하기 전에 행할 수도 있고, 상기 제1 면(202)에 단위 소자를 형성한 후 행하는 것도 가능하다. 이는 상기 제1 면(202)에 형성될 단위 소자 및 배선 구조 특성에 따라 결정될 수 있다.
도 4a 및 도 4b는 본 발명에 따른 기판 식각 방법에 의하여 형성된 냉각용 방열판을 3차원 전자 패키지에 적용한 예를 도시한 것으로, 도 4a는 본 발명에 따른 방법에 의하여 형성된 방열판을 가지는 3차원 전자 패키지의 사시도이고, 도 4b는 도 4a의 4B - 4B선 단면도이다.
도 4a 및 도 4b를 참조하면, 한쪽 면에 각각 복수의 단위 소자(432, 532) 및 복수의 배선 구조(434, 534)가 형성되어 있는 소자 형성 영역을 구비한 제1 기판(400) 및 제2 기판(500)이 이들의 각 소자 형성 영역이 서로 대면되도록 구리층(600)에 의하여 접합되어 있다. 상기 제1 기판(400) 및 제2 기판(500)에서 소자 형성 영역측의 반대쪽 면에는 각각 본 발명에 따른 방법에 의하여 형성된 냉각용 방열판(410, 510)이 형성되어 있으며, 상기 제1 기판(400)에는 상기 제1 기판(400)을 관통하여 형성된 비아홀 내에 구리 비아(420)가 형성되어 있다.
상기 설명한 바와 같은 본 발명에 따른 기판 식각 방법 및 방열판 형성 방법과 이들 방법에 의하여 얻어진 구조체는 상기 예시된 바에 한정되는 것은 아니며, 다양한 3차원 마이크로시스템, 예를 들면 마이크로 미러어레이 프로젝터(Micro Mirror Array Projector), 마이크로 악세러로미터(Micro Accelerometer), 마이크로 자이로스코프(Micro Gyroscope), 타이어 압력센서 등과 같은 자동차 시스템, LOC(Laboratory On Chip), DNA 칩 등에 다양하게 적용될 수 있다. 또한, 마이크로 가스 터빈 엔진, 마이크로 터빈, 마이크로 컴버스터 등과 같은 마이크로 파워 MEMS에 유리하게 적용될 수 있다.
본 발명에 따른 방법에서는 기판상에 다양한 단차를 가지는 구조체를 형성하기 위하여 기판상에 복수의 마스크 패턴을 차례로 형성한 후, 이들을 식각 마스크로 하는 기판 식각 공정 및 마스크패턴 제거 공정을 반복한다. 즉, 본 발명에 따르면 복수의 식각 마스크를 한꺼번에 먼저 제작하고, 기판 식각 과정에서 상기 마스크 패턴들을 하나씩 제거해 나가면서 다양한 단차를 가지는 기판 구조체를 제작하므로, 형성하고자 하는 단차 수에 따라 매 번 포토리소그래피 공정에 의하여 식각 마스크 패턴을 형성하고 이를 이용하여 마스크 패턴을 형성하는 것을 반복할 필요가 없다. 따라서, 공정이 단순화됨으로써 공정 시간 및 단가를 절감할 수 있다.
또한, 본 발명에 따르면, 3차원 전자 패키지 적층 및 소자 냉각용 방열판 제조를 일련의 공정에 의하여 구현할 수 있으며, 단순화된 방열판 제조 공정을 적용함으로써 3차원 전자 패키지 및 3차원 MEMS와 같은 3차원 마이크로시스템에서 가장 중요한 제한 요소로 작용하는 제조 단가를 낮출 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (14)

  1. 기판의 제1 면에서 선택되는 제1 영역을 노출시키는 제1 홀이 형성된 제1 마스크 패턴을 상기 기판상에 형성하는 단계와,
    상기 기판상의 제1 영역 내에 포함되는 제2 영역을 노출시키는 제2 홀이 형성된 제2 마스크 패턴을 제1 마스크 패턴 및 상기 기판상의 제1 영역 위에 형성하는 단계와,
    상기 제2 마스크 패턴을 식각 마스크로 하여 상기 기판을 식각하여 제2 영역에 제1 리세스 영역을 형성하는 단계와,
    상기 제1 마스크 패턴을 식각 마스크로 하여 상기 제1 리세스 영역이 형성된 기판을 식각하여 상기 제1 영역 및 제2 영역에 각각 서로 다른 단차를 가지는 제2 및 제3 리세스 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 기판 식각 방법.
  2. 제1항에 있어서,
    상기 제1 마스크 패턴 및 제2 마스크 패턴은 각각 서로 다른 물질로 형성되는 것을 특징으로 하는 기판 식각 방법.
  3. 제1항에 있어서,
    상기 제2 마스크 패턴의 제2 홀은 상기 제1 마스크 패턴의 제1 홀과 같거나 더 작은 폭을 가지는 것을 특징으로 하는 기판 식각 방법.
  4. 제1항에 있어서,
    상기 제1 리세스 영역 형성 단계 및 상기 제2 및 제3 리세스 영역 형성 단계에서는 각각 상기 기판을 DRIE (deep reaction ion etching) 방법에 의하여 식각하는 것을 특징으로 하는 기판 식각 방법.
  5. 제1항에 있어서,
    상기 제1 리세스 영역을 형성하기 전에 상기 기판상의 제2 영역 내에 포함되는 제3 영역을 노출시키는 제3 마스크 패턴을 상기 제2 마스크 패턴 및 상기 기판상의 제2 영역 위에 형성하는 단계와,
    상기 제3 마스크 패턴을 식각 마스크로 하여 상기 기판을 식각하여 상기 제3 영역에 얕은 리세스 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 기판 식각 방법.
  6. 제1항에 있어서,
    상기 제1 리세스 영역을 형성한 후 상기 기판의 제1 면과 반대측인 제2 면 위에 식각 정지층을 형성하는 단계를 더 포함하고,
    상기 제2 및 제3 리세스 영역 형성 단계에서는 상기 제3 리세스 영역이 관통 비아를 구성하도록 상기 제2 영역에서 상기 식각 정지층이 노출될 때까지 상기 기판을 관통식각하는 것을 특징으로 하는 기판 식각 방법.
  7. (a) 단위 소자를 형성하기 위한 제1 면과, 상기 제1 면의 반대측인 제2 면을 가지는 기판을 준비하는 단계와,
    (b) 상기 기판의 제2 면에 서로 다른 단차를 가지는 복수의 리세스 영역을 형성하는 단계를 포함하고,
    상기 복수의 리세스 영역을 형성하는 단계는
    (b-1) 상기 제2 면의 제1 영역을 노출시키는 제1 마스크 패턴을 상기 기판의 제2 면 위에 형성하는 단계와,
    (b-2) 상기 제1 영역중에서 선택되는 제2 영역을 노출시키도록 상기 제1 영역의 일부와 상기 제1 마스크 패턴을 덮는 제2 마스크 패턴을 상기 기판의 제2 면 위에 형성하는 단계와,
    (b-3) 상기 제2 마스크 패턴을 식각 마스크로 하여 상기 기판의 제2 영역을 일부 식각하는 단계와,
    (b-4) 상기 제1 마스크 패턴을 식각 마스크로 하여 상기 일부 식각된 제2 영역 및 상기 제1 영역을 식각하는 단계를 포함하는 것을 특징으로 하는 방열판 제조 방법.
  8. 제7항에 있어서,
    상기 복수의 리세스 영역을 형성하는 단계는 상기 기판의 제1 면에 단위 소자를 형성하기 전에 행해지는 것을 특징으로 하는 방열판 제조 방법.
  9. 제7항에 있어서,
    상기 복수의 리세스 영역을 형성하는 단계는 상기 기판의 제1 면에 단위 소자를 형성한 후에 행해지는 것을 특징으로 하는 방열판 제조 방법.
  10. 제7항에 있어서,
    상기 제1 마스크 패턴 및 제2 마스크 패턴은 각각 서로 다른 물질로 형성되는 것을 특징으로 하는 방열판 제조 방법.
  11. 제7항에 있어서,
    상기 일부 식각된 제2 영역 및 상기 제1 영역을 식각하는 단계에서는 상기 제1 영역에 제1 깊이를 가지는 제1 리세스 영역을 형성하고 상기 제2 영역에 상기 제1 깊이보다 깊은 제2 깊이를 가지는 제2 리세스 영역을 형성하는 것을 특징으로 하는 방열판 제조 방법.
  12. 제11항에 있어서,
    상기 단계 (b-3)를 행하기 전에 상기 기판의 제2 영역중에서 선택되는 제3 영역을 일부 식각하는 단계를 더 포함하는 것을 특징으로 하는 방열판 제조 방법.
  13. 제7항에 있어서,
    상기 일부 식각된 제2 영역 및 상기 제1 영역을 식각하는 단계에서는 상기 제2 영역에 상기 기판을 관통하는 비아홀을 형성하는 것을 특징으로 하는 방열판 제조 방법.
  14. 제13항에 있어서,
    상기 일부 식각된 제2 영역 및 상기 제1 영역을 식각하기 전에 상기 기판의제1 면 위에 식각 정지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방열판 제조 방법.
KR1020030021033A 2003-04-03 2003-04-03 다양한 단차 구조를 형성하기 위한 기판 식각 방법 및이를 이용한 3차원 마이크로시스템용 방열판 제조 방법 KR20040086679A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030021033A KR20040086679A (ko) 2003-04-03 2003-04-03 다양한 단차 구조를 형성하기 위한 기판 식각 방법 및이를 이용한 3차원 마이크로시스템용 방열판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030021033A KR20040086679A (ko) 2003-04-03 2003-04-03 다양한 단차 구조를 형성하기 위한 기판 식각 방법 및이를 이용한 3차원 마이크로시스템용 방열판 제조 방법

Publications (1)

Publication Number Publication Date
KR20040086679A true KR20040086679A (ko) 2004-10-12

Family

ID=37369069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030021033A KR20040086679A (ko) 2003-04-03 2003-04-03 다양한 단차 구조를 형성하기 위한 기판 식각 방법 및이를 이용한 3차원 마이크로시스템용 방열판 제조 방법

Country Status (1)

Country Link
KR (1) KR20040086679A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009066950A2 (en) * 2007-11-22 2009-05-28 Byung Chong Kim Heat-radiating substrate and method of manufacturing the same
US8092702B2 (en) 2007-07-25 2012-01-10 Samsung Electronics Co., Ltd. Method of multi-stage substrate etching and terahertz oscillator manufactured using the same method
US8188799B2 (en) 2009-12-31 2012-05-29 Samsung Electronics Co., Ltd. Microelectromechanical system device and method of manufacturing the microelectromechanical system device
US8293124B2 (en) 2007-11-09 2012-10-23 Samsung Electronics Co., Ltd. Method of multi-stage substrate etching and terahertz oscillator manufactured using the same method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8092702B2 (en) 2007-07-25 2012-01-10 Samsung Electronics Co., Ltd. Method of multi-stage substrate etching and terahertz oscillator manufactured using the same method
US8514027B2 (en) 2007-07-25 2013-08-20 Samsung Electronics Co., Ltd. Method of multi-stage substrate etching and terahertz oscillator manufactured using the same method
US8293124B2 (en) 2007-11-09 2012-10-23 Samsung Electronics Co., Ltd. Method of multi-stage substrate etching and terahertz oscillator manufactured using the same method
WO2009066950A2 (en) * 2007-11-22 2009-05-28 Byung Chong Kim Heat-radiating substrate and method of manufacturing the same
WO2009066950A3 (en) * 2007-11-22 2009-07-09 Byung Chong Kim Heat-radiating substrate and method of manufacturing the same
KR100919539B1 (ko) * 2007-11-22 2009-10-01 김병청 방열기판 및 그 제조방법
US8188799B2 (en) 2009-12-31 2012-05-29 Samsung Electronics Co., Ltd. Microelectromechanical system device and method of manufacturing the microelectromechanical system device

Similar Documents

Publication Publication Date Title
KR100599124B1 (ko) 부유 구조체 제조방법
JP5313903B2 (ja) 誘電体薄膜を用いたウエハ貫通電気相互接続及びその他構造の形成
US10384934B2 (en) MEMS device and method of manufacturing a MEMS device
KR100471744B1 (ko) 기판 관통 식각방법
US6544863B1 (en) Method of fabricating semiconductor wafers having multiple height subsurface layers
KR20040086679A (ko) 다양한 단차 구조를 형성하기 위한 기판 식각 방법 및이를 이용한 3차원 마이크로시스템용 방열판 제조 방법
US7160751B2 (en) Method of making a SOI silicon structure
TW200941573A (en) Method for manufacturing semiconductor device
JP5884275B2 (ja) 貫通穴形成方法
JP4465090B2 (ja) マスク部材の製造方法
US9960081B1 (en) Method for selective etching using dry film photoresist
US10357768B2 (en) MEMS device and fabrication method thereof
JP4010258B2 (ja) 回路基板の製造方法及びパワーモジュール用基板の製造方法
US11211258B2 (en) Method of addressing dissimilar etch rates
CN114428377B (zh) 与一个或多个气隙集成的光栅耦合器
JP5053619B2 (ja) 微細構造体の製造方法
JP2621624B2 (ja) 半導体装置の製造方法
JPS61184831A (ja) 半導体装置の製造方法
US6951708B2 (en) Method of forming photosensitive film pattern
KR20020002573A (ko) 반도체소자의 미세패턴 형성방법
KR100607732B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR980003794A (ko) 셀 어퍼처 마스크 제조방법
JPH0294439A (ja) 半導体装置の製造方法
KR20070046379A (ko) 반도체 소자의 제조 방법
JP2004095930A (ja) 回路基板の製造方法及び回路基板

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application