JP4010258B2 - 回路基板の製造方法及びパワーモジュール用基板の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、パワーモジュールを搭載するのに好適な回路基板の製造方法及びパワーモジュール用基板の製造方法に関する。
【０００２】
【従来の技術】
半導体素子の中でも電力供給のためのパワーモジュールは発熱量が比較的高いため、これを搭載する基板としては、通常、セラミックス基板上にＣｕ又はＡｌ等の回路基板が直接又はろう材・はんだ材を介して接着されたものが用いられる。
上記回路基板は、金属板上にレジスト膜で所定パターンのマスクを施した状態で、ウェットエッチングにより所定の回路形状にパターンニングしたものであり、一般的なシリコン基板上に形成されるＣｕの配線等の薄膜回路に比べて厚い板状のものである（特許文献１参照）。
【０００３】
【特許文献１】
特開昭６２−２２６６９２号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の回路基板の製造技術には、以下の課題が残されている。すなわち、図４の（ａ）（ｂ）に示すように、セラミックス基板１上の金属板２が比較的厚いため、ウェットエッチングによりパターン形成を行うと、等方性エッチングのためにレジスト膜３下にアンダーカットを生じ、アスペクト比が低下してしまう不都合があった。このため、エッチング不足が生じた場合、図４の（ｂ）に示すように、断面Ｖ字状のエッチング溝２ａとなり、該溝２ａで金属板２を完全に分離できないおそれがあった。また、厚い金属板では、回路パターンの細かい（幅の狭い）パターン形成が困難であった。また、イオンビームを用いたドライエッチング（ＲＩＢＥ等）を採用する場合、条件により異方性エッチングが可能であり高いアスペクト比によりマスク寸法に等しいパターン形成が実現できるが、ウェットエッチングに比べて製造コストが高くなるという不都合がある。
【０００５】
本発明は、前述の課題に鑑みてなされたもので、厚い金属板でも高アスペクト比でウェットエッチングによりパターン形成を行うことができる回路基板の製造方法及びパワーモジュール用基板の製造方法並びに回路基板及びパワーモジュール用基板
【０００６】
【課題を解決するための手段】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の回路基板の製造方法は、金属板上にマスクを施して、マスクされていない部分をウェットエッチングにより除去してパターンニングされた回路基板を製造する方法であって、前記金属板上のマスクされていない部分の中央に溝を予め形成する溝形成工程を有し、該溝形成工程後に、前記ウェットエッチングを行うことを特徴とする。
【０００７】
この回路基板の製造方法では、金属板上のマスクされていない部分の中央に溝を予め形成する溝形成工程を有し、該溝形成工程後に、ウェットエッチングを行うので、予め形成した溝からもエッチングされるため、擬似的な異方性エッチングとなり、深さ方向が速くエッチングされて最終的にはアスペクト比０．５〜１．５の高い矩形状のエッチング溝を形成することができる。また、溝を形成しない場合に比べて、エッチング時間の短縮を図ることができる。
【０００８】
本発明のパワーモジュール用基板の製造方法は、セラミックス基板と該セラミックス基板上にパターンニングされた回路基板とを備え、該回路基板上に半導体素子が搭載されるパワーモジュール用基板の製造方法であって、前記回路基板を、上記本発明の回路基板の製造方法で作製することを特徴とする。すなわち、このパワーモジュール用基板の製造方法では、回路基板を上記本発明の回路基板の製造方法で作製するので、厚い回路基板でもアスペクト比０．５〜１．５の高い溝でパターンを完全に分離することができると共に幅の狭いパターン形成が可能になる。
【００１１】
【発明の実施の形態】
以下、本発明に係る回路基板の製造方法及びパワーモジュール用基板の製造方法並びに回路基板及びパワーモジュール用基板の一実施形態を、図１から図３を参照しながら説明する。
【００１２】
本実施形態のパワーモジュール用基板は、電力供給用の半導体素子を搭載するための回路基板を有するものである。この回路基板及びパワーモジュール用基板の構造を、その製造プロセスと合わせて説明すると、まず、図１の（ａ）に示すように、Ａｌ_２Ｏ_３等を含むセラミックス基板１の表面に、格子状の突条部１０ａを有する型１０を型押しして、予め格子状の溝であるブレークライン１ａを形成しておく。次に、図１の（ｂ）に示すように、セラミックス基板１上に直接又はろう材を介してＡｌ（アルミニウム）の金属板２を接着する。
【００１３】
さらに、図１の（ｂ）及び図２に示すように、セラミックス基板１のブレークライン１ａに合わせて、金属板２の表面に型１００による型押しをしてパターン用溝２ｂの一部を形成する。この場合に形成されたパターン用溝２ｂは、隣接するパワーモジュールの金属板２を互いに分離するパターン形成の領域に配されるものである。さらに、所望の回路パターンの中央に対応させた突条部を有する別の型を用いて、金属板２の表面に型押しし、所望の回路パターンの中央に位置するようパターン用溝２ｂを形成しておく。
【００１４】
次に、金属板２の表面に、レジストを塗布してレジスト膜３を形成した後、フォトリソグラフィ技術により、レジスト膜３に所定のパターンのフォトマスクを施して露光し、現像して、図２の（ａ）に示すように、回路パターンとして後述するエッチング工程で抜く部分を除去する。なお、レジスト膜のマスクは、現像型だけでなく、熱乾燥させて形成することもできる。また、残存するレジスト膜（マスク）３にマスクされていない部分の中央に、上記パターン用溝２ｂが配されるように設定する。
【００１５】
次に、エッチャントにＣｕＣｌ_３、ＦｅＣｌ_３等を用いて金属板２をウェットエッチングして、レジスト膜３でマスクされていない部分を除去する。この際、レジスト膜３にマスクされていない部分では、図２の（ｂ）に示すように、予め設けておいたパターン用溝２ｂからもエッチングが進むため、擬似的な異方性エッチングとなり、深さ方向が速くエッチングされてアンダーカットが少なくなる。そして、最終的には、図２の（ｃ）に示すように、アスペクト比の高い矩形状のエッチング溝２ａがされる。このようにして所望の回路パターンが形成された回路基板４を有するパワーモジュール用基板が形成される。
【００１６】
本実施形態では、金属板２上のマスクされていない部分の中央にパターン用溝２ｂを予め形成する工程を有し、該工程後に、ウェットエッチングを行うので、深さ方向のエッチング量が少なくてすみ、アスペクト比０．５〜１．５の高い矩形状のエッチング溝２ａを形成することができる。また、パターン用溝２ｂを形成しない場合に比べて、エッチング時間の短縮を図ることができる。
【００１７】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
上記実施形態では、回路基板をパワーモジュール用基板に適用したが、電力供給用半導体素子以外の素子を搭載するモジュール用基板に適用しても構わない。また、パターン用溝を型による型押しで形成したが、他の手段で形成しても構わない。例えば、レーザー加工により形成しても構わない。
【００１８】
【発明の効果】
本発明によれば、以下の効果を奏する。
すなわち、本発明の回路基板の製造方法及びパワーモジュール用基板の製造方法によれば、金属板上のマスクされていない部分の中央に溝を予め形成する溝形成工程を有し、該溝形成工程後に、ウェットエッチングを行うので、予め形成した溝からもエッチングされるため、アスペクト比の高い矩形状のエッチング溝を形成することができ、厚い金属板でも高アスペクト比でウェットエッチングによりパターン形成を行うことができる。
また、溝を形成しない場合に従来の手段に比べて、エッチング時間の短縮を図ることができる。
【図面の簡単な説明】
【図１】 本発明に係る一実施形態において、型によるブレイクラインの形成及びパターン用溝の形成を示す要部の概略的な断面図である。
【図２】 本発明に係る一実施形態において、レジスト膜のマスク形成後の製造工程を示す概略的な断面図である。
【図３】 本発明に係る一実施形態において、パターン用溝とブレイクラインとの位置関係を示す要部の平面図である。
【図４】 本発明に係る従来例において、レジスト膜のマスク形成後の製造工程を示す概略的な断面図である。
【符号の説明】
１ セラミックス基板
２ 金属板
２ａ エッチング溝
２ｂ パターン用溝
３ レジスト膜（マスク）
４ 回路基板

Claims (2)

1. 金属板上にマスクを施して、マスクされていない部分をウェットエッチングにより除去してパターンニングされた回路基板を製造する方法であって、前記金属板上のマスクされていない部分の中央に溝を予め形成する溝形成工程を有し、該溝形成工程後に、前記ウェットエッチングを行うことを特徴とする回路基板の製造方法。
2. セラミックス基板と該セラミックス基板上にパターンニングされた回路基板とを備え、該回路基板上に半導体素子が搭載されるパワーモジュール用基板の製造方法であって、前記回路基板を、請求項１に記載の回路基板の製造方法で作製することを特徴としたパワーモジュール用基板の製造方法。

Images