JP2010135461A - 電子部品実装用フィルムキャリアテープの製造方法 - Google Patents

電子部品実装用フィルムキャリアテープの製造方法 Download PDF

Info

Publication number
JP2010135461A
JP2010135461A JP2008308251A JP2008308251A JP2010135461A JP 2010135461 A JP2010135461 A JP 2010135461A JP 2008308251 A JP2008308251 A JP 2008308251A JP 2008308251 A JP2008308251 A JP 2008308251A JP 2010135461 A JP2010135461 A JP 2010135461A
Authority
JP
Japan
Prior art keywords
exposure position
position confirmation
pattern
resist pattern
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008308251A
Other languages
English (en)
Inventor
Toshiki Chiba
俊樹 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008308251A priority Critical patent/JP2010135461A/ja
Publication of JP2010135461A publication Critical patent/JP2010135461A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】本発明は、露光位置確認用マークの形成によって露光精度の向上を可能とする電子部品実装用フィルムキャリアテープの製造方法を提供する。
【解決手段】本発明に係る電子部品実装用フィルムキャリアテープの製造方法は、基材1上に導電体層及びフォトレジストを塗布する。フォトレジストの上方に配置した露光用マスクを用いてフォトレジストを露光し現像することで、導電体層上に配線用レジストパターン4b及び露光位置確認マーク用レジストパターン4aを形成する。露光位置確認マーク用レジストパターン4aの形成位置を確認し、ウェットエッチングにて配線パターン3bを形成する。また、露光位置確認マーク用レジストパターン3aのパターン幅Wは導電体層の厚さ以下であり、導電体層をウェットエッチングした際に、露光位置確認マーク用レジストパターン4aの下に位置する導電体層3aが除去されることを特徴とする。
【選択図】図4

Description

本発明は、電子部品実装用フィルムキャリアテープの製造方法等に係わり、特に露光位置確認用マークの形成によって露光精度の向上を可能とする電子部品実装用フィルムキャリアテープの製造方法等に関する。
図10(a)及び(b)は従来の電子部品実装用フィルムキャリアテープであるTABテープの製造工程を示す断面図である。
まず、図10(a)に示すように、IC搭載部であるデバイスホール8を有する基材21を用意し、この基材21の表面上に接着剤22によって銅箔を貼り付ける。次いで、銅箔上にフォトレジストを塗布し、このフォトレジストをガラスマスクを通して露光した後に現像する。これにより、銅箔上にはフォトレジストパターン24及び露光位置確認用マークのレジストパターン24aが形成される。この露光位置確認用マークのレジストパターン24aは、デバイスホール8の中心部分に形成されるように設計されている。
次いで、露光位置確認用マークのレジストパターン24aの基材21上における位置を確認する。この位置が所定の精度の範囲内であればガラスマスクと基材21との位置合わせが精度良く行われたものと判定され、次の工程が施されるが、前記位置が所定の精度の範囲外であればガラスマスクと基材21との位置合わせを調整し、再度、露光及び現像の工程が行われる。
次いで、基材1の裏面全面にエッチングレジストコート27を塗布する。これにより、図10(a)に示すように、デバイスホール8内にエッチングレジストコート27が埋め込まれる。
次いで、フォトレジストパターン24及びレジストパターン24aをマスクとして銅箔をウェットエッチングすることにより、基材21上には配線パターン23が形成され、デバイスホール8上には露光位置確認用マークのパターン23aが形成される。
次いで、図10(b)に示すように、フォトレジストパターン24、レジストパターン24a及びエッチングレジストコート27を剥離する。これにより、露光位置確認用マークのパターン23aも除去される。このように露光位置確認用マークのパターン23aは、現像及びエッチング処理後も残存しているが、フォトレジストパターン24及びエッチングレジストコート27の剥離処理の際にデバイスホール8から脱落する。その為、露光位置確認用マークのパターン23aは、製品に残らないようになっている(例えば特許文献1参照)。
特開平11−16955号公報(0002〜0018)
図11(a)及び(b)は、COFテープに図10に示すTABテープと同様の製造工程を施した場合の製造工程を示す断面図であり、図10と同一部分には同一符号を付し、異なる部分のみ説明する。
図11(a)に示すように、基材21にはデバイスホールが設けられていない。その為、図10に示すTABテープと同様の製造工程を施した場合は、図11(b)に示すように、露光位置確認用マークのレジストパターン24aをマスクにして形成された露光位置確認用マークのパターン23aが製品に残ってしまう。その為、露光位置確認用マークを設置することができないという課題がある。
また、配線パターンが大きいTABテープの場合、露光位置確認用マークのレジストパターン24aの設置箇所がデバイスホールの上方のみでは、配線パターンがズレ易くなる。そこで、デバイスホールの上方以外にも露光位置確認用マークのレジストパターンを配置することで露光位置の精度を向上させることが考えられる。しかし、以下の理由により、デバイスホールの上方以外に露光位置確認用マークのレジストパターンを配置することができない。
図10で示したようにTABテープにおいては、デバイスホール8の上方であれば露光位置確認用マークのレジストパターン24aを設置することが可能である。しかし、デバイスホール8の上方以外に露光位置確認用マークのレジストパターンを配置すると、そのマークのパターンが、フォトレジストパターン24の剥離処理後も基材上に残存してしまう。その為、露光位置確認用マークのレジストパターン24aをデバイスホールの上方以外に設置することができないという課題がある。
また、TABテープ及びCOFテープそれぞれに配線パターンを形成するためのガラスマスクは、露光位置確認用マーク24aの有無によって露光位置確認用マークのパターンが異なる。その為、TABテープ及びCOFテープそれぞれに対応するガラスマスクを別々に設計する必要があり、設計の作業効率が低下するという課題がある。
本発明に係る第1の態様は、露光位置確認用マークを複数形成することによって露光位置の精度を向上させた電子部品実装用フィルムキャリアテープの製造方法であり、第2の態様は、COFテープにおける露光位置確認用マークの形成を可能とした電子部品実装用フィルムキャリアテープの製造方法であり、第3の態様は、TABテープ及びCOFテープの両者に対応する露光位置確認用マークのパターン設計を可能とした電子部品実装用フィルムキャリアテープの製造方法である。
上記課題を解決するため、本発明に係る電子部品実装用フィルムキャリアテープの製造方法は、基材上に導電体層を形成する工程と、
前記導電体層上にフォトレジストを塗布する工程と、
前記フォトレジストの上方に、前記基材と位置合わせした露光用マスクを配置する工程と、
前記露光用マスクをマスクとして前記フォトレジストを露光し現像することにより、前記導電体層上に配線用レジストパターン及び露光位置確認マーク用レジストパターンを形成する工程と、
前記露光位置確認マーク用レジストパターンの前記基材上における位置を確認する工程と、
前記配線用レジストパターン及び前記露光位置確認マーク用レジストパターンをマスクとして前記導電体層をウェットエッチングすることにより、前記基材上に前記導電体層からなる配線パターンを形成する工程と、
を具備し、
前記露光位置確認マーク用レジストパターンのパターン幅は前記導電体層の厚さ以下であり、
前記導電体層をウェットエッチングした際に、前記露光位置確認マーク用レジストパターンの下に位置する前記導電体層が除去されることを特徴とする。
また、本発明に係る電子部品実装用フィルムキャリアテープの製造方法において、前記露光位置確認マーク用レジストパターンは、第1及び第2のパターンを有しており、
前記第1のパターンは、その平面形状の外形において第1及び第2の辺を有しており、
前記第2のパターンは、その平面形状の外形において第3及び第4の辺を有しており、
前記第1の辺及び前記第3の辺はともに第1の直線上に配置されており、
前記第2の辺及び前記第4の辺はともの第2の直線上に配置されており、
前記第1の直線は、前記第2の直線と交差する直線であることが好ましい。
また、本発明に係る電子部品実装用フィルムキャリアテープの製造方法において、前記露光位置確認マーク用レジストパターンは、前記基材に設けられたデバイスホールの上方に位置することが好ましい。
また、本発明に係る電子部品実装用フィルムキャリアテープの製造方法において、前記露光位置確認マーク用レジストパターンは、前記デバイスホールの上方と前記デバイスホール以外の位置に形成されることを特徴とすることも可能である。
上記電子部品実装用フィルムキャリアテープの製造方法によれば、露光位置確認マーク用レジストパターンのパターン幅を導電体層の厚さ以下とするため、前記配線用レジストパターン及び前記露光位置確認マーク用レジストパターンをマスクとして前記導電体層をウェットエッチングすることにより、前記露光位置確認マーク用レジストパターンの下に位置する前記導電体層が除去される。これにより、露光位置確認用マークのレジストパターンの形成位置がデバイスホールの上方に制限されることがなく、デバイスホールがない場所にも露光位置確認用マークを設置することが可能となる。さらに、露光位置確認用マークを複数設置することも可能となり、複数の露光位置確認用マークのレジストパターンを配置した場合は、露光位置の精度を向上させることができる。
また、本発明に係る電子部品実装用フィルムキャリアテープの製造方法において、前記基材にはデバイスホールが設けられてなく、前記露光位置確認マーク用レジストパターンは、前記基材のIC搭載部と前記IC搭載部以外の位置に形成されることを特徴とすることも可能である。
上記電子部品実装用フィルムキャリアテープの製造方法によれば、露光位置確認用マークのレジストパターンの形成位置がデバイスホールの上方に制限されることがないため、電子部品実装用フィルムキャリアテープの種類に関わらず、同様の露光位置確認用マークを用いることが可能となる。
以下、図面を参照して本発明の実施形態について説明する。
図2(a)〜(c)及び図3(a)〜(c)は、本発明の第1の実施形態による電子部品実装用フィルムキャリアテープであるTABテープの製造工程を説明するための概略図である。図1は、図2(c)に示すTABテープの平面図である。図4は、図1に示すA−A'部に対応する断面図であり、図3(b)に示す工程に相当する断面図である。
電子部品実装用フィルムキャリアテープの製造方法について説明する。
まず、図2(a)に示すように、例えばポリイミド樹脂などの材料から構成された基材1を用意する。この基材1にはプレス加工によりスプロケットホール9及びデバイスホール8が形成されている(図1参照)。
次いで、基材1の表面上に接着剤2を形成し、この接着剤2を介してラミネート法により導電体層3を形成する。この導電体層3は、例えば銅箔などの材料から構成されている。その後、導電体層3の表面上にフォトレジスト4を塗布する。
次いで、図2(b)に示すように、フォトレジスト4の上方にガラスマスク5を設置し、このガラスマスク5の位置を基材1に対して合わせる。次いで、このガラスマスク5をマスクとして露光光6をフォトレジスト4に照射する。
次いで、図2(c)に示すように、露光されたフォトレジスト4を現像することにより、導電体層3上にフォトレジストパターン4bが形成される。この際に、デバイスホール8の上方には露光位置確認用マークのレジストパターン4aが形成される(図4参照)。
ここで、露光位置確認用マークの平面形状について図6を参照しつつ説明する。
図6は、露光位置確認用マークの平面形状を示す図である。露光位置確認用マークのレジストパターン4aは、2つの同形状のパターンである第1のパターン4a1及び第2のパターン4a2を有している。第1及び第2のパターン4a1,4a2は互いに向かい合わせて配置されている。第1のパターン4a1は、その平面形状の外形において第1の辺4a11及び第2の辺4a12を有している。第2のパターン4a2は、その平面形状の外形において第3の辺4a21及び第4の辺4a22を有している。第1の辺4a11及び第3の辺4a21はともに第1の直線x1上に配置されており、前記第2の辺4a12及び第4の辺4a22はともの第2の直線x2上に配置されている。第1の直線x1と第2の直線x2が交差する点を、露光位置を確認する為のマーク中心座標xとする。
露光位置確認用マークのレジストパターン4aは、一方のパターンの面積がA×Aであり、一辺の長さが200μmである。第1及び第2のパターン4a1,4a2それぞれのパターン幅Wは、導電体層3の厚さ以下であり、例えば5〜18μmの範囲内であることが好ましい。第1のパターン4a1と第2のパターン4a2は間隔S分だけ離して配置されており、間隔Sの距離は50μmである。
その後、図6に示す露光位置確認用マークのレジストパターン4aを用いることにより、レジストパターン4aのマーク中心座標xを求め、露光位置確認用マークのレジストパターン4aの基材1上における位置を確認する。この位置が所定の精度の範囲内であればガラスマスク5と基材21との位置合わせが精度良く行われたものと判定され、次の工程が施されるが、前記位置が所定の精度の範囲外であればガラスマスク5と基材21との位置合わせを調整し、再度、露光及び現像の工程が行われる。このように、露光位置確認用マークのレジストパターン4aは、フォトレジストパターン4bを形成する際におけるパターンズレを防ぐために形成されている。
なお、本実施形態では、図6に示す平面形状を有する露光位置確認用マークを用いているが、中心座標が求められる形状であれば他の平面形状を有する露光位置確認用マークに変更しても良い。図7は、露光位置確認用マークの変更例を示す平面図である。図7(a)に示すように平面形状が二重丸のパターンからなる露光位置確認用マークであっても良いし、図7(b)に示すように平面形状が十字形のパターンからなる露光位置確認用マークであっても良いし、図7(c)に示すように平面形状が四角形のパターンからなる露光位置確認用マークであっても良いし、図7(d)に示すように平面形状がL字形を反転させたパターンからなる露光位置確認用マークであっても良い。但し、いずれの形状においてもパターンの幅Wは、導電体層3の厚さ以下であり、例えば5〜18μmの範囲内であることが好ましい。
次いで、図3(a)に示すように、基材1の裏面全面にエッチングレジストコート7を塗布する。
次いで、図3(b)及び図4に示すように、フォトレジストパターン4b及び露光位置確認用マークのレジストパターン4aをマスクにして導電体層3をウェットエッチングする。これにより、基材1上には導電体層からなる配線パターン3bが形成される。この際に、露光位置確認用マークのレジストパターン4aの幅Wが導電体層3の厚さ以下であるため、レジストパターン4aをマスクとしてエッチングされた導電体層3aは、エッチング時のオーバーエッチングにより消滅する。その為、この導電体層3a上にある露光位置確認用マーク4aも同時にTABテープから分離されることとなる。
その後、図3(c)に示すように、フォトレジストパターン4及びエッチングレジストコート7を剥離する。
以上、本発明の第1の実施形態によれば、露光位置確認用マークのレジストパターン4aをマスクとしてエッチングされた導電体層3aは、エッチング時のオーバーエッチングにより消滅している。このため、露光位置確認用マークのレジストパターンの形成位置がデバイスホールの上方に制限されることがなく、デバイスホールがない場所にも露光位置確認用マークを設置することが可能となる。さらに、露光位置確認用マークを複数設置することも可能となり、複数の露光位置確認用マークのレジストパターンを配置した場合は、露光位置の精度を向上させることができる。
次に、本発明の第2の実施形態について図面を参照して説明するが、第1の実施形態と同様の部分の説明は省略する。図5は、本発明の第2の実施形態による電子部品実装用フィルムキャリアテープであるCOFテープの断面図である。
COFテープの製造方法について説明する。
まず、図5に示す基材1を用意する。この基材1にはプレス加工によりスプロケットホール9が形成されているが、デバイスホールは形成されていない。次いで、基材1の表面上に例えばスパッタ法及び電気めっき法を用いて導電体層3を形成する。
次いで、第1の実施形態と同様の方法で、導電体層3上にフォトレジストパターン4bを形成するとともに、IC搭載部分8aに露光位置確認用マークのレジストパターン4aを形成する。露光位置確認用マークのレジストパターン4aは第1の実施形態と同様のものを用い、露光位置の確認についても第1の実施形態と同様の方法で行う。その後、第1の実施形態と同様の方法で、基材1上に導電体層からなる配線パターン3aを形成する。
以上、本発明の第2の実施形態においても、第1の実施形態と同様の効果が得られる。
また、前述したように露光位置確認用マークのレジストパターンの形成位置がデバイスホールの上方に制限されることがないため、TABテープ及びCOFテープの両者に対して、同様の露光位置確認用マークを用いることが可能となる。この点においてガラスマスクのマスクパターンを統一することが可能となる。その為、ガラスマスク設計の効率化となる。
図8は、本発明の第3の実施形態に係る電子部品実装用フィルムキャリアテープに配線パターンを形成する際に用いる露光位置確認用マークの形成箇所を示す平面図である。本実施形態は、第1及び第2の実施形態それぞれの電子部品実装用フィルムキャリアテープの製造方法に適用することができる。
図8に示す電子部品実装用フィルムキャリアテープは、ICを搭載する製品領域100を2列に配置している。そして、製品領域100の外側に複数の露光位置確認用マークを配置することとする。
電子部品実装用フィルムキャリアテープにおいて、製品領域100の相互間で且つX(−)側である位置(1)、製品領域100の相互間で且つX(+)側である位置(2)、製品領域100の相互間で且つY(+)側である位置(3)、及び製品領域100の相互間で且つY(−)側である位置(4)それぞれには、露光位置確認用マーク4aが配置される。この4つの露光位置確認用マーク4aを用いてフォトレジストパターンの露光時に中心座標を確認している。
以上、本発明の第3の実施形態においても、第1の実施形態と同様の効果が得られる。さらに、複数の露光位置確認用マークを設けることにより、配線パターンが複数ある場合や配線パターンが大きい製品に対して露光位置の精度を向上させることが可能となる。
図9は、本発明の第4の実施形態に係る電子部品実装用フィルムキャリアテープに配線パターンを形成する際に用いる露光位置確認用マークの形成箇所を示す平面図である。本実施形態は、第1及び第2の実施形態それぞれの電子部品実装用フィルムキャリアテープの製造方法に適用することができる。
図9に示す電子部品実装用フィルムキャリアテープは、ICを搭載する製品領域100を3列に配置している。そして、製品領域100のIC搭載部分及び製品領域100の外側に露光位置確認用マークを配置することとする。
電子部品実装用フィルムキャリアテープにおいて、製品領域100の相互間で且つX(−)側である位置(1)、製品領域100の相互間で且つX(+)側である位置(2)、テープの幅方向の中央に位置する製品領域100で且つY(+)側である位置(3)、及び、テープの幅方向の中央に位置する製品領域100で且つY(−)側である位置(4)それぞれには、露光位置確認用マーク4aが配置される。この4つの露光位置確認用マーク4aを用いてフォトレジストパターンの露光時に中心座標を確認している。
以上、本発明の第4の実施形態においても、第3の実施形態と同様の効果が得られる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
本発明の第1の実施形態に係る電子部品実装用フィルムキャリアテープの平面図。 (a)〜(c)は、本発明の第1の実施形態に係る電子部品実装用フィルムキャリアテープの製造工程を説明するための概略図。 (a)〜(c)は、本発明の第1の実施形態に係る電子部品実装用フィルムキャリアテープの製造工程を説明するための概略図。 図1に示すA−A'部の断面図。 本発明の第2の実施形態に係る電子部品実装用フィルムキャリアテープの製造工程を説明するための図であり、図1に示すA−A'部の断面図。 露光位置確認用マークの設計図。 露光位置確認用マークの形状例。 本発明の第3の実施形態に係る電子部品実装用フィルムキャリアテープにおける露光位置確認用マークの形成箇所を示す図。 本発明の第4の実施形態に係る電子部品実装用フィルムキャリアテープにおける露光位置確認用マークの形成箇所を示す図。 従来のTABテープタイプにおける電子部品実装用フィルムキャリアテープの製造工程を示す断面図。 従来のCOFテープタイプにおける電子部品実装用フィルムキャリアテープの製造工程を示す断面図。
符号の説明
1,21・・・基材、2,22・・・接着剤、3,3a,23・・・導電体層、3b・・・配線パターン、4・・・フォトレジスト、4b,24,24a・・・レジストパターン、5・・・ガラスマスク、6・・・露光光、7・・・エッチングレジストコート、8・・・デバイスホール、8a・・・IC搭載部、9・・・スプロケットホール、23a・・・露光位置確認用マークのパターン、4a11・・・第1の辺、4a12・・・第2の辺、4a21・・・第3の辺、4a22・・・第4の辺、x1・・・第1の直線、x2・・・第2の直線、4a1・・・第1のパターン、4a2・・・第2のパターン、x・・・マークの中心座標、4a・・・露光位置確認用マークのレジストパターン、100・・・ICを搭載する製品領域

Claims (5)

  1. 基材上に導電体層を形成する工程と、
    前記導電体層上にフォトレジストを塗布する工程と、
    前記フォトレジストの上方に、前記基材と位置合わせした露光用マスクを配置する工程と、
    前記露光用マスクをマスクとして前記フォトレジストを露光し現像することにより、前記導電体層上に配線用レジストパターン及び露光位置確認マーク用レジストパターンを形成する工程と、
    前記露光位置確認マーク用レジストパターンの前記基材上における位置を確認する工程と、
    前記配線用レジストパターン及び前記露光位置確認マーク用レジストパターンをマスクとして前記導電体層をウェットエッチングすることにより、前記基材上に前記導電体層からなる配線パターンを形成する工程と、
    を具備し、
    前記露光位置確認マーク用レジストパターンのパターン幅は前記導電体層の厚さ以下であり、
    前記導電体層をウェットエッチングした際に、前記露光位置確認マーク用レジストパターンの下に位置する前記導電体層が除去されることを特徴とする電子部品実装用フィルムキャリアテープの製造方法。
  2. 請求項1において、前記露光位置確認マーク用レジストパターンは、第1及び第2のパターンを有しており、
    前記第1のパターンは、その平面形状の外形において第1及び第2の辺を有しており、
    前記第2のパターンは、その平面形状の外形において第3及び第4の辺を有しており、
    前記第1の辺及び前記第3の辺はともに第1の直線上に配置されており、
    前記第2の辺及び前記第4の辺はともの第2の直線上に配置されており、
    前記第1の直線は、前記第2の直線と交差する直線であることを特徴とする電子部品実装用フィルムキャリアテープの製造方法。
  3. 請求項1又は2において、前記露光位置確認マーク用レジストパターンは、前記基材に設けられたデバイスホールの上方に位置することを特徴とする電子部品実装用フィルムキャリアテープの製造方法。
  4. 請求項3において、前記露光位置確認マーク用レジストパターンは、前記デバイスホールの上方と前記デバイスホール以外の位置に形成されることを特徴とする電子部品実装用フィルムキャリアテープの製造方法。
  5. 請求項1又は2において、前記基材にはデバイスホールが設けられてなく、前記露光位置確認マーク用レジストパターンは、前記基材のIC搭載部と前記IC搭載部以外の位置に形成されることを特徴とする電子部品実装用フィルムキャリアテープの製造方法。
JP2008308251A 2008-12-03 2008-12-03 電子部品実装用フィルムキャリアテープの製造方法 Withdrawn JP2010135461A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008308251A JP2010135461A (ja) 2008-12-03 2008-12-03 電子部品実装用フィルムキャリアテープの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008308251A JP2010135461A (ja) 2008-12-03 2008-12-03 電子部品実装用フィルムキャリアテープの製造方法

Publications (1)

Publication Number Publication Date
JP2010135461A true JP2010135461A (ja) 2010-06-17

Family

ID=42346476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008308251A Withdrawn JP2010135461A (ja) 2008-12-03 2008-12-03 電子部品実装用フィルムキャリアテープの製造方法

Country Status (1)

Country Link
JP (1) JP2010135461A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111375514A (zh) * 2020-04-28 2020-07-07 江苏上达电子有限公司 一种适用于cof基板的精密贴边喷涂装置及其使用方法
CN113508458A (zh) * 2019-05-08 2021-10-15 Lsr工程与咨询有限公司 用于对基底进行结构化的方法
CN113508458B (zh) * 2019-05-08 2024-05-31 Lsr工程与咨询有限公司 用于对基底进行结构化的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004312035A (ja) * 1996-06-25 2004-11-04 Seiko Epson Corp フィルムキャリアへの導体パターンの転写方法及びそれに用いるマスク並びにフィルムキャリア

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004312035A (ja) * 1996-06-25 2004-11-04 Seiko Epson Corp フィルムキャリアへの導体パターンの転写方法及びそれに用いるマスク並びにフィルムキャリア

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113508458A (zh) * 2019-05-08 2021-10-15 Lsr工程与咨询有限公司 用于对基底进行结构化的方法
CN113508458B (zh) * 2019-05-08 2024-05-31 Lsr工程与咨询有限公司 用于对基底进行结构化的方法
CN111375514A (zh) * 2020-04-28 2020-07-07 江苏上达电子有限公司 一种适用于cof基板的精密贴边喷涂装置及其使用方法

Similar Documents

Publication Publication Date Title
CN103246156A (zh) 形成自我对准的套准标记的方法
JP5600808B2 (ja) 多層ビア積層構造
JP2008227309A (ja) 配線基板およびその製造方法
US6828071B2 (en) Method of aligning a wafer and masks
TWM556992U (zh) 軟性電路板
JP2010135461A (ja) 電子部品実装用フィルムキャリアテープの製造方法
KR100815361B1 (ko) 인쇄회로기판의 제조방법
US20060265870A1 (en) Printed circuit board and printed circuit board manufacturing method
JP2009239105A (ja) 多層回路基板の製造方法
JP2007189140A (ja) 半導体装置の製造方法、マスクの製造方法、露光方法
JP3953342B2 (ja) 印刷版及びその製造方法
JP4250448B2 (ja) 両面露光方法
JP2005236188A (ja) 導体パターンの製造方法
CN109765764B (zh) 芯片返工时图形套刻方法
JP2630097B2 (ja) 多層印刷配線板の製造方法
JP4368241B2 (ja) 配線基板の製造方法
WO2017081828A1 (ja) シートコイルの製造方法
KR102096083B1 (ko) 보강판 패널 및 이의 제조 방법
JP2005142253A (ja) フレキシブル多層プリント配線板の製造方法
JP2006126695A (ja) パターン形成方法
JP2005189462A (ja) プリント配線板の製造方法
JP4589681B2 (ja) 半導体デバイスの形成方法
JP5223634B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法
JP2001085836A (ja) プリント配線板のパターン形成用フィルム合わせ方式
JP2018152535A (ja) 半導体装置用tabテープの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20111122

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20121228