CN109765764B - 芯片返工时图形套刻方法 - Google Patents
芯片返工时图形套刻方法 Download PDFInfo
- Publication number
- CN109765764B CN109765764B CN201811621813.7A CN201811621813A CN109765764B CN 109765764 B CN109765764 B CN 109765764B CN 201811621813 A CN201811621813 A CN 201811621813A CN 109765764 B CN109765764 B CN 109765764B
- Authority
- CN
- China
- Prior art keywords
- alignment mark
- chip
- reworking
- rework
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明提供了一种芯片返工时图形套刻方法,包括:S11将预先制备的返工专用板中的第一对位标记与芯片中的光刻对位标记对准,完成返工专用板与芯片的对准操作;返工专用板中的第一对位标记与制备芯片表面第一图形的光刻板中的对位标记对应设置,光刻对位标记根据该光刻板中的对位标记制备得到;S12根据返工专用板中的第一对位标记,在芯片表面对应的标记区域制备出第一返工对位标记;S13去除芯片表面除第一返工对位标记的图形;S14将返工光刻板中的第一预设对位标记与芯片中的第一返工对位标记对准,完成返工光刻板与芯片的对准操作;返工光刻板中的第一预设对位标记与返工专用板中的第一对位标记对应设置;S15根据返工光刻板在芯片表面制备第二图形,实现了返工后制备的第二图形与返工前第一图形的完全套刻。
Description
技术领域
本发明涉及半导体技术领域,尤其是一种芯片返工时图形套刻方法。
背景技术
半导体器件的制造需要经过上百道工艺,光刻工艺作为图案化的主要工艺步 骤,在半导体器件的制造过程中处于举足轻重的地位。
在芯片制造的过程中,难免会出现因为各种异常现象导致需要返工的情况。 但是,在这一过程中,若需要将芯片上的所有图形去除干净后再进行返工,会出 现芯片表面没有任何可参考的图形或标记点的情况,此时,若返工前的图形工艺 已经对晶圆表面产生了某种隐患性影响(如,晶圆表面已损坏),而返工时又无 法完全与返工前的图形套准(如图1所示,浅色阴影线图形为返工前图像,深色 图形为返工后图像),无疑会导致返工后制造得到的芯片的性能出现异常,如出 现漏电、发光不均匀等现象。
发明内容
为了克服以上不足,本发明提供了一种芯片返工时图形套刻方法,有效解决 现有生产工艺中芯片图形需要全返工时,返工后制备的第二图形无法与返工前第 一图形完全套刻引起芯片性能异常的技术问题。
本发明提供的技术方案包括:
一种芯片返工时图形套刻方法,所述芯片表面包括需要返工的第一图形及光 刻对位标记,所述芯片返工时图形套刻方法中包括:
S11将预先制备的返工专用板中的第一对位标记与芯片中的光刻对位标记 对准,完成返工专用板与芯片的对准操作;所述返工专用板中的第一对位标记与 制备芯片表面第一图形的光刻板中的对位标记对应设置,所述光刻对位标记根据 该光刻板中的对位标记制备得到;
S12根据所述返工专用板中的第一对位标记,在芯片表面对应的标记区域 制备出第一返工对位标记;
S13去除芯片表面的第一图形;
S14将返工光刻板中的第一预设对位标记与芯片中的第一返工对位标记对 准,完成返工光刻板与芯片的对准操作;所述返工光刻板中的第一预设对位标记 与返工专用板中的第一对位标记对应设置;
S15根据所述返工光刻板在所述芯片表面制备第二图形。
一种芯片返工时图形套刻方法,所述芯片表面包括需要返工的第一图形及光 刻对位标记,所述芯片返工时图形套刻方法中包括:
S21将预先制备的返工专用板中的第一对位标记与芯片中的光刻对位标记 对准,完成返工专用板与芯片的对准操作;所述返工专用板中的第一对位标记与 制备芯片表面第一图形的光刻板中的对位标记对应设置,所述光刻对位标记根据 该光刻板中的对位标记制备得到;
S22根据所述返工专用板中的第二对位标记,在芯片表面对应标记区域制 备出第二返工对位标记,所述第二对位标记与第一对位标记位于返工专用板中的 不同位置;
S23去除芯片表面的第一图形;
S24将返工光刻板中的第二预设对位标记与芯片中的第二返工对位标记对 准,完成返工光刻板与芯片的对准操作;所述返工光刻板中的第二预设对位标记 与返工专用板中的第二对位标记对应设置;
S25根据所述返工光刻板在所述芯片表面制备第二图形。
在本发明提供的芯片返工时图形套刻方法中,预先制备包括第一对位标记, 或包括第一标记点和第二对位标记的返工专用板(仅标记区域包括图形,其余区 域均无图形),当需要进行返工时,使用第一对位标记对准芯片后,根据第一对 位标记或第二对位标记在芯片表面相应标记区域制备出返工对位标记,以此,在 进行返工时,返工光刻板对准该返工对位标记,实现返工后制备的第二图形与返 工前第一图形的完全套刻,不会出现因返工后制备的第二图形无法与返工前第一 图形不能完全套刻导致返工后的芯片出现性能异常的现象。
附图说明
图1为现有技术中芯片中返工前图形和返工后图形比对示意图;
图2为本发明中芯片返工时图形套刻方法流程示意图;
图3为本发明一实例中返工专用板示意图;
图4为本发明如图3所示实例中芯片表面对应的标记区域示意图;
图5为本发明中芯片返工时图形套刻方法另一实施方式流程示意图;
图6为本发明一实例中返工专用板示意图;
图7为本发明如图6所示实例中芯片表面与第一对位标记对应的标记区域、 与第二对位标记对应的标记区域示意图;
图8为本发明中如图6和图7所示实例中返工专用板中的第一对位标记与芯 片表面对应标记区域对准示意图;
图9为本发明中如图6和图7所示实例中返工专用板中的第二对位标记与芯 片表面对应标记区域对准示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图 说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一 些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可 以根据这些附图获得其他的附图,并获得其他的实施方式。
在芯片制程中的,一般以首次光刻制作出的光刻对位标记对准曝光,当需要 将芯片上的所有图形去除干净后再进行返工时,会出现芯片表面没有任何可参考 的图形或标记点的情况,使得返工后制备的第二图形无法完全与返工前的第一图 形套准。基于此,本发明提供了一种芯片返工时图形套刻方法,如图2所示,该 芯片返工时图形套刻方法中包括:
S11将预先制备的返工专用板中的第一对位标记与芯片中的光刻对位标记 对准,完成返工专用板与芯片的对准操作;返工专用板中的第一对位标记与制备 芯片表面第一图形的光刻板中的对位标记对应设置,光刻对位标记根据该光刻板 中的对位标记制备得到;
S12根据返工专用板中的第一对位标记,在芯片表面对应的标记区域制备 出第一返工对位标记;
S13去除芯片表面的第一图形;
S14将返工光刻板中的第一预设对位标记与芯片中的第一返工对位标记对 准,完成返工光刻板与芯片的对准操作;返工光刻板中的第一预设对位标记与返 工专用板中的第一对位标记对应设置;
S15根据返工光刻板在芯片表面制备第二图形。
在本实施方式中,需要返工的芯片表面包括第一图形及光刻对位标记。由于 返工不仅存在于某一道特定光刻中,还可能出现在整个制程中,故第一图形可以 为一次光刻后形成的图形,也可以为多次光刻后形成的图形,其泛指返工前芯片 表面已存在的图形。
当确认需要进行返工且返工工艺不会对光刻对位标记造成损坏,将返工专用 板中的第一对位标记与芯片表面的光刻对位标记对准,通过蚀刻或制备薄膜的方 法在芯片表面对应的标记区域制备第一返工对位标记。另外,在返工光刻板中增 加第一预设对位标记,在返工光刻第二图形(除对位标记以外,与第一图形完全 一致)的过程中,通过该第一预设对位标记与芯片表面的第一返工对位标记对准, 达到返工后制备的第二图形与第一图形对准的目的。为了实现目的,在返工前, 制备特定的返工专用板,根据芯片首次曝光使用的光刻板中对位标记的位置在返 工专用板中相同的位置制备第一对位标记,根据返工专用板中第一对位标记的位 置在返工光刻板中相同的位置制备第一预设对位标记。
制备了第一返工对位标记后,使用不能去除该第一返工对位标记的方法去除 芯片表面的第一图形,如,在一实例中,第一图形只包括一层Ag,则使用Ti 制备第一返工对位标记,以此,在使用氨水和双氧水去除芯片表面的Ag时,不 会同时将第一返工对位标记去除。在另一实例中,第一图形中包含多种金属层, 返工时需使用王水将其去除,此时采用刻蚀GaN的方式制备第一返工对位标记, 刻蚀后在GaN表面形成图形,确保返工时不被各种腐蚀液去除。
在本实施方式中,返工专用板中只有第一对位标记,在返工过程中,使用该 第一对位标记与正常工艺的首次光刻标记点对位(芯片表面制备第一图形时,第 一次进行光刻工艺时形成的光刻对位标记)制备第一返工对位标记,制备第二图 形时,将正常工艺首次光刻工艺中使用的光刻板(该光刻板中已经制备了用于形 成首次光刻标记点的第一预设对位标记)作为返工光刻板使用即可。
在一实例中,返工专用板如图3所示,包括第一对位标记1(左上方的横H), 芯片表面与第一对位标记对应的标记区域3(左上方)如图4所示。
在返工时,首先,将返工专用板中的第一对位标记1与芯片表面标记区域3 中的光刻对位标记(图中未示出)对准,根据该第一对位标记1在芯片的标记区 域3中制备第一返工对位标记;之后根据返工光刻板在芯片表面制备第二图形, 完成对芯片的返工操作。在这一过程中,保证了返工前后图形的完全对准,避免 因返工前的第一图形印记与返工后的第二图形发生错位,造成芯片出现漏电或发 光不均匀等的安全隐患。
如图5所示,为本发明芯片返工时图形套刻方法另一实施方式流程示意图, 从图中看出,该芯片返工时图形套刻方法中包括:
S21将预先制备的返工专用板中的第一对位标记与芯片中的光刻对位标记 对准,完成返工专用板与芯片的对准操作;返工专用板中的第一对位标记与制备 芯片表面第一图形的光刻板中的对位标记对应设置,光刻对位标记根据该光刻板 中的对位标记制备得到;
S22根据返工专用板中的第二对位标记,在芯片表面对应标记区域制备出 第二返工对位标记,第二对位标记与第一对位标记位于返工专用板中的不同位 置;
S23去除芯片表面的第一图形;
S24将返工光刻板中的第二预设对位标记与芯片中的第二返工对位标记对 准,完成返工光刻板与芯片的对准操作;返工光刻板中的第二预设对位标记与返 工专用板中的第二对位标记对应设置;
S25根据返工光刻板在芯片表面制备第二图形。
在本实施方式中,需要返工的芯片表面包括第一图形及光刻对位标记。由于 返工不仅存在于某一道特定光刻中,还可能出现在整个制程中,故第一图形可以 为一次光刻后形成的图形,也可以为多次光刻后形成的图形,其泛指返工前芯片 表面已存在的图形。
当确认需要进行返工时,使用返工专用板中的第一对位标记与芯片表面的光 刻对位标记对准,通过蚀刻或制备薄膜的方法在芯片表面的标记区域制备第二返 工对位标记。另外,在返工光刻板中增加第二预设对位标记,在返工光刻第二图 形的过程中,通过该第二预设对位标记与芯片表面的第二返工对位标记对准,达 到返工后制备的第二图形与第一图形对准的目的。为了实现目的,在返工前,制 备特定的返工专用板和返工光刻板,根据芯片首次曝光使用的光刻板中对位标记 的位置在返工专用板中相同的位置制备第一对位标记,根据返工专用板中第二对 位标记的位置在返工光刻板中相同的位置制备预设对位标记。反光专用板中第二 对位标记的位置及具体图形根据实际情况进行设定,这里不做限定。
制备了第二返工对位标记后,使用不能去除该第二返工对位标记的方法去除 芯片表面的第一图形,如,在一实例中,第一图形只包括一层Ag,则使用Ti 制备第二返工对位标记,以此,在使用氨水和双氧水去除芯片表面的Ag时,不 会同时将第二返工对位标记去除。在另一实例中,第一图形中包含多种金属层, 返工时需使用王水将其去除,此时采用刻蚀GaN的方式制备第二返工对位标记, 刻蚀后在GaN表面形成图形,确保返工时不被各种腐蚀液去除。
在本实施方式中,返工专用板中包括第一对位标记和第二对位标记,在返工 过程中,使用该第一对位标记与正常工艺中任意一次光刻过程中产生的光刻标记 点对位(由于芯片表面制备的第一图形可以一次光刻形成,也可以多次光刻形成, 当第一图形由一次光刻形成时,使用第一对位标记与该次光刻形成的光刻标记点 对位即可;当第一图形由多次光刻形成时,第一对位标记可以与任意一次光刻工 艺中产生的光刻标记点对位)制备第二返工对位标记,即返工专用板中的第一对 位标记可以根据整个制程中任意一次光刻工艺使用的光刻板中的对位标记制备。 制备第二图形时,使用返工专用板中的第二预设对位标记对准该第二对位标记即 可。这里,返工专用板中的第一对位标记虽然与制程中任意一次光刻工艺使用的 光刻板的对位标记相同,但是第二对位标记其他光刻板中并没有,是以,在返工 前需要根据需求制备特定的返工光刻板。
在一实例中,返工专用板如图6所示,包括第一对位标记1(左上方的横H) 和第二对位标记2(右下方的竖H),芯片表面与第一对位标记1对应的标记区 域3(左上方)、与第二对位标记2对应的标记区域4(右下方)如图7所示。
在返工时,首先,将返工专用板中的第一对位标记1与芯片表面标记区域3 中的光刻对位标记(图中未示出)对准,如图8所示,并根据返工专用板中的第 二对位标记2在芯片的标记区域4(右下方)中制备返工对位标记,如图9所示; 之后根据返工光刻板在芯片表面制备第二图形,完成对芯片的返工操作。在这一 过程中,保证了返工前后图形的完全对准,避免因返工前的第一图形印记与返工 后的第二图形发生错位,造成芯片出现漏电或发光不均匀等的安全隐患。
应当说明的是,上述实施例均可根据需要自由组合。以上所述仅是本发明的 优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发 明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明 的保护范围。
Claims (4)
1.一种芯片返工时图形套刻方法,其特征在于,所述芯片表面包括需要返工的第一图形及光刻对位标记,所述芯片返工时图形套刻方法中包括:
S11 将预先制备的返工专用板中的第一对位标记与芯片中的光刻对位标记对准,完成返工专用板与芯片的对准操作;所述返工专用板中的第一对位标记与制备芯片表面第一图形的光刻板中的对位标记对应设置,所述光刻对位标记根据该光刻板中的对位标记制备得到;
S12 根据所述返工专用板中的第一对位标记,在芯片表面对应的标记区域制备出第一返工对位标记;
S13 去除芯片表面的第一图形;
S14 将返工光刻板中的第一预设对位标记与芯片中的第一返工对位标记对准,完成返工光刻板与芯片的对准操作;所述返工光刻板中的第一预设对位标记与返工专用板中的第一对位标记对应设置;
S15 根据所述返工光刻板在所述芯片表面制备第二图形。
2.如权利要求1所述的芯片返工时图形套刻方法,其特征在于,在步骤S12中,采用蚀刻或制备薄膜的方法制备第一返工对位标记。
3.一种芯片返工时图形套刻方法,其特征在于,所述芯片表面包括需要返工的第一图形及光刻对位标记,所述芯片返工时图形套刻方法中包括:
S21 将预先制备的返工专用板中的第一对位标记与芯片中的光刻对位标记对准,完成返工专用板与芯片的对准操作;所述返工专用板中的第一对位标记与制备芯片表面第一图形的光刻板中的对位标记对应设置,所述光刻对位标记根据该光刻板中的对位标记制备得到;
S22 根据所述返工专用板中的第二对位标记,在芯片表面对应标记区域制备出第二返工对位标记,所述第二对位标记与第一对位标记位于返工专用板中的不同位置;
S23 去除芯片表面的第一图形;
S24 将返工光刻板中的第二预设对位标记与芯片中的第二返工对位标记对准,完成返工光刻板与芯片的对准操作;所述返工光刻板中的第二预设对位标记与返工专用板中的第二对位标记对应设置;
S25 根据所述返工光刻板在所述芯片表面制备第二图形。
4.如权利要求3所述的芯片返工时图形套刻方法,其特征在于,在步骤S22中,采用蚀刻或制备薄膜的方法制备第二返工对位标记。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811621813.7A CN109765764B (zh) | 2018-12-28 | 2018-12-28 | 芯片返工时图形套刻方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811621813.7A CN109765764B (zh) | 2018-12-28 | 2018-12-28 | 芯片返工时图形套刻方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109765764A CN109765764A (zh) | 2019-05-17 |
CN109765764B true CN109765764B (zh) | 2021-12-31 |
Family
ID=66451662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811621813.7A Active CN109765764B (zh) | 2018-12-28 | 2018-12-28 | 芯片返工时图形套刻方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109765764B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104637791A (zh) * | 2013-11-14 | 2015-05-20 | 北大方正集团有限公司 | 一种提高晶圆返工优良率的方法及装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100816248B1 (ko) * | 2006-08-29 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
CN102566297B (zh) * | 2010-12-31 | 2013-11-06 | 中芯国际集成电路制造(上海)有限公司 | 光刻系统 |
CN202693996U (zh) * | 2012-08-10 | 2013-01-23 | 东莞市五株电子科技有限公司 | 一种返工线路板绿油曝光对位的定位工具 |
CN103257534B (zh) * | 2013-05-02 | 2015-07-15 | 上海华力微电子有限公司 | 光刻返工去胶工艺 |
CN106154773B (zh) * | 2015-04-03 | 2019-03-29 | 中芯国际集成电路制造(上海)有限公司 | 修正图形的方法 |
CN105353589B (zh) * | 2015-12-01 | 2018-02-23 | 广州杰赛科技股份有限公司 | 一种高效pcb二次曝光方法 |
-
2018
- 2018-12-28 CN CN201811621813.7A patent/CN109765764B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104637791A (zh) * | 2013-11-14 | 2015-05-20 | 北大方正集团有限公司 | 一种提高晶圆返工优良率的方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109765764A (zh) | 2019-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8372666B2 (en) | Misalignment correction for embedded microelectronic die applications | |
CN109643640B (zh) | 在工艺中控制衬底上图案定位的方法及计算机程序产品 | |
JP2009238777A (ja) | 半導体装置の製造方法 | |
CN102608860B (zh) | 光刻蚀方法、光罩组合及曝光系统 | |
CN109765764B (zh) | 芯片返工时图形套刻方法 | |
US10593551B2 (en) | Method to increase the process window in double patterning process | |
US6828071B2 (en) | Method of aligning a wafer and masks | |
CN109686654B (zh) | 一种改善Lift-off工艺划片道形貌的方法 | |
KR0156316B1 (ko) | 반도체장치의 패턴 형성방법 | |
JP2007142795A (ja) | 圧電振動片の製造方法およびアライメントマーカーの形成方法 | |
JP2008047786A (ja) | 絶縁膜形成方法 | |
US10395999B1 (en) | Method for monitoring fin removal | |
US7374866B2 (en) | System and method for exposure of partial edge die | |
JP2010135461A (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
CN110865519B (zh) | 光刻过程中晶圆对准的方法 | |
JP6156745B2 (ja) | 半導体装置用リードフレーム及びその製造方法 | |
CN110865520B (zh) | 光刻方法 | |
KR20110101404A (ko) | 반도체 소자의 제조 방법 | |
KR20060015949A (ko) | 금속 패턴 형성 방법 | |
KR100510691B1 (ko) | 쉐도우 마스크 제작 방법 | |
US11587889B2 (en) | Reduced pattern-induced wafer deformation | |
CN114624960A (zh) | 大尺寸芯片光刻拼接方法 | |
KR20100133699A (ko) | 웨이퍼 레벨 패키지 이면 사진 식각 마킹방법 | |
JP2006201240A (ja) | アライメント方法を改良したフォトリソプロセス | |
US20080044774A1 (en) | Method for exposing twice by two masks in semiconductor process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 330096 No. 699, Aixi Hubei Road, Nanchang High-tech Development Zone, Jiangxi Province Patentee after: Jingneng optoelectronics Co.,Ltd. Address before: 330096 No. 699, Aixi Hubei Road, Nanchang High-tech Development Zone, Jiangxi Province Patentee before: LATTICE POWER (JIANGXI) Corp. |
|
CP01 | Change in the name or title of a patent holder |