JP2630097B2 - 多層印刷配線板の製造方法 - Google Patents
多層印刷配線板の製造方法Info
- Publication number
- JP2630097B2 JP2630097B2 JP7133891A JP7133891A JP2630097B2 JP 2630097 B2 JP2630097 B2 JP 2630097B2 JP 7133891 A JP7133891 A JP 7133891A JP 7133891 A JP7133891 A JP 7133891A JP 2630097 B2 JP2630097 B2 JP 2630097B2
- Authority
- JP
- Japan
- Prior art keywords
- inner layer
- pattern
- wiring board
- printed wiring
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多層印刷配線板の製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】従来の多層印刷配線板は、図２（ａ），
（ｂ）に示すように、中央部に回路パターン領域４を設
けた内層基板１の回路パターン領域４を取囲む周縁領域
２に多層化成形後の板厚精度を向上し、積層ボイドの発
生を防いで、反りを低減するために銅箔のドットパター
ン３を配列して設けている。
（ｂ）に示すように、中央部に回路パターン領域４を設
けた内層基板１の回路パターン領域４を取囲む周縁領域
２に多層化成形後の板厚精度を向上し、積層ボイドの発
生を防いで、反りを低減するために銅箔のドットパター
ン３を配列して設けている。
【０００３】このような、内層基板１では、回路パター
ン領域４に回路を形成する時に、表裏の合わせ精度（ず
れ量）を確認する指標がないために、回路パターンの表
裏の合わせ精度が低下し、多層化成形後の全体のパター
ン位置精度を低下させるという問題点がある。そこで内
層基板１の周縁領域２に設ける一部のドットパターン３
のパターン中心に合わせて、あらかじめドリル加工によ
り、ドットパターン３よりも小さい貫通孔５を設ける事
が提案されている。この場合、貫通孔５に合わせてエッ
チングレジスト膜のドットパターン３を設ける際に貫通
孔５の円周とドットパターン３の円周の距離の大小によ
り内層基板の表裏の回路パターンの合わせ精度を制御す
る事ができる為、内層パターンの位置精度を向上させる
事ができる。
ン領域４に回路を形成する時に、表裏の合わせ精度（ず
れ量）を確認する指標がないために、回路パターンの表
裏の合わせ精度が低下し、多層化成形後の全体のパター
ン位置精度を低下させるという問題点がある。そこで内
層基板１の周縁領域２に設ける一部のドットパターン３
のパターン中心に合わせて、あらかじめドリル加工によ
り、ドットパターン３よりも小さい貫通孔５を設ける事
が提案されている。この場合、貫通孔５に合わせてエッ
チングレジスト膜のドットパターン３を設ける際に貫通
孔５の円周とドットパターン３の円周の距離の大小によ
り内層基板の表裏の回路パターンの合わせ精度を制御す
る事ができる為、内層パターンの位置精度を向上させる
事ができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来の多層印刷配線板では、ドットパターンが図２
（ｂ）に示すように、内層基板１の表側のドットパター
ン３ａと裏側のドットパターン３ｂが交互に設けてあ
り、内層基板１の表裏同一箇所にドットパターンが重な
っていない為、回路形成時にドットパターンのない部分
のエッチングレジスト膜が貫通孔を介して裏面より貫通
穴の大きさのパターンが露光され、貫通孔の周囲にかろ
うじて付着していたエッチングレジスト膜が次のエッチ
ング工程で剥れエッチングレジスト膜のチップとなって
浮遊し、不要な箇所に付着してエッチング残りを生じる
という欠点がある。
た従来の多層印刷配線板では、ドットパターンが図２
（ｂ）に示すように、内層基板１の表側のドットパター
ン３ａと裏側のドットパターン３ｂが交互に設けてあ
り、内層基板１の表裏同一箇所にドットパターンが重な
っていない為、回路形成時にドットパターンのない部分
のエッチングレジスト膜が貫通孔を介して裏面より貫通
穴の大きさのパターンが露光され、貫通孔の周囲にかろ
うじて付着していたエッチングレジスト膜が次のエッチ
ング工程で剥れエッチングレジスト膜のチップとなって
浮遊し、不要な箇所に付着してエッチング残りを生じる
という欠点がある。
【０００５】
【課題を解決するための手段】本発明の多層印刷配線板
の製造方法は、内層基板に印刷用パイロットとして貫通
孔を形成する工程と、前記貫通孔の位置に対応して位置
整合用のパイロットパターンを有する内層パターンフィ
ルムの前記パイロットパターンを前記貫通孔に整合して
前記内層基板の表裏両面に形成する工程と、前記内層パ
ターンフィルムをマスクとして前記内層基板の導電層を
パターニングし、回路配線及び前記回路配線の周囲にド
ットパターンを形成する工程とを含んで構成される。
の製造方法は、内層基板に印刷用パイロットとして貫通
孔を形成する工程と、前記貫通孔の位置に対応して位置
整合用のパイロットパターンを有する内層パターンフィ
ルムの前記パイロットパターンを前記貫通孔に整合して
前記内層基板の表裏両面に形成する工程と、前記内層パ
ターンフィルムをマスクとして前記内層基板の導電層を
パターニングし、回路配線及び前記回路配線の周囲にド
ットパターンを形成する工程とを含んで構成される。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１（ａ），（ｂ）は本発明の一実施例を
説明するための内層基板の模式的平面図及びＡ部拡大図
である。
説明するための内層基板の模式的平面図及びＡ部拡大図
である。
【０００８】まず、内層基板１の四隅に、ドリル加工に
より、印刷用パイロットとして貫通孔５を形成する。貫
通孔５は、直径１．５ｍｍの真円を有している。次に、
内層基板１の中央部に対応する回路パターン領域４と、
周縁領域２に対応する複数個のドットパターン３及び印
刷用パイロットパターン６を配置した内層パターンフィ
ルム（図省略）のパイロットパターン６を貫通孔５に合
わせて内層基板１の表面に設ける。
より、印刷用パイロットとして貫通孔５を形成する。貫
通孔５は、直径１．５ｍｍの真円を有している。次に、
内層基板１の中央部に対応する回路パターン領域４と、
周縁領域２に対応する複数個のドットパターン３及び印
刷用パイロットパターン６を配置した内層パターンフィ
ルム（図省略）のパイロットパターン６を貫通孔５に合
わせて内層基板１の表面に設ける。
【０００９】ここで、ドットパターン３は直径２．４ｍ
ｍのドットで２．５４ｍｍの対角距離に、且つ各内層基
板１の表裏に交互に配置されている。印刷用パイロット
パターン６は直径１．８ｍｍの真円で、貫通孔５と対応
する位置の内層基板１の表裏に夫々配置されている。
ｍのドットで２．５４ｍｍの対角距離に、且つ各内層基
板１の表裏に交互に配置されている。印刷用パイロット
パターン６は直径１．８ｍｍの真円で、貫通孔５と対応
する位置の内層基板１の表裏に夫々配置されている。
【００１０】ここで、四隅に設けた貫通孔５がパイロッ
トパターン６の円周内に収まるように内層パターンフィ
ルムの位置を合わせることにより１５０μｍ以内の精度
で内層パターンの表裏合わせを行なう事ができる。この
ように、内層パターンの表裏合わせを行ない、エッチン
グにより回路形成を行なった複数枚の内層基板１を複数
枚のプリプレグを介して重ね合わせ、積層プレスによ
り、多層化成形して多層印刷配線板を構成する。
トパターン６の円周内に収まるように内層パターンフィ
ルムの位置を合わせることにより１５０μｍ以内の精度
で内層パターンの表裏合わせを行なう事ができる。この
ように、内層パターンの表裏合わせを行ない、エッチン
グにより回路形成を行なった複数枚の内層基板１を複数
枚のプリプレグを介して重ね合わせ、積層プレスによ
り、多層化成形して多層印刷配線板を構成する。
【００１１】また、多層印刷配線板の内層基板１の周縁
領域２内の四隅に設ける貫通孔５を各隅毎に複数設けて
対応するパイロットパターン６を直径１．８ｍｍと直径
１．６ｍｍの２種類設けることにより、内層パターンの
表裏合わせ精度を５０μｍ以内の精度で位置精度を向上
させる事ができる。
領域２内の四隅に設ける貫通孔５を各隅毎に複数設けて
対応するパイロットパターン６を直径１．８ｍｍと直径
１．６ｍｍの２種類設けることにより、内層パターンの
表裏合わせ精度を５０μｍ以内の精度で位置精度を向上
させる事ができる。
【００１２】
【発明の効果】以上説明したように本発明は、内層基板
の四隅に貫通孔を設け、更にその貫通孔と同一位置の表
裏面に各々印刷用パイロット用の銅箔パターンを設け、
貫通孔の円周と銅箔パターンの外周との間の距離を内層
パターンの表裏合わせ精度の指標にする事により、内層
パターン位置精度が向上し、更に回路形成時のエッチン
グレジスト膜のチップ付着によるエッチング残りを阻止
して配線間短絡を防止できるという効果を有する。
の四隅に貫通孔を設け、更にその貫通孔と同一位置の表
裏面に各々印刷用パイロット用の銅箔パターンを設け、
貫通孔の円周と銅箔パターンの外周との間の距離を内層
パターンの表裏合わせ精度の指標にする事により、内層
パターン位置精度が向上し、更に回路形成時のエッチン
グレジスト膜のチップ付着によるエッチング残りを阻止
して配線間短絡を防止できるという効果を有する。
【図１】本発明の一実施例を説明するための内層基板の
模式的平面図及びＡ部拡大図である。
模式的平面図及びＡ部拡大図である。
【図２】従来の多層印刷配線板の一例を説明するための
内層基板の模式的平面図及びＢ部拡大図である。
内層基板の模式的平面図及びＢ部拡大図である。
１ 内層基板 ２ 周縁領域 ３，３ａ，３ｂ ドットパターン ４ 回路パターン領域 ５ 貫通孔 ６ パイロットパターン
Claims (1)
- 【請求項１】 内層基板に印刷用パイロットとして貫通
孔を形成する工程と、前記貫通孔の位置に対応して位置
整合用のパイロットパターンを有する内層パターンフィ
ルムの前記パイロットパターンを前記貫通孔に整合して
前記内層基板の表裏両面に形成する工程と、前記内層パ
ターンフィルムをマスクとして前記内層基板の導電層を
パターニングし、回路配線及び前記回路配線の周囲にド
ットパターンを形成する工程とを含むことを特徴とする
多層印刷配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7133891A JP2630097B2 (ja) | 1991-04-04 | 1991-04-04 | 多層印刷配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7133891A JP2630097B2 (ja) | 1991-04-04 | 1991-04-04 | 多層印刷配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04307796A JPH04307796A (ja) | 1992-10-29 |
| JP2630097B2 true JP2630097B2 (ja) | 1997-07-16 |
Family
ID=13457621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7133891A Expired - Fee Related JP2630097B2 (ja) | 1991-04-04 | 1991-04-04 | 多層印刷配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630097B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110650586A (zh) * | 2019-08-12 | 2020-01-03 | 珠海杰赛科技有限公司 | 一种pcb板的加工方法 |
-
1991
- 1991-04-04 JP JP7133891A patent/JP2630097B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110650586A (zh) * | 2019-08-12 | 2020-01-03 | 珠海杰赛科技有限公司 | 一种pcb板的加工方法 |
| CN110650586B (zh) * | 2019-08-12 | 2021-09-14 | 珠海杰赛科技有限公司 | 一种pcb板的加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04307796A (ja) | 1992-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7520755B2 (en) | Method of forming solder mask and wiring board with solder mask | |
| JP3230953B2 (ja) | 多層薄膜配線基板 | |
| US5464662A (en) | Fabrication method of printed wiring board | |
| JPH0766552A (ja) | 配線基板の製造方法 | |
| JP2630097B2 (ja) | 多層印刷配線板の製造方法 | |
| KR20020050720A (ko) | 다층 플렉시블 배선판의 제조 방법 | |
| JP2943767B2 (ja) | 多層配線基板の製造方法 | |
| JP2002118363A (ja) | 多層プリント配線板およびその製造方法 | |
| JP2714691B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JP2625967B2 (ja) | 印刷配線板 | |
| JP3198484B2 (ja) | プリント基板の製造方法 | |
| JPH11307890A (ja) | プリント配線板 | |
| JPH10200234A (ja) | 微細パターンのプリント配線板およびその製造方法 | |
| JPH04346492A (ja) | 混成集積回路基板の製造方法 | |
| JP2886697B2 (ja) | 可撓性回路基板の製造法 | |
| JPH06334346A (ja) | 厚膜・薄膜混成多層配線基板のパターン形成方法 | |
| JP2008244336A (ja) | プリント配線板の製造方法、及びプリント配線板 | |
| JPS61264783A (ja) | プリント配線板とその製造方法 | |
| JP2705154B2 (ja) | プリント配線板の製造方法 | |
| JP4487413B2 (ja) | 配線基板の製造方法 | |
| JP2005189462A (ja) | プリント配線板の製造方法 | |
| JP2010135461A (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
| GB2307352A (en) | Manufacture of multi-layer printed circuit boards | |
| JPH0627637A (ja) | フレキシブル回路基板用マスク構造 | |
| CN111818735A (zh) | 空腔板阻焊制作方法及线路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970304 |
|
| LAPS | Cancellation because of no payment of annual fees |