JP4487413B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4487413B2 JP4487413B2 JP2000358889A JP2000358889A JP4487413B2 JP 4487413 B2 JP4487413 B2 JP 4487413B2 JP 2000358889 A JP2000358889 A JP 2000358889A JP 2000358889 A JP2000358889 A JP 2000358889A JP 4487413 B2 JP4487413 B2 JP 4487413B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- resist pattern
- sides
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- ing And Chemical Polishing (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線回路基板やフレキシブル基板、ビルドアップ基板の作製方法に関し、特に、絶縁基板の両面に形成された膜厚の異なる導体層を同時エッチングして配線層を形成する配線基板の製造方法に関する。
【０００２】
【従来の技術】
従来のエッチングによる配線基板の作製方法では、図３（ａ）〜（ｅ）に示すように、絶縁基板６１の両面の導体層７１及び導体層７２上に同じ膜厚のレジスト層８１及びレジスト層８２を形成し（図３（ａ）及び（ｂ）参照）、レジスト層８１及びレジスト層８２をパターニング処理してレジストパターン８１ａ及びレジストパターン８２ａを形成し（図３（ｃ）参照）、両面の導体層７１及び導体層７２を同時エッチングして（図３（ｄ）参照）、レジストパターン８１ａ及び８２ａを剥離処理して絶縁基板６１の両面に配線層７１ａ及び配線層７２ａを形成していた（図３（ｅ）参照）。この場合、両面の導体層７１及び導体層７２に膜厚差があってもそれは考慮されず、多少のばらつきは無視され、レジストパターンのパターン幅を補正（広くしたり、狭くしたり）することで所望の配線層を得ていた。
【０００３】
また、導体層の厚みに無視できないほどの差がある場合は、図４（ａ）〜（ｉ）に示すように、まず、絶縁基板６１の両面に形成された厚みの異なる導体層７３及び導体層７４（図４（ａ）参照）上に、レジスト層８３及びレジスト層８４を形成し（図４（ｂ）参照）、絶縁基板６１の一方の面の導体層７３上のレジスト層８３をパターニング処理してレジストパターン８３ａを形成する（図４（ｃ）参照）。
ここで、絶縁基板６１の他方の面のレジスト層６１は全面露光して硬化させ、導体層７４の保護レジスト層とする。さらに、レジストパターン８３ａをマスクにして導体層７３をエッチングし（図４（ｄ）参照）、レジストパターン８３ａ及びレジスト層８４を剥離処理して、絶縁基板６１の一方の面に配線層７３ａが、他方の面に導体層７４が形成された配線基板を得る（図４（ｅ）参照）。
【０００４】
さらに、絶縁基板６１の他方の面の導体層８４をパターニング処理するために、上記と同様な工程を行って（図４（ｆ）〜（ｈ）参照）、絶縁基板６１の両面に配線層７３ａ及び配線層７４ａが形成された両面配線基板を作製していた（図４（ｉ）参照）。
このように、両面の導体層の厚みが異なる場合には、エッチング速度が異なるため、同時にエッチングができず、片面づつの２回のパターンニング工程が必要であり、生産効率を落とす原因ににもなっていた。
【０００５】
さらに、配線層のパターンルールが両面で異なる場合にそれぞれエッチング補正を入れるためにパターン幅を補正し、そのたびに配線層の版を別に作製し直すという問題が発生していた。
【０００６】
【発明が解決しようとする課題】
本発明は上記問題点に鑑み考案されたもので、絶縁基板の両面の導体層を同時エッチングによって配線層を形成する配線基板の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、まず請求項１においては、少なくとも両面に導体層を備える絶縁性基板に対し、両面の導体層上にレジストパターンを形成し、同時にエッチングすることにより、両面に配線層を形成する配線基板の製造方法において、両面に異なった厚みのレジストパターンを形成し、エッチング速度を制御することを特徴とする配線基板の製造方法としたものである。
【０００８】
また、請求項２においては、少なくとも両面に異なった厚さの導体層を備える絶縁性基板に対し、両面の導体層上にレジストパターンを形成し、同時にエッチングすることにより、両面に配線層を形成する配線基板の製造方法において、厚い導体層上に形成するレジストパターンの膜厚を、薄い導体層上に形成するレジストパターンの膜厚より薄く形成することを特徴とする配線基板の製造方法としたものである。
【０００９】
さらにまた、請求項３においては、少なくとも両面に導体層を備える絶縁性基板に対し、両面の導体層上にレジストパターンを形成し、同時にエッチングすることにより、両面に配線密度が異なる配線層を形成する配線基板の製造方法において、高い配線密度の配線層を形成する面の導体層上に形成するレジストパターンの膜厚を、低い配線密度の配線層を形成するレジストパターンの膜厚より薄く形成することを特徴とする配線基板の製造方法としたものである。
【００１０】
【発明の実施の形態】
本発明の配線基板の製造方法では、少なくとも両面に導体層を備える絶縁性基板に対し、レジストパターンを形成し、両面の導体層を同時エッチングによって両面に配線層を形成する際、両面のレジストパターンの膜厚を変えてエッチング速度を制御し、異なった導体層膜厚及び配線密度の異なる配線層に対し、配線層のパターン幅のパターン補正を行わせようとするものである。
【００１１】
両面の導体層の膜厚が同じで、配線密度の異なる配線層を形成する場合、具体的には、一方の配線密度が６０μｍピッチ以上の粗な配線層を、他方の配線密度が６０μｍピッチ以下の密な配線層を同時エッチングで形成する場合６０μｍピッチ以上の粗な配線層ではエッチング速度が速くなるため、導体層上のレジストパターンの膜厚を３０〜４０μｍ程度の厚い膜厚に設定する。また、６０μｍピッチ以下の密な配線層ではエッチング速度が遅くなるため、導体層上のレジストパターンの膜厚を１０〜２５μｍ程度の薄い膜厚に設定する。このように両面の導体層上のレジストパターンの膜厚に差を持たせることで、配線密度の異なる配線層を同時エッチングで形成しても配線層のパターン幅補正ができて、配線層のバラツキの少ない両面配線基板を得ることができる。
【００１２】
また、導体層厚の異なる配線基板に関しては、膜厚の厚い導体層はエッチング時間がかかるため、薄いレジストパターンを使用することでエッチング速度を高め、薄い導体層はエッチング時間が短くなるため厚いレジストパターンを使用する。こうすることで厚みの異なる導体層を同時にエッチングすることが可能になる。
また、導体層の膜厚が厚くてパターン密度が粗な配線層及び導体層の膜厚が薄くてパターン密度が密な配線層の場合、導体層の膜厚が厚くてパターン密度が粗な配線層の方がエッチング時間が短くなる場合がある。この場合は、パターン密度が粗な配線層の方にレジストパターン膜厚の厚いものを使用することで、エッチング速度を調整しエッチング速度を落とすことで、両面同時にエッチングすることができる。
【００１３】
また、これらのレジストパターン膜厚によるエッチング速度の調整は、レジストパターンと膜厚の関係を示すアスペクト比が１以上で顕著に現れるため、高密度の配線パターンであればある程レジストパターン膜厚による速度の調整は容易になる。
【００１４】
以下導体層のエッチング速度の調整方法について図１を用いて説明する。
図１（ａ）〜（ｅ）は、絶縁基板１１の両面に形成された膜厚の異なる導体層２１及び導体層２２に対し、膜厚の異なるレジストパターン３１ａ及びレジストパターン３２ａを形成することにより、同時エッチングにより配線層２１ａ及び配線層２２ａを形成する配線基板の製造方法一実施例を示す配線基板の構成模式断面図を示す。
【００１５】
まず、ポリイミド、エポキシ及びガラスエポキシ等からなる絶縁基板１１の両面に厚みの異なる導体層２１及び導体層２２を形成する（図１（ａ）参照）。
ここで、導体層２２は、導体層２１に対して半分以下の厚みである。
次に、厚い膜厚の導体層２１上に薄い膜厚のレジスト層３１及び薄い膜厚の導体層２２上に厚い膜厚のレジスト層３２を形成し（図１（ｂ）参照）、パターニング処理して開口部３３を有するレジストパターン３１ａ及び開口部３４を有するレジストパターン３２ａ形成する（図１（ｃ）参照）。
次に、レジストパターン３１ａ及びレジストパターン３２ａをマスクにして、厚みの異なる導体層２１及び導体層２２の同時エッチングを行い（図１（ｄ）参照）、レジストパターン３１ａ及びレジストパターン３２ａを剥離処理して配線層２１ａ及び配線層２２ａを有する配線基板を得る（図１（ｅ）参照）。
【００１６】
導体層２２は、導体層２１に対して半分以下の厚みしか有しておらず、通常のエッチングでは速度が異なりすぎて同時にエッチングすることはできない。これを同時にエッチングするために、レジストパターンの膜厚を変えている。
膜厚の厚い導体層２１側には、膜厚の薄いレジストパターンを、膜厚の薄い導体層２２側には膜厚の厚いレジストパターンを形成している。レジストパターンの膜厚が厚い程エッチング速度は遅くなるため、レジストパターンの膜厚を調整することにより、膜厚の異なる導体層に関しても同時にエッチングを行うことが可能になる。
【００１７】
【実施例】
以下、実施例により本発明を詳細に説明する。
＜実施例１＞
まず、５０μｍ厚のポリイミドシートからなる絶縁基板１１の両面に銅箔を積層して２０μｍ厚の導体層２１及び９μｍ厚の導体層２２を形成した（図１（ａ）参照）。
次に、導体層２１及び導体層２２上にドライフィルムレジストをラミネーターを用いて貼り合わせて、導体層２１上に１０μｍ厚のレジスト層３１及び導体層２２上に２５μｍ厚のレジスト層３２を形成した（図１（ｂ）参照）。
【００１８】
次に、フォトリソグラフィ工程によってレジスト層３１及びレジスト層３２を露光、現像処理して、２０μｍのパターン開口部３３を有するレジストパターン３１ａ及び２０μｍのパターン開口部３４を有するレジストパターン３２ａを形成した（図１（ｃ）参照）。
ここで、露光時間と現像時間がレジスト層の膜厚によって異なるため、両面の露光時間を調整できる露光機を使用して露光し、現像に関しては、スプレー式の現像機で両面同時に現像する場合、通常は両面とも現像時間が同じになってしまうため、上下の現像槽のスプレー時間を変えるか、上下の現像槽の現像チャンバー長を変えるかして対応する必要がある。本実施例では、１０μｍ厚のレジスト層の場合現像時間が短いため、現像機のスプレーの当たる時間を短くするようにスプレーノズルを一部塞ぐことで対応した。
【００１９】
次に、レジストパターン３１ａ及びレジストパターン３２ａをマスクにして、導体層２１及び導体層２２を塩化第二鉄液のスプレーエッチングにて同時エッチングを行った（図１（ｄ）参照）。
レジストパターン３１ａ及びレジストパターン３２ａのパターン開口部３３及び３４が２０μｍ幅であるため、導体層２１及び導体層２２は２０μｍ幅でエッチングされる。
導体層２２側のレジストパターン３２ａでは、パターン幅２０μｍに対して、レジストパターン３２ａの膜厚が２５μｍであるため、アスペクト比は１．２５となる。
レジストパターンのアスペクト比が１．０を越えると極端にエッチング速度が低下するため、膜厚が異なる導体層の同時エッチングが可能になる。
【００２０】
次に、レジストパターン３１ａ及びレジストパターン３２ａを剥離処理して、絶縁基板１１の両面に配線層２１ａ及び配線層２２ａを有する配線基板を得た（図１（ｅ）参照）。
【００２１】
＜実施例２＞
まず、５０μｍ厚のポリイミドシートからなる絶縁基板１１の両面に銅箔を積層して２０μｍ厚の導体層４１及び９μｍ厚の導体層４２を形成した（図２（ａ）参照）。
次に、導体層４１及び導体層４２上にドライフィルムレジストをラミネーターを用いて貼り合わせて、導体層４１上に２５μｍ厚のレジスト層５１及び導体層４２上に１０μｍ厚のレジスト層５２を形成した（図２（ｂ）参照）。
【００２２】
次に、フォトリソグラフィ工程によってレジスト層５１及びレジスト層５２を露光、現像処理して、４０μｍ幅のパターン開口部５３を有するレジストパターン５１ａ及び２０μｍ幅のパターン開口部５４を有するレジストパターン５２ａを形成した（図２（ｃ）参照）。
ここで、露光時間と現像時間がレジスト層の膜厚によって異なるため、両面の露光時間を調整できる露光機を使用して露光し、現像に関しては、スプレー式の現像機で両面同時に現像する場合、通常は両面とも現像時間が同じになってしまうため、上下の現像用のスプレー時間を変えるか、現像上下の現像チャンバー長を変える必要がある。本実施例では、１０μｍ厚のレジスト層の場合現像時間が短いため、現像機のスプレーの当たる時間を短くするようにスプレーノズルを一部塞ぐことで対応した。
【００２３】
次に、レジストパターン５１ａ及びレジストパターン５２ａをマスクにして、導体層４１及び導体層４２を塩化第二鉄液のスプレーエッチングにて同時エッチングを行った（図１（ｄ）参照）。
レジストパターン５１ａのパターン開口部５３が４０μｍ幅及びレジストパターン３２ａのパターン開口部５４が２０μｍ幅であるため、導体層４１は４０μｍ幅、導体層４２は２０μｍ幅でそれぞれエッチングされる。
導体層４１側のレジストパターン５１ａでは、パターン幅が広いため、エッチング速度が上がってしまう。このため、レジストパターン５１ａの膜厚を導体層４２側のレジストパターンの膜厚１０μｍより厚くして、エッチング速度を落として、膜厚が異なる導体層の同時エッチングを可能にした。
【００２４】
次に、レジストパターン５１ａ及びレジストパターン５２ａを剥離処理して、絶縁基板１１の両面に配線層４１ａ及び配線層４２ａを有する配線基板を得た（図２（ｅ）参照）。
【００２５】
【発明の効果】
本発明の配線基板の製造方法では、膜厚の異なる導体層に対して、導体層上に形成するレジストパターンの膜厚を適宜設定することにより、両面の導体層の同時エッチングを可能にし、配線基板製造工程の大幅な工程短縮、配線基板のコスト低減が可能になる。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は、本発明の配線基板の製造方法の一実施例の製造工程を工程順に示す配線基板の構成模式断面図である。
【図２】（ａ）〜（ｅ）は、本発明の配線基板の製造方法の他の実施例の製造工程を工程順に示す配線基板の構成模式断面図である。
【図３】（ａ）〜（ｅ）は、従来の配線基板の製造方法の一例の製造工程を工程順に示す配線基板の構成模式断面図である。
【図４】（ａ）〜（ｉ）は、従来の配線基板の製造方法の他の例の製造工程を工程順に示す配線基板の構成模式断面図である。
【符号の説明】
１１、６１……絶縁基板
２１、２２、４１、４２、７１、７２、７３、７４……導体層
２１ａ、２２ａ、４１ａ、４２ａ、７１ａ、７２ａ、７３ａ、７４ａ……配線層
３１、３２、５１、５２、８１、８２、８３、８４、９１、９２……レジスト層
３１ａ、３２ａ、５１ａ、５２ａ、８１ａ、８２ａ、８３ａ、９２ａ……レジストパターン
３３、３４、５３、５４……パターン開口部
【発明の属する技術分野】
本発明は、配線回路基板やフレキシブル基板、ビルドアップ基板の作製方法に関し、特に、絶縁基板の両面に形成された膜厚の異なる導体層を同時エッチングして配線層を形成する配線基板の製造方法に関する。
【０００２】
【従来の技術】
従来のエッチングによる配線基板の作製方法では、図３（ａ）〜（ｅ）に示すように、絶縁基板６１の両面の導体層７１及び導体層７２上に同じ膜厚のレジスト層８１及びレジスト層８２を形成し（図３（ａ）及び（ｂ）参照）、レジスト層８１及びレジスト層８２をパターニング処理してレジストパターン８１ａ及びレジストパターン８２ａを形成し（図３（ｃ）参照）、両面の導体層７１及び導体層７２を同時エッチングして（図３（ｄ）参照）、レジストパターン８１ａ及び８２ａを剥離処理して絶縁基板６１の両面に配線層７１ａ及び配線層７２ａを形成していた（図３（ｅ）参照）。この場合、両面の導体層７１及び導体層７２に膜厚差があってもそれは考慮されず、多少のばらつきは無視され、レジストパターンのパターン幅を補正（広くしたり、狭くしたり）することで所望の配線層を得ていた。
【０００３】
また、導体層の厚みに無視できないほどの差がある場合は、図４（ａ）〜（ｉ）に示すように、まず、絶縁基板６１の両面に形成された厚みの異なる導体層７３及び導体層７４（図４（ａ）参照）上に、レジスト層８３及びレジスト層８４を形成し（図４（ｂ）参照）、絶縁基板６１の一方の面の導体層７３上のレジスト層８３をパターニング処理してレジストパターン８３ａを形成する（図４（ｃ）参照）。
ここで、絶縁基板６１の他方の面のレジスト層６１は全面露光して硬化させ、導体層７４の保護レジスト層とする。さらに、レジストパターン８３ａをマスクにして導体層７３をエッチングし（図４（ｄ）参照）、レジストパターン８３ａ及びレジスト層８４を剥離処理して、絶縁基板６１の一方の面に配線層７３ａが、他方の面に導体層７４が形成された配線基板を得る（図４（ｅ）参照）。
【０００４】
さらに、絶縁基板６１の他方の面の導体層８４をパターニング処理するために、上記と同様な工程を行って（図４（ｆ）〜（ｈ）参照）、絶縁基板６１の両面に配線層７３ａ及び配線層７４ａが形成された両面配線基板を作製していた（図４（ｉ）参照）。
このように、両面の導体層の厚みが異なる場合には、エッチング速度が異なるため、同時にエッチングができず、片面づつの２回のパターンニング工程が必要であり、生産効率を落とす原因ににもなっていた。
【０００５】
さらに、配線層のパターンルールが両面で異なる場合にそれぞれエッチング補正を入れるためにパターン幅を補正し、そのたびに配線層の版を別に作製し直すという問題が発生していた。
【０００６】
【発明が解決しようとする課題】
本発明は上記問題点に鑑み考案されたもので、絶縁基板の両面の導体層を同時エッチングによって配線層を形成する配線基板の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、まず請求項１においては、少なくとも両面に導体層を備える絶縁性基板に対し、両面の導体層上にレジストパターンを形成し、同時にエッチングすることにより、両面に配線層を形成する配線基板の製造方法において、両面に異なった厚みのレジストパターンを形成し、エッチング速度を制御することを特徴とする配線基板の製造方法としたものである。
【０００８】
また、請求項２においては、少なくとも両面に異なった厚さの導体層を備える絶縁性基板に対し、両面の導体層上にレジストパターンを形成し、同時にエッチングすることにより、両面に配線層を形成する配線基板の製造方法において、厚い導体層上に形成するレジストパターンの膜厚を、薄い導体層上に形成するレジストパターンの膜厚より薄く形成することを特徴とする配線基板の製造方法としたものである。
【０００９】
さらにまた、請求項３においては、少なくとも両面に導体層を備える絶縁性基板に対し、両面の導体層上にレジストパターンを形成し、同時にエッチングすることにより、両面に配線密度が異なる配線層を形成する配線基板の製造方法において、高い配線密度の配線層を形成する面の導体層上に形成するレジストパターンの膜厚を、低い配線密度の配線層を形成するレジストパターンの膜厚より薄く形成することを特徴とする配線基板の製造方法としたものである。
【００１０】
【発明の実施の形態】
本発明の配線基板の製造方法では、少なくとも両面に導体層を備える絶縁性基板に対し、レジストパターンを形成し、両面の導体層を同時エッチングによって両面に配線層を形成する際、両面のレジストパターンの膜厚を変えてエッチング速度を制御し、異なった導体層膜厚及び配線密度の異なる配線層に対し、配線層のパターン幅のパターン補正を行わせようとするものである。
【００１１】
両面の導体層の膜厚が同じで、配線密度の異なる配線層を形成する場合、具体的には、一方の配線密度が６０μｍピッチ以上の粗な配線層を、他方の配線密度が６０μｍピッチ以下の密な配線層を同時エッチングで形成する場合６０μｍピッチ以上の粗な配線層ではエッチング速度が速くなるため、導体層上のレジストパターンの膜厚を３０〜４０μｍ程度の厚い膜厚に設定する。また、６０μｍピッチ以下の密な配線層ではエッチング速度が遅くなるため、導体層上のレジストパターンの膜厚を１０〜２５μｍ程度の薄い膜厚に設定する。このように両面の導体層上のレジストパターンの膜厚に差を持たせることで、配線密度の異なる配線層を同時エッチングで形成しても配線層のパターン幅補正ができて、配線層のバラツキの少ない両面配線基板を得ることができる。
【００１２】
また、導体層厚の異なる配線基板に関しては、膜厚の厚い導体層はエッチング時間がかかるため、薄いレジストパターンを使用することでエッチング速度を高め、薄い導体層はエッチング時間が短くなるため厚いレジストパターンを使用する。こうすることで厚みの異なる導体層を同時にエッチングすることが可能になる。
また、導体層の膜厚が厚くてパターン密度が粗な配線層及び導体層の膜厚が薄くてパターン密度が密な配線層の場合、導体層の膜厚が厚くてパターン密度が粗な配線層の方がエッチング時間が短くなる場合がある。この場合は、パターン密度が粗な配線層の方にレジストパターン膜厚の厚いものを使用することで、エッチング速度を調整しエッチング速度を落とすことで、両面同時にエッチングすることができる。
【００１３】
また、これらのレジストパターン膜厚によるエッチング速度の調整は、レジストパターンと膜厚の関係を示すアスペクト比が１以上で顕著に現れるため、高密度の配線パターンであればある程レジストパターン膜厚による速度の調整は容易になる。
【００１４】
以下導体層のエッチング速度の調整方法について図１を用いて説明する。
図１（ａ）〜（ｅ）は、絶縁基板１１の両面に形成された膜厚の異なる導体層２１及び導体層２２に対し、膜厚の異なるレジストパターン３１ａ及びレジストパターン３２ａを形成することにより、同時エッチングにより配線層２１ａ及び配線層２２ａを形成する配線基板の製造方法一実施例を示す配線基板の構成模式断面図を示す。
【００１５】
まず、ポリイミド、エポキシ及びガラスエポキシ等からなる絶縁基板１１の両面に厚みの異なる導体層２１及び導体層２２を形成する（図１（ａ）参照）。
ここで、導体層２２は、導体層２１に対して半分以下の厚みである。
次に、厚い膜厚の導体層２１上に薄い膜厚のレジスト層３１及び薄い膜厚の導体層２２上に厚い膜厚のレジスト層３２を形成し（図１（ｂ）参照）、パターニング処理して開口部３３を有するレジストパターン３１ａ及び開口部３４を有するレジストパターン３２ａ形成する（図１（ｃ）参照）。
次に、レジストパターン３１ａ及びレジストパターン３２ａをマスクにして、厚みの異なる導体層２１及び導体層２２の同時エッチングを行い（図１（ｄ）参照）、レジストパターン３１ａ及びレジストパターン３２ａを剥離処理して配線層２１ａ及び配線層２２ａを有する配線基板を得る（図１（ｅ）参照）。
【００１６】
導体層２２は、導体層２１に対して半分以下の厚みしか有しておらず、通常のエッチングでは速度が異なりすぎて同時にエッチングすることはできない。これを同時にエッチングするために、レジストパターンの膜厚を変えている。
膜厚の厚い導体層２１側には、膜厚の薄いレジストパターンを、膜厚の薄い導体層２２側には膜厚の厚いレジストパターンを形成している。レジストパターンの膜厚が厚い程エッチング速度は遅くなるため、レジストパターンの膜厚を調整することにより、膜厚の異なる導体層に関しても同時にエッチングを行うことが可能になる。
【００１７】
【実施例】
以下、実施例により本発明を詳細に説明する。
＜実施例１＞
まず、５０μｍ厚のポリイミドシートからなる絶縁基板１１の両面に銅箔を積層して２０μｍ厚の導体層２１及び９μｍ厚の導体層２２を形成した（図１（ａ）参照）。
次に、導体層２１及び導体層２２上にドライフィルムレジストをラミネーターを用いて貼り合わせて、導体層２１上に１０μｍ厚のレジスト層３１及び導体層２２上に２５μｍ厚のレジスト層３２を形成した（図１（ｂ）参照）。
【００１８】
次に、フォトリソグラフィ工程によってレジスト層３１及びレジスト層３２を露光、現像処理して、２０μｍのパターン開口部３３を有するレジストパターン３１ａ及び２０μｍのパターン開口部３４を有するレジストパターン３２ａを形成した（図１（ｃ）参照）。
ここで、露光時間と現像時間がレジスト層の膜厚によって異なるため、両面の露光時間を調整できる露光機を使用して露光し、現像に関しては、スプレー式の現像機で両面同時に現像する場合、通常は両面とも現像時間が同じになってしまうため、上下の現像槽のスプレー時間を変えるか、上下の現像槽の現像チャンバー長を変えるかして対応する必要がある。本実施例では、１０μｍ厚のレジスト層の場合現像時間が短いため、現像機のスプレーの当たる時間を短くするようにスプレーノズルを一部塞ぐことで対応した。
【００１９】
次に、レジストパターン３１ａ及びレジストパターン３２ａをマスクにして、導体層２１及び導体層２２を塩化第二鉄液のスプレーエッチングにて同時エッチングを行った（図１（ｄ）参照）。
レジストパターン３１ａ及びレジストパターン３２ａのパターン開口部３３及び３４が２０μｍ幅であるため、導体層２１及び導体層２２は２０μｍ幅でエッチングされる。
導体層２２側のレジストパターン３２ａでは、パターン幅２０μｍに対して、レジストパターン３２ａの膜厚が２５μｍであるため、アスペクト比は１．２５となる。
レジストパターンのアスペクト比が１．０を越えると極端にエッチング速度が低下するため、膜厚が異なる導体層の同時エッチングが可能になる。
【００２０】
次に、レジストパターン３１ａ及びレジストパターン３２ａを剥離処理して、絶縁基板１１の両面に配線層２１ａ及び配線層２２ａを有する配線基板を得た（図１（ｅ）参照）。
【００２１】
＜実施例２＞
まず、５０μｍ厚のポリイミドシートからなる絶縁基板１１の両面に銅箔を積層して２０μｍ厚の導体層４１及び９μｍ厚の導体層４２を形成した（図２（ａ）参照）。
次に、導体層４１及び導体層４２上にドライフィルムレジストをラミネーターを用いて貼り合わせて、導体層４１上に２５μｍ厚のレジスト層５１及び導体層４２上に１０μｍ厚のレジスト層５２を形成した（図２（ｂ）参照）。
【００２２】
次に、フォトリソグラフィ工程によってレジスト層５１及びレジスト層５２を露光、現像処理して、４０μｍ幅のパターン開口部５３を有するレジストパターン５１ａ及び２０μｍ幅のパターン開口部５４を有するレジストパターン５２ａを形成した（図２（ｃ）参照）。
ここで、露光時間と現像時間がレジスト層の膜厚によって異なるため、両面の露光時間を調整できる露光機を使用して露光し、現像に関しては、スプレー式の現像機で両面同時に現像する場合、通常は両面とも現像時間が同じになってしまうため、上下の現像用のスプレー時間を変えるか、現像上下の現像チャンバー長を変える必要がある。本実施例では、１０μｍ厚のレジスト層の場合現像時間が短いため、現像機のスプレーの当たる時間を短くするようにスプレーノズルを一部塞ぐことで対応した。
【００２３】
次に、レジストパターン５１ａ及びレジストパターン５２ａをマスクにして、導体層４１及び導体層４２を塩化第二鉄液のスプレーエッチングにて同時エッチングを行った（図１（ｄ）参照）。
レジストパターン５１ａのパターン開口部５３が４０μｍ幅及びレジストパターン３２ａのパターン開口部５４が２０μｍ幅であるため、導体層４１は４０μｍ幅、導体層４２は２０μｍ幅でそれぞれエッチングされる。
導体層４１側のレジストパターン５１ａでは、パターン幅が広いため、エッチング速度が上がってしまう。このため、レジストパターン５１ａの膜厚を導体層４２側のレジストパターンの膜厚１０μｍより厚くして、エッチング速度を落として、膜厚が異なる導体層の同時エッチングを可能にした。
【００２４】
次に、レジストパターン５１ａ及びレジストパターン５２ａを剥離処理して、絶縁基板１１の両面に配線層４１ａ及び配線層４２ａを有する配線基板を得た（図２（ｅ）参照）。
【００２５】
【発明の効果】
本発明の配線基板の製造方法では、膜厚の異なる導体層に対して、導体層上に形成するレジストパターンの膜厚を適宜設定することにより、両面の導体層の同時エッチングを可能にし、配線基板製造工程の大幅な工程短縮、配線基板のコスト低減が可能になる。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は、本発明の配線基板の製造方法の一実施例の製造工程を工程順に示す配線基板の構成模式断面図である。
【図２】（ａ）〜（ｅ）は、本発明の配線基板の製造方法の他の実施例の製造工程を工程順に示す配線基板の構成模式断面図である。
【図３】（ａ）〜（ｅ）は、従来の配線基板の製造方法の一例の製造工程を工程順に示す配線基板の構成模式断面図である。
【図４】（ａ）〜（ｉ）は、従来の配線基板の製造方法の他の例の製造工程を工程順に示す配線基板の構成模式断面図である。
【符号の説明】
１１、６１……絶縁基板
２１、２２、４１、４２、７１、７２、７３、７４……導体層
２１ａ、２２ａ、４１ａ、４２ａ、７１ａ、７２ａ、７３ａ、７４ａ……配線層
３１、３２、５１、５２、８１、８２、８３、８４、９１、９２……レジスト層
３１ａ、３２ａ、５１ａ、５２ａ、８１ａ、８２ａ、８３ａ、９２ａ……レジストパターン
３３、３４、５３、５４……パターン開口部
Claims (3)
- 少なくとも両面に導体層を備える絶縁性基板に対し、両面の導体層上にレジストパターンを形成し、同時にエッチングすることにより、両面に配線層を形成する配線基板の製造方法において、
両面の導体層上に異なった厚みのレジストパターンを形成し、エッチング速度を制御することを特徴とする配線基板の製造方法。 - 少なくとも両面に異なった厚さの導体層を備える絶縁性基板に対し、両面の導体層上にレジストパターンを形成し、同時にエッチングすることにより、両面に配線層を形成する配線基板の製造方法において、
厚い導体層上のレジストパターンの膜厚を、薄い導体層上のレジストパターンの膜厚より薄く形成して、両面の導体層を同時エッチングすることを特徴とする配線基板の製造方法。 - 少なくとも両面に導体層を備える絶縁性基板に対し、両面の導体層上にレジストパターンを形成し、同時にエッチングすることにより、両面に配線密度が異なる配線層を形成する配線基板の製造方法において、
高い配線密度の配線層を形成する導体層上に形成するレジストパターンの膜厚を、低い配線密度の配線層を形成するレジストパターンの膜厚より薄く形成して、両面の導体層を同時エッチングすることを特徴とする配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000358889A JP4487413B2 (ja) | 2000-11-27 | 2000-11-27 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000358889A JP4487413B2 (ja) | 2000-11-27 | 2000-11-27 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164640A JP2002164640A (ja) | 2002-06-07 |
| JP4487413B2 true JP4487413B2 (ja) | 2010-06-23 |
Family
ID=18830725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000358889A Expired - Fee Related JP4487413B2 (ja) | 2000-11-27 | 2000-11-27 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4487413B2 (ja) |
-
2000
- 2000-11-27 JP JP2000358889A patent/JP4487413B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002164640A (ja) | 2002-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101862243B1 (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
| JP4487413B2 (ja) | 配線基板の製造方法 | |
| JPH09312471A (ja) | 多層配線板及びその製造方法 | |
| KR20020050720A (ko) | 다층 플렉시블 배선판의 제조 방법 | |
| US6555016B2 (en) | Method of making multilayer substrate | |
| KR20130068658A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JPH1032371A (ja) | 複合回路基板およびその製造方法 | |
| KR101715941B1 (ko) | 인쇄회로기판의 제조 방법 | |
| KR101172175B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JPH04146684A (ja) | 回路基板およびその作製方法 | |
| KR20010065115A (ko) | 인쇄회로기판 제조방법 | |
| KR100736146B1 (ko) | 플렉서블 회로기판의 제조방법 | |
| JP2005108941A (ja) | 多層配線板及びその製造方法 | |
| KR101144573B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JP2630097B2 (ja) | 多層印刷配線板の製造方法 | |
| JP2007053237A (ja) | 配線基板の製造方法 | |
| KR101987359B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JP2003186200A (ja) | 多層配線基板の多面付け方法、多面付け露光マスク及びそれらを用いた多層配線基板の製造方法 | |
| JP2003304060A (ja) | 両面回路基板の製造法 | |
| JP2005142253A (ja) | フレキシブル多層プリント配線板の製造方法 | |
| KR20150127823A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR20120012676A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JPH0637427A (ja) | 銅ポリイミド配線板の製造方法並びにその構造 | |
| JPH10335786A (ja) | 高密度プリント配線基板の製造方法 | |
| JP2018160514A (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100322 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |