JP5223634B2 - 電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法 - Google Patents

電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法 Download PDF

Info

Publication number
JP5223634B2
JP5223634B2 JP2008308250A JP2008308250A JP5223634B2 JP 5223634 B2 JP5223634 B2 JP 5223634B2 JP 2008308250 A JP2008308250 A JP 2008308250A JP 2008308250 A JP2008308250 A JP 2008308250A JP 5223634 B2 JP5223634 B2 JP 5223634B2
Authority
JP
Japan
Prior art keywords
inner lead
photoresist pattern
conductor layer
hole
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008308250A
Other languages
English (en)
Other versions
JP2010135460A (ja
Inventor
宏之 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008308250A priority Critical patent/JP5223634B2/ja
Publication of JP2010135460A publication Critical patent/JP2010135460A/ja
Application granted granted Critical
Publication of JP5223634B2 publication Critical patent/JP5223634B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法等に係わり、特にインナーリードの補正部分に穴を形成することにより、インナーリード長さの長短や先細り形状の発生を抑制することができる電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法に関する。
特許文献1には、半導体集積回路の電気的接続に用いられるリードフレームの製造方法について記載されている。リードフレームは、エッチング処理にて加工される。このリードフレームの設計は、例えばCAD(Computer Aided Design)を用いて行い、この設計データに基づいてマスクパターンを作製している。次いで、このマスクパターンを用いてリードフレームの基材である金属材料にレジストパターンを形成する。その後、このレジストパターンを用いて金属材料をウェットエッチングによって加工することにより、リードフレームが製造される。
しかし、金属材料をウェットエッチングによって加工する際に、レジストパターンの下層の金属材料にまでエッチング液が回り込んでしまう。これにより、必要以上に金属材料がエッチングされることにより、アンダーカットが発生してしまう。
CADによってマスクパターンを作製する際に、まず目標とするリードフレームの設計データを作成する。次いで、ウェットエッチング時に発生するアンダーカット量を算出する。次いで、目標とするリードフレームの設計データに算出したアンダーカット量を補正量として加算することにより、マスク補正を行う。その後、補正量を加算した設計データに基づいてマスクパターンを作製し、これを用いて金属材料をウェットエッチングにて加工し、リードフレームを製造している。これにより、アンダーカットが発生しても、目標とするリードフレームの製造を可能としている(例えば特許文献1参照)。
特開平9−128430号公報(0002〜0008)
従来のウェットエッチングによって加工する製造方法は、アンダーカットの発生を考慮する必要がある。電子部品実装用フィルムキャリアテープのインナーリードにおいては、微細化が進みリード間のスペースが狭くなると、幅方向への補正が困難となる場合がある。適正な補正がされないとリード長さの長短が発生したり、先細り形状になったりする。リードの短縮及び先細りは、実装時に荷重ばらつきが発生し、適正な接合強度が得られない可能性がある。また、リードが長い場合は、TCPタイプの実装時にリードの先端がICチップの能動面に接触する恐れがある。
本発明に係る態様は、インナーリードの補正部分に穴を形成することにより、インナーリード長さの長短や先細り形状の発生を抑制することができる電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法である。
上記課題を解決するため、本発明に係る電子部品実装用フィルムキャリアテープの製造方法は、
基材上に導電体層を形成する工程と、
前記導電体層上にフォトレジストパターンを形成する工程と、
前記フォトレジストパターンをマスクとして前記導電体層を等方性ウェットエッ
チングすることにより、前記基材上に前記導電体層からなるインナーリードを形成
する工程と、
を具備し、
前記フォトレジストパターンは、前記インナーリードに対応するインナーリー
ドパターンの先端から離れた位置に穴が形成されており、
前記導電体層を等方性ウェットエッチングする工程において、前記穴から侵入したエッチング液によって前記インナーリードの先端部分が除去されることを特徴とする。
本発明に係るフォトレジストパターンの設計方法は、導電体層を等方性ウェットエッチングすることによりインナーリードを形成するためのフォトレジストパターンを設計する方法において、
前記フォトレジストパターンは、前記インナーリードに対応するインナーリードパ
ターンの先端から離れた位置に穴が形成されており、
前記導電体層を等方性ウェットエッチングする工程において、前記穴から侵入
したエッチング液によって前記インナーリードの先端部分が除去されるように
前記穴を配置することを特徴とする。
以下、図面を参照して本発明の実施形態について説明する。
図4(a)〜(c)及び図5(a)、(b)は、本発明の実施形態による電子部品実装用フィルムキャリアテープの製造方法を説明するための概略図である。
まず、図4(a)に示すように、例えばポリイミド樹脂などの材料から構成された基材8を用意する。この基材8にはプレス加工によりスプロケットホール13及びデバイスホール12が形成されている(図2参照)。
次いで、基材8の表面上に接着剤9を形成し、この接着剤9を介してラミネート法により導電体層6を形成する。この導電体層6は、例えば銅箔などの材料から構成されている。その後、導電体層6の表面上にフォトレジスト5を塗布する。
次いで、フォトレジスト5の上方にガラスマスク(図示せず)を設置し、このガラスマスクの位置を基材8に対して合わせる。次いで、このガラスマスクをマスクとして露光光をフォトレジスト5に照射する。
次いで、図4(b)に示すように、露光されたフォトレジストを現像することにより、導電体層3上にフォトレジストパターン2aが形成される。このフォトレジストパターン2aはインナーリードを含む配線パターンを形成するためのものである。次いで、基材8の裏面全面にエッチングレジストコート7を塗布する。
ここで、フォトレジストパターン2aの平面形状について図1〜図3を参照しつつ説明する。
図2は、図4(b)に示す電子部品実装用フィルムキャリアテープの平面図である。図3は図2に示すフォトレジストパターン2aの一部を拡大した図である。図1は図3に示す領域15の拡大図であり、フォトレジストパターン2aの設計を説明する為の図である。なお、図4及び図5は、図1に示すA−A'部に対応する断面図である。
図1に示すように、フォトレジストパターン2aは、最終的に形成される図5(b)に示すインナーリード6aを基にして補正されたパターンである。フォトレジストパターン2aは、インナーリード6aと同じ形状からなるパターンを幅方向に広げたインナーリードパターンを有している。このインナーリードパターンは、インナーリード6aの幅方向に片幅haの寸法を両幅に広げる補正をしたパターンである。また、フォトレジストパターン2aは、前記インナーリードパターンの先端に形成された補正領域パターンを有している。この補正領域パターンは、インナーリード6aの長手方向に縦の補正領域L2の寸法を補正したパターンである。即ち、インナーリード6aの先端より補正領域L2だけ長くしたフォトレジストパターン2aである。
さらに、フォトレジストパターン2aの補正領域パターン(補正領域L2)に穴1を形成する。この穴1は、インナーリード6aの上端部から距離S分を離して形成され、インナーリード6aの直上に形成される。穴1の形状は、縦幅L1及び横幅L3の四角形とする。穴1とフォトレジストパターン2aの端との長さはhaとする。
また、図1に示すように、フォトレジストパターン2aの先端とその先に配置されたフォトレジストパターン2aとは、距離G分を離して形成される。
図4(b)の次の工程の説明に戻す。図5(a)に示すように、フォトレジストパターン2aをマスクにして導電体層6をウェットエッチングする。この際に、補正領域L2に形成された穴1からエッチング液が浸入して穴1の下の導電体層6もエッチングされる。また、ウェットエッチングは等方性エッチングであるため、導電体層6は縦方向だけでなく横方向へもエッチングが進行する。このようにして基材8の上には図1及び図5(a)に示すようなインナーリード6aが形成される。この際に、穴1がインナーリード6aの幅と同じ幅に形成されているため、穴1の下に位置する導電体層がインナーリード6aから切り離されることとなる。なお、ここでは、穴1をインナーリード6aの幅と同じ幅に形成しているが、穴1の下に位置する導電体層をインナーリードから切り離すことができれば、穴の幅をインナーリードの幅と同じにする必要は必ずしもなく、例えば穴の幅をインナーリードの幅より大きくすることも可能である。
次いで、図5(b)に示すように、フォトレジストパターン4及びエッチングレジストコート7を剥離する。この際に、エッチングレジストコート7上に位置し、オーバーエッチングにより切り離されて残留していた補正部分6bも剥離される。これにより、インナーリード6aが形成される。
以上、本発明の実施形態によれば、フォトレジストパターン2aの補正領域L2に穴1を形成している。その為、インナーリード6aは、穴1から上部分が切り離される。これにより、インナーリードの先端におけるアンダーカットにより細くなった部分が除去される。結果、インナーリード長さの長短や先細り形状を回避することが可能となり、実装時に荷重ばらつきを低減及び接合強度の向上を図ることが可能となる。
また、従来は、インナーリードの先端がオーバーエッチングによる先細りを考慮して、インナーリードの横幅に対する補正量を多くしていた。しかし、先細りする部分は穴を形成し、オーバーエッチングによって切り離してリセットすることにより、インナーリードの横幅に対する補正量を低減することが可能となる。つまり、インナーリードの先細り部分のアンダーカット量を補正量として確保する必要がなくなり、横幅に対するアンダーカット量のみを補正量として加算すればよく、先細りによる補正量は考慮する必要がなくなる。これにより、微細化が進みリード間のスペースが狭くなった場合においても対応が容易となる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
本発明の実施形態に係る図3に示すリードフレームの拡大図。 本発明の実施形態に係る電子部品実装用フィルムキャリアテープの平面図。 本発明の実施形態に係るリードフレーム設計を説明する為の平面図。 (a)、(b)は、電子部品実装用フィルムキャリアテープの製造工程を説明するための概略図。 (a)、(b)は、電子部品実装用フィルムキャリアテープの製造工程を説明するための概略図。
符号の説明
1・・・穴、2・・・インナーリード、5・・・フォトレジスト、6・・・導電体層、7・・・エッチングレジストコート、9・・・接着剤、15・・・領域、12・・・デバイスホール、11・・・配線パターン、13・・・スプロケットホール、8・・・基材、2a・・・フォトレジストパターン、6a・・・インナーリード、6b・・・補正部分

Claims (2)

  1. 基材上に導電体層を形成する工程と、
    前記導電体層上にフォトレジストパターンを形成する工程と、
    前記フォトレジストパターンをマスクとして前記導電体層を等方性ウェットエッチングすることにより、前記基材上に前記導電体層からなるインナーリードを形成する工程と、
    を具備し、
    前記フォトレジストパターンは、前記インナーリードに対応するインナーリー
    ドパターンの先端から離れた位置に穴が形成されており、
    前記導電体層を等方性ウェットエッチングする工程において、前記穴から侵入したエッチング液によって前記インナーリードの先端部分が除去されることを特徴とする電子部品実装用フィルムキャリアテープの製造方法。
  2. 導電体層を等方性ウェットエッチングすることによりインナーリードを形成
    するためのフォトレジストパターンを設計する方法において、
    前記フォトレジストパターンは、前記インナーリードに対応するインナーリードパ
    ターンの先端から離れた位置に穴が形成されており、
    前記導電体層を等方性ウェットエッチングする工程において、前記穴から侵入
    したエッチング液によって前記インナーリードの先端部分が除去されるように
    前記穴を配置することを特徴とするフォトレジストパターンの設計方法。
JP2008308250A 2008-12-03 2008-12-03 電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法 Expired - Fee Related JP5223634B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008308250A JP5223634B2 (ja) 2008-12-03 2008-12-03 電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008308250A JP5223634B2 (ja) 2008-12-03 2008-12-03 電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法

Publications (2)

Publication Number Publication Date
JP2010135460A JP2010135460A (ja) 2010-06-17
JP5223634B2 true JP5223634B2 (ja) 2013-06-26

Family

ID=42346475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008308250A Expired - Fee Related JP5223634B2 (ja) 2008-12-03 2008-12-03 電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法

Country Status (1)

Country Link
JP (1) JP5223634B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04321262A (ja) * 1991-04-20 1992-11-11 Toppan Printing Co Ltd エッチング方法
JPH05302181A (ja) * 1992-04-28 1993-11-16 Hitachi Cable Ltd 金属薄板のエッチング加工方法
JPH09128430A (ja) * 1995-11-02 1997-05-16 Dainippon Printing Co Ltd エッチング処理方法およびレジストパターン設計装置
JPH11204711A (ja) * 1998-01-07 1999-07-30 Hitachi Cable Ltd リードフレームの製造方法

Also Published As

Publication number Publication date
JP2010135460A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
JP5164362B2 (ja) 半導体内臓基板およびその製造方法
JP2010093088A (ja) 配線基板及びその製造方法
US8389334B2 (en) Foil-based method for packaging intergrated circuits
JP2006294701A (ja) 半導体装置及びその製造方法
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
KR100652099B1 (ko) 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법
JP2009182229A (ja) 配線回路基板およびその製造方法
JP5123493B2 (ja) 配線基板及び半導体装置
JP5223634B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法
JP2007142795A (ja) 圧電振動片の製造方法およびアライメントマーカーの形成方法
JP2006108341A (ja) 半導体装置の製造方法、半導体装置、及び金型
JP5918809B2 (ja) 配線基板の製造方法および配線基板
JP2007109884A (ja) 実装基板および半導体装置
JP2011023517A (ja) 半導体装置用tabテープおよびその製造方法
TW201635876A (zh) 線路板及其製作方法
JP2005109377A (ja) 半導体装置およびその製造方法
JP2008227194A (ja) 半導体装置用テープキャリア及び半導体装置用テープキャリアの製造方法
JP2004200187A (ja) プリント配線板
JP2014011403A (ja) 配線基板の製造方法
JP2006108342A (ja) 半導体装置の製造方法及び半導体装置
JP2010135461A (ja) 電子部品実装用フィルムキャリアテープの製造方法
JP2005038960A (ja) 配線基板の製造方法及び配線基板
JP2006108352A (ja) 配線基板及びその製造方法
KR101836298B1 (ko) 회로기판 패턴화 공정 및 회로기판
JP2005286143A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130225

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees