JP2005038960A - 配線基板の製造方法及び配線基板 - Google Patents

配線基板の製造方法及び配線基板 Download PDF

Info

Publication number
JP2005038960A
JP2005038960A JP2003198366A JP2003198366A JP2005038960A JP 2005038960 A JP2005038960 A JP 2005038960A JP 2003198366 A JP2003198366 A JP 2003198366A JP 2003198366 A JP2003198366 A JP 2003198366A JP 2005038960 A JP2005038960 A JP 2005038960A
Authority
JP
Japan
Prior art keywords
substrate
wiring board
mold
wiring
punched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003198366A
Other languages
English (en)
Inventor
Takao Sudo
貴夫 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003198366A priority Critical patent/JP2005038960A/ja
Publication of JP2005038960A publication Critical patent/JP2005038960A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】金型の形状や材料等を変更することなく、バリの発生を抑制できるようにした配線基板の製造方法及び配線基板を提供する。
【解決手段】金型50によって打ち抜き加工が施される配線ガラスエポキシ基板15であって、ガラスエポキシ基板15と、このガラスエポキシ基板15に設けられた配線パターン16と、この配線パターン16を覆うようにガラスエポキシ基板15上に設けられたソルダーレジスト19とを備え、金型50によって打ち抜かれる架橋部17はソルダーレジスト19下から露出している。シート配線基板100を金型50を用いて打ち抜き加工する際に、金型50を架橋部17に直接押し当てることができ、架橋部17をストレス少なく打ち抜くことができる。
【選択図】 図4

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板の製造方法及び配線基板に係り、特に、金型を用いた打ち抜き加工によってシート配線基板を複数個の配線基板に個片化する技術に関するものである。
【0002】
【従来の技術】
従来から、半導体素子等の電子部品を実装するための基板として、ガラスエポキシ等からなる配線基板が用いられている。この種の配線基板は廉価であり、また加工性も高いので、汎用の電子機器に広く組み込まれている。このような配線基板は、例えば、あたかも切手のように一つづりとなった配線基板(以下で、シート配線基板という)に金型を用いたプレス打ち抜き加工が施されることによって、1個1個に分離されることが多い(例えば、特許文献1参照。)。
【0003】
図5は、従来例に係るシート配線基板90の構成例を示す平面図である。図5に示すように、このシート配線基板90は、複数個の配線基板92と、これらの配線基板92間を連結する架橋部97とから構成されている。
配線基板92は、ガラスエポキシからなる基板95(図6(A)参照)と、このガラスエポキシからなる基板(以下で、ガラスエポキシ基板という)95上に設けられた配線パターン96と、これらの配線パターン上に設けられた複数のハンダ端子部(図示せず)と、これらのハンダ端子部を露出し配線パターンを覆うように、ガラスエポキシ基板95上の全面に塗布されたソルダーレジスト99(図6(A)参照)等で構成されている。
【0004】
また、架橋部97は、ガラスエポキシからなり、ガラスエポキシ基板95と一体に形成されたものである。この架橋部97上にもソルダーレジスト99が塗布されている。さらに、半導体素子91は、このソルダーレジスト99下から露出したハンダ端子と接続するようにして配線基板92上に取り付けられている。
図6(A)及び(B)は、従来例に係るシート配線基板90の個片化工程を示す図である。この分離工程では、図6(A)に示すように、ソルダーレジスト99で覆われた架橋部97を金型50で打ち抜く(即ち、プレス抜きする)。この金型50を用いた打ち抜きによって架橋部97を取り除き、図6(B)に示すように、シート配線基板90から配線基板92を分離させる。
【0005】
【特許文献1】
特開2002−334953号公報
【0006】
【発明が解決しようとする課題】
ところで、従来例に係るシート配線基板90の個片化工程では、ソルダーレジスト99で覆われた架橋部97を金型50で打ち抜くことによって、この架橋部97を取り除き、シート配線基板90から配線基板92を分離させていた。
しかしながら、このような方法では、図6(B)に示すように、金型50によって打ち抜かれたガラスエポキシ基板95の破断面93に、バリ94が生じてしまうことが多かった。そして、このようなバリ94が破断面93、即ち、配線基板92の側面に大きく形成されてしまうと、この配線基板92を汎用の電子機器等にうまく取り付けることができないという問題があった。
【0007】
また、従来、このような問題を解決するために、金型の形状や材料等を変更してバリの発生を抑制するような方法が試されてきたが、このような方法では金型を作り直す必要があり、配線基板の製造コストが著しく上昇してしまうおそれがあった。
そこで、この発明はこのような問題を解決したものであって、金型の形状や材料等を変更することなく、バリの発生を抑制できるようにした配線基板の製造方法及び配線基板の提供を目的とする。
【0008】
【課題を解決するための手段】
上述した課題を解決するために、本発明に係る第1の配線基板の製造方法は、基板と、当該基板に設けられた配線パターンと、該配線パターンを覆うように当該基板上に設けられた保護膜とからなる配線基板を金型を用いて打ち抜き加工する前に、当該金型によって打ち抜かれる領域の前記基板上から前記保護膜を除去することを特徴とするものである。
【0009】
ここで、基板とは、例えば、ガラス繊維にエポキシ系樹脂を含侵させたガラスエポキシ基板のことである。或いは、この基板とは、例えばガラス繊維にポリフェノール系樹脂、ポリイミド系、BT樹脂の何れかを含侵させた基板のことである。また、保護膜とは、例えば、配線パターンへのはんだ等の付着を防止するためのソルダーレジストのことであり、ある程度の硬さを有するものである。
【0010】
本発明に係る第1の配線基板の製造方法によれば、金型によって打ち抜かれる領域の基板上から保護膜を除去しているので、この配線基板を金型を用いて打ち抜き加工する際に、金型を基板に直接押し当てることができる。従って、基板をストレス少なく打ち抜くことができ、基板の破断面でのバリの発生を抑制することができる。
【0011】
本発明に係る第2の配線基板の製造方法は、上述した第1の配線基板の製造方法において、前記打ち抜かれる領域の前記基板上から前記保護膜を除去した後で、当該領域の前記基板を前記金型を用いて打ち抜き、当該基板を所定形状に成形することを特徴とするものである。
本発明に係る第2の配線基板の製造方法によれば、金型を用いて基板を打ち抜く際に、金型を基板に直接押し当てることができ、基板をストレス少なく打ち抜くことができる。従って、基板の破断面でのバリの発生を抑制することができる。
【0012】
本発明に係る第3の配線基板の製造方法は、上述した第2の配線基板の製造方法において、前記基板を前記金型を用いて打ち抜くことによって、当該基板を複数個の基板に個片化することを特徴とするものである。
本発明に係る第3の配線基板の製造方法によれば、例えば、金型を用いた打ち抜き加工によって、ガラスエポキシ基板からなるシート配線基板を複数個の配線基板に個片化する際に、このガラスエポキシ基板の破断面でのバリの発生を抑制することができる。
【0013】
本発明に係る第1の配線基板は、金型によって打ち抜き加工が施される配線基板であって、基板と、前記基板に設けられた配線パターンと、前記配線パターンを覆うように前記基板上に設けられた保護膜とを備え、前記金型によって打ち抜かれる領域の前記基板は前記保護膜下から露出していることを特徴とするものである。
【0014】
本発明に係る第1の配線基板によれば、金型によって打ち抜かれる領域の基板上には保護膜が無いので、この配線基板を金型を用いて打ち抜き加工する際に、金型を基板に直接押し当てることができる。従って、基板をストレス少なく打ち抜くことができ、基板の破断面でのバリの発生を抑制することができる。
本発明に係る第2の配線基板は、金型によって打ち抜き加工が施される配線基板であって、基板と、前記基板に設けられた配線パターンと、前記配線パターンを覆うように前記基板上に設けられた保護膜とを備え、前記金型によって打ち抜かれる領域の前記基板上の前記保護膜は、他の領域の前記基板上の前記保護膜と比べて、強度が小さくなるように改変されていることを特徴とするものである。
【0015】
ここで、保護膜の強度を小さくするような改変とは、例えば、金型によって打ち抜かれる領域(以下で、被打ち抜き領域という)の基板上の保護膜の膜厚を、他の領域の基板上の保護膜の膜厚よりも薄くすることである。ソルダーレジスト等の保護膜は、通常、その膜厚が薄くなるほどその強度が小さくなる傾向がある。或いは、保護膜の強度を小さくするような改変とは、例えば、この被打ち抜き領域の基板上の保護膜だけにレーザを照射したり、研石等で研削したりして、保護膜の膜質を粗くすることである。
【0016】
本発明に係る第2の配線基板によれば、金型によって打ち抜かれる領域の基板上の保護膜は、他の領域の基板上の保護膜と比べて、衝撃に対して壊れやすくなっている。従って、従来方式と比べて、保護膜を小さな力で打ち抜くことができ、基板をストレス少なく打ち抜くことができる。これにより、基板の破断面でのバリの発生を抑制することができる。
【0017】
本発明に係る第3の配線基板は、上述した第1、第2の配線基板において、前記配線基板は、前記金型による打ち抜き加工によって複数個の配線基板に個片化されるシート配線基板であることを特徴とするものである。本発明に係る第3の配線基板によれば、シート配線基板を複数個の配線基板に個片化する際に、バリの発生を抑制することができる。
【0018】
【発明の実施の形態】
以下、図面を参照しながら、本発明に係る配線基板の製造方法及び配線基板について説明する。
図1は、本発明の実施形態に係るシート配線基板100の構成例を示す平面図である。この実施形態では、まず始めに、シート配線基板100の構成例について説明する。次に、このシート配線基板100の製造方法を説明し、その後、このシート配線基板100を複数個の配線基板12に個片化する方法について説明する。
【0019】
図1に示すように、このシート配線基板100は、複数個の配線基板12と、これらの配線基板12間を連結する架橋部17とから構成されている。配線基板12は、ガラスエポキシ基板15(図2参照)と、このガラスエポキシ基板15上に設けられた配線パターン16と、これらの配線パターン16上に設けられた複数のハンダ端子部(図示せず)と、これらのハンダ端子部を露出し配線パターン16を覆うように、ガラスエポキシ基板15上の全面に塗布されたソルダーレジスト19等で構成されている。
【0020】
ソルダーレジストとは、配線パターン16へのはんだ等の付着を防止するための絶縁性の保護膜であり、通常、緑色に見える膜である。また、半導体素子11は、このソルダーレジスト19下から露出したハンダ端子と接続するようにして配線基板12上に取り付けられている。
図2は、シート配線基板100の構成例を示すA−A´要部断面図である。上述した架橋部17はガラスエポキシからなり、図2に示すように、ガラスエポキシ基板15と一体に形成されたものである。このシート配線基板100では、上述した従来例に係るシート配線基板90(図5参照)と異なり、この架橋部17上にソルダーレジスト19が塗布されていない。
【0021】
このシート配線基板100を複数個の配線基板12に個片化する工程では、このソルダーレジスト19下から露出している架橋部17を金型を用いて打ち抜く(即ち、プレス抜きする)ことで、この架橋部17を取り除き、シート配線基板100から配線基板12を分離させる。
図3(A)及び(B)は、シート配線基板100の製造方法を示す工程図である。次に、上述のシート配線基板100及び配線基板12の製造方法について説明する。
【0022】
図3(A)に示すように、まず始めに、ガラスエポキシ基板15上に銅箔を形成した後、この銅箔をフォトリソグラフィ技術とエッチング技術とを用いてパターニングし、配線パターン16を形成する。次に、この配線パターン16を覆うようにソルダーレジスト19を塗布する。
そして、図3(B)に示すように、このソルダーレジスト19をフォトマスク60を用いて露光し、さらに、現像液を用いて現像処理する。この露光、現像処理によって、架橋部17上、及び、図示しないハンダ端子を形成する領域(以下で、ハンダ端子形成領域という)上からソルダーレジスト19を除去する。
【0023】
また、ここでは、図3(B)に示すように、ソルダーレジスト19を架橋部17上だけでなく、この架橋部17を囲む近傍領域25のガラスエポキシ基板15上からも除去するように、その露光条件を設定すると良い。これにより、ガラスエポキシ基板15に対するフォトマスク60の合わせマージンを大きくすることができる。また、後工程で金型を用いて架橋部17を打ち抜く際に、この金型とガラスエポキシ基板15との位置合わせが多少ずれてしまった場合でも、この金型のソルダーレジスト19へのかみ込みを防ぐことができる。
【0024】
その後、ハンダ端子形成領域の配線パターン(図示せず)上にハンダペースト(図示せず)を塗布し、図1に示したシート配線基板100を完成させる。シート配線基板100を完成させた後、このシート配線基板100上のハンダ端子と半導体素子の端子とを接続するように、このシート配線基板100上に半導体素子を取り付ける。
【0025】
図4(A)及び(B)は、シート配線基板100の個片化工程を示す図である。次に、上述したシート配線基板100を複数個の配線基板12に個片化する方法について説明する。
図4(A)に示すように、まず、半導体素子を取り付けたシート配線基板100を金型を備えた打ち抜き装置にセットする。ここでは、ソルダーレジスト19下から露出した架橋部17の上方に金型50の先端部が来るように、このシート配線基板100の位置を調整する。
【0026】
次に、図4(A)の矢印で示すように、金型50を下方向に移動させ、この金型50で架橋部17を打ち抜いて除去する。従来例と比べて、架橋部17上からソルダーレジスト19が取り除かれているので、金型50のソルダーレジスト19へのかみ込みを防ぐことができる。このような金型50を用いた打ち抜き加工によって、架橋部17を取り除き、図4(B)に示すように、シート配線基板100から配線基板12を分離させる。そして、この分離作業を一回、または複数回繰り返して、シート配線基板100を複数個の配線基板12に個片化させる。
【0027】
このように、本発明に係るシート配線基板100によれば、金型50によって打ち抜かれる架橋部17上にはソルダーレジスト19が無いので、シート配線基板100を金型50を用いて打ち抜き加工する際に、金型50をガラスエポキシからなる架橋部17に直接押し当てることができる。従って、架橋部17をストレス少なく打ち抜くことができ、金型の形状や材料等を変更することなく、ガラスエポキシ基板15の破断面14でのバリの発生を抑制することができる。
【0028】
この実施形態では、金型50が本発明の金型に対応し、シート配線基板100が本発明の打ち抜き加工が施される配線基板に対応している。また、ガラスエポキシ基板15が本発明の基板に対応し、配線パターン16が本発明の配線パターンに対応している。さらに、ソルダーレジスト19が本発明の保護膜に対応し、架橋部17が本発明の金型によって打ち抜かれる領域の基板に対応している。
【0029】
なお、この実施形態では、基板の一例としてガラスエポキシ基板を用いる場合について説明したが、本発明の基板は、例えば、ガラス繊維にポリフェノール系樹脂、ポリイミド系、BT樹脂の何れかを含侵させた基板でも良い。このような基板を用いた場合でも、上述の実施形態と同様に、金型の形状や材料等を変更することなく、基板の破断面でのバリの発生を抑制することができる。
【0030】
また、この実施形態では、架橋部17を含むガラスエポキシ基板15上にソルダーレジスト19を塗布した後、この架橋部17上からソルダーレジスト19を除去する場合について説明した。しかしながら、この架橋部17上のソルダーレジスト19を除去するのではなく、この架橋部17上のソルダーレジスト19を、他の領域のソルダーレジスト19よりもその強度が弱くなるように改変することで、バリの発生を抑制することも可能である。
【0031】
この改変とは、例えば、架橋部17上のソルダーレジスト19を他の領域のソルダーレジスト19よりも薄膜化することである。或いは、この改変とは、架橋部17上のソルダーレジスト19だけにレーザを照射したり、研石等で研削したりして、ソルダーレジスト19の膜質を粗くすることである。このような方法によって、架橋部17上のソルダーレジスト19を衝撃に対して壊れ易くすることができる。
【0032】
従って、従来例と比べて、架橋部17上のソルダーレジスト19を小さな力で打ち抜くことができ、ガラスエポキシ基板15をストレス少なく打ち抜くことができる。これにより、上述の実施形態と同様に、ガラスエポキシ基板15の破断面14でのバリの発生を抑制することができる。
【図面の簡単な説明】
【図1】実施形態に係るシート配線基板100の構成例を示す平面図。
【図2】シート配線基板100の構成例を示すA−A´要部断面図。
【図3】シート配線基板100の製造方法を示す工程図。
【図4】シート配線基板100の個片化工程を示す図。
【図5】従来例に係るシート配線基板90の構成例を示す平面図。
【図6】従来例に係るシート配線基板90の個片化工程を示す図。
【符号の説明】
11 半導体素子、12 配線基板、14 破断面、15 ガラスエポキシ基板、16 配線パターン、17 架橋部、19 ソルダーレジスト、25 近傍領域、50 金型、100 シート配線基板

Claims (6)

  1. 基板と、当該基板に設けられた配線パターンと、該配線パターンを覆うように当該基板上に設けられた保護膜とからなる配線基板を金型を用いて打ち抜き加工する前に、
    当該金型によって打ち抜かれる領域の前記基板上から前記保護膜を除去することを特徴とする配線基板の製造方法。
  2. 前記打ち抜かれる領域の前記基板上から前記保護膜を除去した後で、
    当該領域の前記基板を前記金型を用いて打ち抜き、当該基板を所定形状に成形することを特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記基板を前記金型を用いて打ち抜くことによって、当該基板を複数個の基板に個片化することを特徴とする請求項2に記載の配線基板の製造方法。
  4. 金型によって打ち抜き加工が施される配線基板であって、
    基板と、
    前記基板に設けられた配線パターンと、
    前記配線パターンを覆うように前記基板上に設けられた保護膜とを備え、
    前記金型によって打ち抜かれる領域の前記基板は前記保護膜下から露出していることを特徴とする配線基板。
  5. 金型によって打ち抜き加工が施される配線基板であって、
    基板と、
    前記基板に設けられた配線パターンと、
    前記配線パターンを覆うように前記基板上に設けられた保護膜とを備え、
    前記金型によって打ち抜かれる領域の前記基板上の前記保護膜は、他の領域の前記基板上の前記保護膜と比べて、強度が小さくなるように改変されていることを特徴とする配線基板。
  6. 前記配線基板は、
    前記金型による打ち抜き加工によって複数個の配線基板に個片化されるシート配線基板であることを特徴とする請求項4又は請求項5に記載の配線基板。
JP2003198366A 2003-07-17 2003-07-17 配線基板の製造方法及び配線基板 Pending JP2005038960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003198366A JP2005038960A (ja) 2003-07-17 2003-07-17 配線基板の製造方法及び配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003198366A JP2005038960A (ja) 2003-07-17 2003-07-17 配線基板の製造方法及び配線基板

Publications (1)

Publication Number Publication Date
JP2005038960A true JP2005038960A (ja) 2005-02-10

Family

ID=34208168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003198366A Pending JP2005038960A (ja) 2003-07-17 2003-07-17 配線基板の製造方法及び配線基板

Country Status (1)

Country Link
JP (1) JP2005038960A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008143138A1 (ja) * 2007-05-18 2008-11-27 Toppan Printing Co., Ltd. 配線基板、半導体パッケージ及び電子機器
JP2011060892A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 電子装置、電子装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008143138A1 (ja) * 2007-05-18 2008-11-27 Toppan Printing Co., Ltd. 配線基板、半導体パッケージ及び電子機器
JP2011060892A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 電子装置、電子装置の製造方法

Similar Documents

Publication Publication Date Title
US9565774B2 (en) Embedded trace substrate and method of forming the same
US8389334B2 (en) Foil-based method for packaging intergrated circuits
JP2005077955A (ja) エッチング方法およびそれを用いた回路装置の製造方法
US8456023B2 (en) Semiconductor wafer processing
JP2005038960A (ja) 配線基板の製造方法及び配線基板
US6344974B1 (en) Printed circuit board and method of producing same
JP2006108341A (ja) 半導体装置の製造方法、半導体装置、及び金型
JP5223634B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法
KR100570352B1 (ko) 멀티미디어카드용 리드 프레임 및 그 제조방법
JP2003209343A (ja) プリント配線基板
JP4975044B2 (ja) プリント配線基板及びその製造方法
KR101071306B1 (ko) 윈도우 볼 그리드 어레이 기판을 형성하는 방법
US6635407B1 (en) Two pass process for producing a fine pitch lead frame by etching
JPH07254673A (ja) リードフレームの製造方法
US7387916B2 (en) Sharp corner lead frame
JP2003243434A (ja) 半導体装置の製造方法及び半導体装置
JP3818253B2 (ja) 半導体装置用テープキャリアの製造方法
TWI568326B (zh) 導電配線的製作方法
JP2001326447A (ja) プリント回路基板の製造方法およびプリント回路基板
KR101042117B1 (ko) 금형성형에 의한 두께동 전자회로 형성방법
JP2007062184A (ja) アライメントマーク構造
JP2008221754A (ja) スクリーン印刷用メタルマスクの製造方法
JP2011146585A (ja) 半導体素子搭載用基板及びその製造方法並びにそれを用いた半導体装置の製造方法
JP2004221387A (ja) プリント配線板における電子部品実装方法
JPH0831317A (ja) シャドウマスクの製造方法