JP2004221387A - プリント配線板における電子部品実装方法 - Google Patents
プリント配線板における電子部品実装方法 Download PDFInfo
- Publication number
- JP2004221387A JP2004221387A JP2003008058A JP2003008058A JP2004221387A JP 2004221387 A JP2004221387 A JP 2004221387A JP 2003008058 A JP2003008058 A JP 2003008058A JP 2003008058 A JP2003008058 A JP 2003008058A JP 2004221387 A JP2004221387 A JP 2004221387A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- electronic component
- lead
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】電子部品のリードの位置決めが容易であると共に、リードが接続される接続部位における隣接部分とのショートの発生を有効に防止したプリント配線板における電子部品実装方法を提供する。
【解決手段】プリント配線板１２の最上位層に印刷される第２のレジスト層５の膜厚を、導電層２、４の膜厚よりも厚い厚膜に形成し、半導体チップ８のリード８ａが接続される第１の導電層２の接続部位１０周囲を厚膜に形成された第２のレジスト層５の壁５ａで囲繞する。接続部位１０に対して半導体チップ８のリード８ａを配置し、この配置状態で接続部位１０部分にディスペンサ１４により導電性接着剤１５を塗布して、プリント配線板１２に印刷された第１の導電層２にリード８ａを電気的に接続する。
【選択図】 図６
【解決手段】プリント配線板１２の最上位層に印刷される第２のレジスト層５の膜厚を、導電層２、４の膜厚よりも厚い厚膜に形成し、半導体チップ８のリード８ａが接続される第１の導電層２の接続部位１０周囲を厚膜に形成された第２のレジスト層５の壁５ａで囲繞する。接続部位１０に対して半導体チップ８のリード８ａを配置し、この配置状態で接続部位１０部分にディスペンサ１４により導電性接着剤１５を塗布して、プリント配線板１２に印刷された第１の導電層２にリード８ａを電気的に接続する。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント配線板に印刷された回路パターンに電子部品を実装するためのプリント配線板における電子部品実装方法の改良に関するものである。
【０００２】
【従来の技術】
例えば、プリント配線板に印刷された回路パターンに電子部品を実装する方法として、プリント配線板に印刷された回路の所定位置に導電性接着剤膜を印刷し、この導電性接着剤膜が硬化しないうちに電子部品のリードをその導電性接着剤膜に載置していた（例えば、特許文献１参照。）。
【０００３】
この際、リードと回路との接続を確実とするために付与される圧力により導電性接着剤膜が横方向に広がり、その接続する部分のピッチが狭いと、隣接する導電性接着剤膜と接触してショートするおそれがあるため、電子部品の実装時に導電性接着剤膜が横方向に広がってもショートしないように、予め導電性接着剤膜におけるリードが載置される部分を細幅のくびれた形状に形成して、ショートの発生を防止する方法が採用されていた。
【０００４】
【特許文献１】
特開平１１−２９８１２７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、特許文献１に開示の技術では、電子部品のリードが載置される部位が導電性接着剤膜における細幅とされたくびれ部分であるため、電子部品の各リードを所定の各くびれ部分に精度よく位置決めするのが難しいという問題があった。
【０００６】
そこで、この発明の課題は、電子部品のリードの位置決めが容易であると共に、リードが接続される接続部位における隣接部分とのショートの発生を有効に防止したプリント配線板における電子部品実装方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するための技術的手段は、プリント配線板に印刷された導電層に電子部品のリードを導電性接着剤により電気的に接続するプリント配線板における電子部品実装方法において、前記プリント配線板の最上位層に印刷される絶縁ペーストの膜厚を、導電層の膜厚よりも厚い厚膜に形成し、前記リードが接続される前記導電層の接続部位周囲を前記厚膜に形成された絶縁ペーストの壁で囲繞する点にある。
【０００８】
また、前記接続部位に対して前記電子部品の前記リードを配置し、この配置状態で接続部位部分に接着剤塗布装置により前記導電性接着剤を塗布する方法としてもよい。
【０００９】
【発明の実施の形態】
以下、本発明の第１の実施形態を図面に基づいて説明すると、図１ないし図４は、印刷法によるプリント配線板の製造方法の一例を示しており、基板１上にスクリーン版を利用して銀ペースト等により所望の回路パターンの第１の導電層２を形成する（第１導電層形成工程）。
【００１０】
次に、エポキシ系やポリエステル系等からなる絶縁ペーストを印刷した後、不要領域を露光除去して第１のレジスト層３を形成する（第１レジスト層形成工程）。
【００１１】
その後、上記第１導電層形成工程と同様にして上層の第２の導電層４を形成し（第２導電層形成工程）、さらに、上記第１レジスト層形成工程と同様にして第２のレジスト層５を形成する（第２レジスト層形成工程）。
【００１２】
この際、最上位層として印刷される第２のレジスト層５は、各導電層２、４の膜厚よりも厚い厚膜に形成している。本実施形態では、例えば各導電層２、４の膜厚（略５μｍ）に対して略３倍程度の膜厚（略１５μｍ）に形成されている。このような厚膜の第２のレジスト層５を形成する方法としては、複数回の重ね塗り印刷等により形成すればよい。
【００１３】
また、図５に示される如く、電子部品の一例としてのフォトトランジスタ、フォトダイオード等の半導体チップ８の各リード８ａが接続される接続部位１０（ランド部）に対応する部分の第２のレジスト層５は露光処理により除去されて第１の導電層２が露出した状態とされている。従って、各接続部位１０はその周囲を厚膜に形成された第２のレジスト層５の壁５ａにより囲繞した構造とされている。
【００１４】
なお、露光処理により第１の導電層２の接続部位１０を露出する方法に換えて、マスクにより接続部位１０部分に第２のレジスト層５が印刷されない方法を採用してもよい。
【００１５】
次に、このようにして製造されたプリント配線板１２に、半導体チップ８を実装する場合には、図５に示される如く、半導体チップ８の各リード８ａを各接続部位１０に対応させて載置状に配置し、この配置状態で、図６に示される如く、凹状となっている各接続部位１０部分に接着剤塗布装置としてのディスペンサ１４により、例えば銀粒子を混入したエポキシ系の熱硬化性導電性接着剤１５を塗布し、その後、硬化させれば、電気的に接続した実装状態が得られる（電子部品実装工程）。
【００１６】
本実施形態における電子部品実装方法によれば、厚膜に形成された第２のレジスト層５の壁５ａで囲繞された接続部位１０部分に半導体チップ８のリード８ａを導電性接着剤１５により電気的に接続する方法であり、厚膜の壁５ａによって隣接配置された接続部位１０への導電性接着剤１５の溢れが防止でき、従って、各接続部位１０間のピッチが狭い場合であってもショートの発生が有効に防止でき、接続信頼性が向上する。
【００１７】
また、厚膜に形成された第２のレジスト層５の壁５ａに囲まれた各接続部位１０に、半導体チップ８の各リード８ａを対応させて載置状に配置すればよく、厳密な位置決め精度が要求されず、半導体チップ８の位置決めも容易に行える利点がある。
【００１８】
図７は第２の実施形態を示しており、前記第１の実施形態と同様構成部分は同一符号を付し、その説明を省略する。
【００１９】
即ち、第１の実施形態においては、半導体チップ８の各リード８ａと各接続部位１０との相互間に間隙を有した構造を示しているが、本実施形態においては、各リード８ａと各接続部位１０とが当接した載置状態で半導体チップ８が配置される構造とされている。
【００２０】
そして、第１の実施形態と同様にして導電性接着剤１５を塗布して硬化させればよく、本実施形態においても第１の実施形態と同様の効果を奏する。
【００２１】
なお、半導体チップ８の実装に際して、導電性接着剤１５を塗布する前に、位置固定用の接着剤によりリード８ａを接続部位１０に予め仮固定しておいてもよい。この場合、導電性接着剤１５により電気的に接続する際の半導体チップ８の位置ズレが有効に防止できる利点がある。
【００２２】
また、各実施形態においては、接続部位１０に対する各リード８ａの接続部分が第２のレジスト層５の壁５ａに囲まれた部分に収まる構造とされているが、第２のレジスト層５の膜厚は、導電性接着剤１５が溢れない程度の高さの壁５ａが形成できればよく、必要に応じて適宜決定すればよい。
【００２３】
さらに、導電層２、４が二層とされたプリント配線板１２を示しているが、三層や四層等とされたプリント配線板１２であってもよく、この場合においても最上位層となる絶縁ペーストを所定の厚膜に形成すればよい。
【００２４】
また、導電性接着剤１５として銀粒子を混入したエポキシ系の熱硬化性導電性接着剤１５を例示しているが、銀粒子に限らず、その他の導電性を有する粒子を混入させた接着剤であってもよく、実施形態のものに何ら限定されない。
【００２５】
【発明の効果】
以上のように、本発明のプリント配線板における電子部品実装方法によれば、プリント配線板の最上位層に印刷される絶縁ペーストの膜厚を、導電層の膜厚よりも厚い厚膜に形成し、電子部品のリードが接続される導電層の接続部位周囲を厚膜に形成された絶縁ペーストの壁で囲繞する方法であり、また、接続部位に対して電子部品のリードを配置し、この配置状態で接続部位部分に接着剤塗布装置により導電性接着剤を塗布する方法であるため、最上位層の絶縁ペーストによる厚膜の壁によって隣接配置された接続部位への導電性接着剤の溢れが防止でき、接続部位のピッチが狭い場合であってもショートの発生が有効に防止でき、接続信頼性が向上する。
【００２６】
また、厚膜に形成された絶縁ペーストの壁に囲まれた接続部位に、電子部品のリードを対応させて配置すればよく、厳密な位置決め精度が要求されず、電子部品のリードの位置決めも容易に行える利点がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるプリント配線板の製造工程説明図である。
【図２】プリント配線板の製造工程説明図である。
【図３】プリント配線板の製造工程説明図である。
【図４】プリント配線板の製造工程説明図である。
【図５】電子部品の実装工程説明図である。
【図６】電子部品の実装工程説明図である。
【図７】第２の実施形態における断面説明図である。
【符号の説明】
１ 基板
２ 第１の導電層
３ 第１のレジスト層
４ 第２の導電層
５ 第２のレジスト層
８ 半導体チップ
８ａ リード
１０ 接続部位
１２ プリント配線板
１４ ディスペンサ
１５ 導電性接着剤
【発明の属する技術分野】
本発明は、プリント配線板に印刷された回路パターンに電子部品を実装するためのプリント配線板における電子部品実装方法の改良に関するものである。
【０００２】
【従来の技術】
例えば、プリント配線板に印刷された回路パターンに電子部品を実装する方法として、プリント配線板に印刷された回路の所定位置に導電性接着剤膜を印刷し、この導電性接着剤膜が硬化しないうちに電子部品のリードをその導電性接着剤膜に載置していた（例えば、特許文献１参照。）。
【０００３】
この際、リードと回路との接続を確実とするために付与される圧力により導電性接着剤膜が横方向に広がり、その接続する部分のピッチが狭いと、隣接する導電性接着剤膜と接触してショートするおそれがあるため、電子部品の実装時に導電性接着剤膜が横方向に広がってもショートしないように、予め導電性接着剤膜におけるリードが載置される部分を細幅のくびれた形状に形成して、ショートの発生を防止する方法が採用されていた。
【０００４】
【特許文献１】
特開平１１−２９８１２７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、特許文献１に開示の技術では、電子部品のリードが載置される部位が導電性接着剤膜における細幅とされたくびれ部分であるため、電子部品の各リードを所定の各くびれ部分に精度よく位置決めするのが難しいという問題があった。
【０００６】
そこで、この発明の課題は、電子部品のリードの位置決めが容易であると共に、リードが接続される接続部位における隣接部分とのショートの発生を有効に防止したプリント配線板における電子部品実装方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するための技術的手段は、プリント配線板に印刷された導電層に電子部品のリードを導電性接着剤により電気的に接続するプリント配線板における電子部品実装方法において、前記プリント配線板の最上位層に印刷される絶縁ペーストの膜厚を、導電層の膜厚よりも厚い厚膜に形成し、前記リードが接続される前記導電層の接続部位周囲を前記厚膜に形成された絶縁ペーストの壁で囲繞する点にある。
【０００８】
また、前記接続部位に対して前記電子部品の前記リードを配置し、この配置状態で接続部位部分に接着剤塗布装置により前記導電性接着剤を塗布する方法としてもよい。
【０００９】
【発明の実施の形態】
以下、本発明の第１の実施形態を図面に基づいて説明すると、図１ないし図４は、印刷法によるプリント配線板の製造方法の一例を示しており、基板１上にスクリーン版を利用して銀ペースト等により所望の回路パターンの第１の導電層２を形成する（第１導電層形成工程）。
【００１０】
次に、エポキシ系やポリエステル系等からなる絶縁ペーストを印刷した後、不要領域を露光除去して第１のレジスト層３を形成する（第１レジスト層形成工程）。
【００１１】
その後、上記第１導電層形成工程と同様にして上層の第２の導電層４を形成し（第２導電層形成工程）、さらに、上記第１レジスト層形成工程と同様にして第２のレジスト層５を形成する（第２レジスト層形成工程）。
【００１２】
この際、最上位層として印刷される第２のレジスト層５は、各導電層２、４の膜厚よりも厚い厚膜に形成している。本実施形態では、例えば各導電層２、４の膜厚（略５μｍ）に対して略３倍程度の膜厚（略１５μｍ）に形成されている。このような厚膜の第２のレジスト層５を形成する方法としては、複数回の重ね塗り印刷等により形成すればよい。
【００１３】
また、図５に示される如く、電子部品の一例としてのフォトトランジスタ、フォトダイオード等の半導体チップ８の各リード８ａが接続される接続部位１０（ランド部）に対応する部分の第２のレジスト層５は露光処理により除去されて第１の導電層２が露出した状態とされている。従って、各接続部位１０はその周囲を厚膜に形成された第２のレジスト層５の壁５ａにより囲繞した構造とされている。
【００１４】
なお、露光処理により第１の導電層２の接続部位１０を露出する方法に換えて、マスクにより接続部位１０部分に第２のレジスト層５が印刷されない方法を採用してもよい。
【００１５】
次に、このようにして製造されたプリント配線板１２に、半導体チップ８を実装する場合には、図５に示される如く、半導体チップ８の各リード８ａを各接続部位１０に対応させて載置状に配置し、この配置状態で、図６に示される如く、凹状となっている各接続部位１０部分に接着剤塗布装置としてのディスペンサ１４により、例えば銀粒子を混入したエポキシ系の熱硬化性導電性接着剤１５を塗布し、その後、硬化させれば、電気的に接続した実装状態が得られる（電子部品実装工程）。
【００１６】
本実施形態における電子部品実装方法によれば、厚膜に形成された第２のレジスト層５の壁５ａで囲繞された接続部位１０部分に半導体チップ８のリード８ａを導電性接着剤１５により電気的に接続する方法であり、厚膜の壁５ａによって隣接配置された接続部位１０への導電性接着剤１５の溢れが防止でき、従って、各接続部位１０間のピッチが狭い場合であってもショートの発生が有効に防止でき、接続信頼性が向上する。
【００１７】
また、厚膜に形成された第２のレジスト層５の壁５ａに囲まれた各接続部位１０に、半導体チップ８の各リード８ａを対応させて載置状に配置すればよく、厳密な位置決め精度が要求されず、半導体チップ８の位置決めも容易に行える利点がある。
【００１８】
図７は第２の実施形態を示しており、前記第１の実施形態と同様構成部分は同一符号を付し、その説明を省略する。
【００１９】
即ち、第１の実施形態においては、半導体チップ８の各リード８ａと各接続部位１０との相互間に間隙を有した構造を示しているが、本実施形態においては、各リード８ａと各接続部位１０とが当接した載置状態で半導体チップ８が配置される構造とされている。
【００２０】
そして、第１の実施形態と同様にして導電性接着剤１５を塗布して硬化させればよく、本実施形態においても第１の実施形態と同様の効果を奏する。
【００２１】
なお、半導体チップ８の実装に際して、導電性接着剤１５を塗布する前に、位置固定用の接着剤によりリード８ａを接続部位１０に予め仮固定しておいてもよい。この場合、導電性接着剤１５により電気的に接続する際の半導体チップ８の位置ズレが有効に防止できる利点がある。
【００２２】
また、各実施形態においては、接続部位１０に対する各リード８ａの接続部分が第２のレジスト層５の壁５ａに囲まれた部分に収まる構造とされているが、第２のレジスト層５の膜厚は、導電性接着剤１５が溢れない程度の高さの壁５ａが形成できればよく、必要に応じて適宜決定すればよい。
【００２３】
さらに、導電層２、４が二層とされたプリント配線板１２を示しているが、三層や四層等とされたプリント配線板１２であってもよく、この場合においても最上位層となる絶縁ペーストを所定の厚膜に形成すればよい。
【００２４】
また、導電性接着剤１５として銀粒子を混入したエポキシ系の熱硬化性導電性接着剤１５を例示しているが、銀粒子に限らず、その他の導電性を有する粒子を混入させた接着剤であってもよく、実施形態のものに何ら限定されない。
【００２５】
【発明の効果】
以上のように、本発明のプリント配線板における電子部品実装方法によれば、プリント配線板の最上位層に印刷される絶縁ペーストの膜厚を、導電層の膜厚よりも厚い厚膜に形成し、電子部品のリードが接続される導電層の接続部位周囲を厚膜に形成された絶縁ペーストの壁で囲繞する方法であり、また、接続部位に対して電子部品のリードを配置し、この配置状態で接続部位部分に接着剤塗布装置により導電性接着剤を塗布する方法であるため、最上位層の絶縁ペーストによる厚膜の壁によって隣接配置された接続部位への導電性接着剤の溢れが防止でき、接続部位のピッチが狭い場合であってもショートの発生が有効に防止でき、接続信頼性が向上する。
【００２６】
また、厚膜に形成された絶縁ペーストの壁に囲まれた接続部位に、電子部品のリードを対応させて配置すればよく、厳密な位置決め精度が要求されず、電子部品のリードの位置決めも容易に行える利点がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるプリント配線板の製造工程説明図である。
【図２】プリント配線板の製造工程説明図である。
【図３】プリント配線板の製造工程説明図である。
【図４】プリント配線板の製造工程説明図である。
【図５】電子部品の実装工程説明図である。
【図６】電子部品の実装工程説明図である。
【図７】第２の実施形態における断面説明図である。
【符号の説明】
１ 基板
２ 第１の導電層
３ 第１のレジスト層
４ 第２の導電層
５ 第２のレジスト層
８ 半導体チップ
８ａ リード
１０ 接続部位
１２ プリント配線板
１４ ディスペンサ
１５ 導電性接着剤
Claims (2)
- プリント配線板に印刷された導電層に電子部品のリードを導電性接着剤により電気的に接続するプリント配線板における電子部品実装方法において、
前記プリント配線板の最上位層に印刷される絶縁ペーストの膜厚を、導電層の膜厚よりも厚い厚膜に形成し、前記リードが接続される前記導電層の接続部位周囲を前記厚膜に形成された絶縁ペーストの壁で囲繞することを特徴とするプリント配線板における電子部品実装方法。 - 前記接続部位に対して前記電子部品の前記リードを配置し、この配置状態で接続部位部分に接着剤塗布装置により前記導電性接着剤を塗布することを特徴とする請求項１に記載のプリント配線板における電子部品実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003008058A JP2004221387A (ja) | 2003-01-16 | 2003-01-16 | プリント配線板における電子部品実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003008058A JP2004221387A (ja) | 2003-01-16 | 2003-01-16 | プリント配線板における電子部品実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004221387A true JP2004221387A (ja) | 2004-08-05 |
Family
ID=32897972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003008058A Pending JP2004221387A (ja) | 2003-01-16 | 2003-01-16 | プリント配線板における電子部品実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004221387A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332615A (ja) * | 2005-04-25 | 2006-12-07 | Brother Ind Ltd | パターン形成方法 |
| US8435440B2 (en) | 2005-04-25 | 2013-05-07 | Brother Kogyo Kabushiki Kaisha | Method for forming a conductive pattern and a wired board |
-
2003
- 2003-01-16 JP JP2003008058A patent/JP2004221387A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332615A (ja) * | 2005-04-25 | 2006-12-07 | Brother Ind Ltd | パターン形成方法 |
| US8435440B2 (en) | 2005-04-25 | 2013-05-07 | Brother Kogyo Kabushiki Kaisha | Method for forming a conductive pattern and a wired board |
| US8647560B2 (en) | 2005-04-25 | 2014-02-11 | Brother Kogyo Kabushiki Kaisha | Method for forming pattern and a wired board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI378519B (ja) | ||
| TWI413223B (zh) | 嵌埋有半導體元件之封裝基板及其製法 | |
| KR20080037551A (ko) | 솔더 볼 탑재 방법 및 솔더 볼 탑재 기판의 제조 방법 | |
| KR101878242B1 (ko) | 배선 기판 및 그 제조 방법 | |
| TWI556382B (zh) | 封裝基板及其製法 | |
| US7943863B2 (en) | Wiring substrate and manufacturing method thereof, and semiconductor device | |
| EP3291285A1 (en) | Semiconductor package structure with a polymer gel surrounding solders connecting a chip to a substrate and manufacturing method thereof | |
| KR20080061816A (ko) | 인쇄회로기판 및 그의 제조방법 | |
| US10645816B2 (en) | Method for contacting and rewiring an electronic component embedded into a printed circuit board | |
| JP2011014644A (ja) | 配線基板およびその製造方法 | |
| KR20160001827A (ko) | 인쇄회로기판 제조방법 | |
| JP2001251042A (ja) | プリント基板のランド形成方法 | |
| TWI624011B (zh) | 封裝結構及其製法 | |
| JP2004221387A (ja) | プリント配線板における電子部品実装方法 | |
| US20120204420A1 (en) | Method for manufacturing wiring board | |
| JP2004079666A (ja) | プリント基板、プリント基板の製造方法および電子部品の実装方法 | |
| JP2625967B2 (ja) | 印刷配線板 | |
| KR101258869B1 (ko) | 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법 | |
| KR101022869B1 (ko) | 이미지센서 모듈용 인쇄회로기판의 제조방법 | |
| JPH036096A (ja) | 回路基板 | |
| JP2000309151A (ja) | ペースト状物質の印刷方法 | |
| JP2000340931A (ja) | はんだマスク形成方法 | |
| JP2022176709A (ja) | プリント配線板 | |
| JP2002344120A (ja) | 可撓性回路基板及びその製造法 | |
| KR100972050B1 (ko) | 전자 소자 내장 인쇄회로기판 및 그 제조 방법 |