JPH036096A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH036096A JPH036096A JP1141357A JP14135789A JPH036096A JP H036096 A JPH036096 A JP H036096A JP 1141357 A JP1141357 A JP 1141357A JP 14135789 A JP14135789 A JP 14135789A JP H036096 A JPH036096 A JP H036096A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- insulating layer
- base material
- metal base
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 57
- 239000000463 material Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 abstract description 34
- 238000000034 method Methods 0.000 description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 238000007747 plating Methods 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 230000020169 heat generation Effects 0.000 description 10
- 239000003822 epoxy resin Substances 0.000 description 8
- 229920000647 polyepoxide Polymers 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 238000007650 screen-printing Methods 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229920002050 silicone resin Polymers 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は高発熱部品が実装される回路基板に間するもの
である。
である。
［従来の技術］
従来高発熱部品が実装される回路基板は第１３図および
第１４図に示すように、銅、アルミ等の金属基材１１の
上に絶縁層２１２を介して導電層２１３を形成したもの
が使用されている。前記絶１３Ｎ２１２にはエポキシ系
の樹脂が使用されている。導電層２１３は銅箔を貼り付
けたものをエツチングしてパターン状に回路を形成する
もの、あるいは真空蒸着、スパッタリング等で形成する
方法がある。
第１４図に示すように、銅、アルミ等の金属基材１１の
上に絶縁層２１２を介して導電層２１３を形成したもの
が使用されている。前記絶１３Ｎ２１２にはエポキシ系
の樹脂が使用されている。導電層２１３は銅箔を貼り付
けたものをエツチングしてパターン状に回路を形成する
もの、あるいは真空蒸着、スパッタリング等で形成する
方法がある。
この導電層２１３の必要箇所に鋼材でてきた金属ブロッ
ク１４が取り付けられる。金属プロ・ツク１４の上には
高発熱部品１５が取り付けられる。
ク１４が取り付けられる。金属プロ・ツク１４の上には
高発熱部品１５が取り付けられる。
高発熱部品１６が半導体チップの場合、金属ブロツク１
４への接着には半田を使用することが多い。
４への接着には半田を使用することが多い。
金属ブロック１４の大きさは発熱部品１５と同程度から
数倍くらいの大きさであり、厚みは０．５１〜３１Ｗ１
ｍのものが使用されている。高発熱部品１５としては例
示のパワーＭＯ５−ＦＥＴの他、同じく半導体チップで
パワートランジスタ、トライアック、ＳＣＲ、ダイオー
ド等がある。高発熱部品１５用ボンデイングワイヤ１６
には金線、アルミ線、銅線等が使用されチップと導電Ｎ
２１３を接続するものである。
数倍くらいの大きさであり、厚みは０．５１〜３１Ｗ１
ｍのものが使用されている。高発熱部品１５としては例
示のパワーＭＯ５−ＦＥＴの他、同じく半導体チップで
パワートランジスタ、トライアック、ＳＣＲ、ダイオー
ド等がある。高発熱部品１５用ボンデイングワイヤ１６
には金線、アルミ線、銅線等が使用されチップと導電Ｎ
２１３を接続するものである。
次に、回路の動作を第１２図にもとすき説明する。第１
２図に示すように、電流１は回路の一方の入力端子１８
から半導体チップ１５へ流れ、出力端子２８を通り負荷
（図示せず）へ流れる。負荷を通った電流は別の出力端
子２８に戻り、別の半導体チップ１５を通り、もう一方
の入力端子１８に流れる。この場合の負荷はモータであ
る。電流の大きさはモータの負荷状態により変わる。最
も大きい負荷はモータの回転がロックされたようなとき
である。このときは電流が急激に増大し、半導体チップ
１５の発熱も急激に増える。この発熱による熱はすぐ金
属ブロック１４に伝えられ、半導体チップ１５の温度上
昇がおさえられる。金属ブロック１４に伝えられた熱は
絶縁層２１２を介して金属基材１１へ放熱される。
２図に示すように、電流１は回路の一方の入力端子１８
から半導体チップ１５へ流れ、出力端子２８を通り負荷
（図示せず）へ流れる。負荷を通った電流は別の出力端
子２８に戻り、別の半導体チップ１５を通り、もう一方
の入力端子１８に流れる。この場合の負荷はモータであ
る。電流の大きさはモータの負荷状態により変わる。最
も大きい負荷はモータの回転がロックされたようなとき
である。このときは電流が急激に増大し、半導体チップ
１５の発熱も急激に増える。この発熱による熱はすぐ金
属ブロック１４に伝えられ、半導体チップ１５の温度上
昇がおさえられる。金属ブロック１４に伝えられた熱は
絶縁層２１２を介して金属基材１１へ放熱される。
［発明が解決しようとする課題］
しかしながら、上記従来の方法では高発熱部品く半導体
チップ）１５と導電層２１３の間には段差ができる。こ
の段差によるワイヤボンディングの信頼性の欠如が一つ
の課題である。即ち、金属ブロック１４の肩部または高
発熱部品（半導体チップ）１５の端部とボンディングワ
イヤ１６が接触しやすくなることから信頼性が低下する
。
チップ）１５と導電層２１３の間には段差ができる。こ
の段差によるワイヤボンディングの信頼性の欠如が一つ
の課題である。即ち、金属ブロック１４の肩部または高
発熱部品（半導体チップ）１５の端部とボンディングワ
イヤ１６が接触しやすくなることから信頼性が低下する
。
更にこの実装された高発熱部品（半導体チップ）１５は
シリコン樹脂１７等で封止される。その際第１４図に示
すように、金属ブロック１４の厚みのために、ボンディ
ングワイヤ１６までを含め前記シリコン樹脂１７中に埋
設させることが困難である。このために、ボンディング
ワイヤ１６の断線、あるいは他の導電部との接触等のト
ラブルが発生しやすく信頼性の低下となっている。その
対応として、実装された半導体チップの周囲に堰を作り
樹脂封止をする方法が実施されることもある。
シリコン樹脂１７等で封止される。その際第１４図に示
すように、金属ブロック１４の厚みのために、ボンディ
ングワイヤ１６までを含め前記シリコン樹脂１７中に埋
設させることが困難である。このために、ボンディング
ワイヤ１６の断線、あるいは他の導電部との接触等のト
ラブルが発生しやすく信頼性の低下となっている。その
対応として、実装された半導体チップの周囲に堰を作り
樹脂封止をする方法が実施されることもある。
しかし、この場合は材料費の増大とか、工程が複雑にな
ることにより、やはりコスト高になってしまう欠点があ
る。
ることにより、やはりコスト高になってしまう欠点があ
る。
また、金属ブロック１４の取り付は位置、回転による方
向のずれ等、取り付けの精度も上がらないという欠点を
有している。従って、前記段差があること、およびこの
位置精度の不足等からボンディングの自動化を行いにく
く、商品のコストダウンのネックとなっている。
向のずれ等、取り付けの精度も上がらないという欠点を
有している。従って、前記段差があること、およびこの
位置精度の不足等からボンディングの自動化を行いにく
く、商品のコストダウンのネックとなっている。
もう一つの課題として、従来例では瞬間的な発熱に対し
てはそれを金属ブロック１４により吸収することができ
るが、金属ブロック１４そのものは短時間で温度上昇し
てしまう。その後の高発熱部品（半導体チップ）１５か
らの放熱は、絶縁層２１２を介しての金属基材１１への
熱伝導が律速になる。従って、発熱が瞬時で終わらない
ようなものでは絶縁層２１２を介しての放熱をいかに良
くするかの工夫が必要である。
てはそれを金属ブロック１４により吸収することができ
るが、金属ブロック１４そのものは短時間で温度上昇し
てしまう。その後の高発熱部品（半導体チップ）１５か
らの放熱は、絶縁層２１２を介しての金属基材１１への
熱伝導が律速になる。従って、発熱が瞬時で終わらない
ようなものでは絶縁層２１２を介しての放熱をいかに良
くするかの工夫が必要である。
上記従来例における高発熱部品１５は複数個（例として
６個）ありとれも同じ発熱量のものである。しかし、一
般にはそれぞれに異なった発熱量になる場合がある。そ
の場合、金属ブロック１４の大きさをそれぞれに変える
べきである。しかし現実には部品の種類が多くなり、部
品管理、設備対応が大変であり、細かな対応ができない
。
６個）ありとれも同じ発熱量のものである。しかし、一
般にはそれぞれに異なった発熱量になる場合がある。そ
の場合、金属ブロック１４の大きさをそれぞれに変える
べきである。しかし現実には部品の種類が多くなり、部
品管理、設備対応が大変であり、細かな対応ができない
。
本発明は上記問題点の解決をし、放熱性のよい回路基板
を提供することを目的とするものである。
を提供することを目的とするものである。
口課題を解決するための手段］
本発明は上記目的を達成するため以下のような手段を有
するものである。
するものである。
特許請求の範囲第１項に示すように、金属基材と、前記
金属基材上に形成した第一の絶縁層と、前記第一の絶縁
層上に形成した第一の導電層と、前記第一の導電層上に
形成した第二の絶縁層と、前記第二の絶縁層上に形成し
た第二の導電層とからなる回路基板において、前記第一
の導電層が部分的に露出する構造としたことを特徴とす
る特特許請求の範囲第２項に示すように、金属基ηと、
前記金属基材上に形成した第一の絶縁層と、前記第一の
絶縁層上に形成した第一の導電層と、前記第一の導電層
上に形成した第二の絶縁層と、前記第二の絶縁層上に形
成した第二の導電層とからなる回路基板において、前記
金属基＋オの前記第一の絶縁層が形成された面、および
前記第一の導電層が部分的に露出する構造としたことを
特徴とする 特許請求の範囲第３項に示すように、第一の導電層を面
積の異なる複数個で構成することを特徴とする。
金属基材上に形成した第一の絶縁層と、前記第一の絶縁
層上に形成した第一の導電層と、前記第一の導電層上に
形成した第二の絶縁層と、前記第二の絶縁層上に形成し
た第二の導電層とからなる回路基板において、前記第一
の導電層が部分的に露出する構造としたことを特徴とす
る特特許請求の範囲第２項に示すように、金属基ηと、
前記金属基材上に形成した第一の絶縁層と、前記第一の
絶縁層上に形成した第一の導電層と、前記第一の導電層
上に形成した第二の絶縁層と、前記第二の絶縁層上に形
成した第二の導電層とからなる回路基板において、前記
金属基＋オの前記第一の絶縁層が形成された面、および
前記第一の導電層が部分的に露出する構造としたことを
特徴とする 特許請求の範囲第３項に示すように、第一の導電層を面
積の異なる複数個で構成することを特徴とする。
［作用コ
特許請求の範囲第１項に示すように、金属基材と、前記
金属基材上に形成した第一の絶＆を層と、前記第一の絶
縁層上に形成した第一の導電層と、前記第一の導電層上
に形成した第二の絶縁層と、前記第二の絶縁層上に形成
した第二の導電層とからなる回路基板において、前記第
一の導電層が部分的に露出する構造としたことにより、
高発熱部品（半導体チップ）を第一の導電層に直接取り
付けることができ、第一の絶縁層を介して金属基材へ放
熱する。また、必要に応じ他の窓明き部も設け、端子の
取り付け、ワイヤボンディング、第一第二の導電層間の
接続等に使用する。
金属基材上に形成した第一の絶＆を層と、前記第一の絶
縁層上に形成した第一の導電層と、前記第一の導電層上
に形成した第二の絶縁層と、前記第二の絶縁層上に形成
した第二の導電層とからなる回路基板において、前記第
一の導電層が部分的に露出する構造としたことにより、
高発熱部品（半導体チップ）を第一の導電層に直接取り
付けることができ、第一の絶縁層を介して金属基材へ放
熱する。また、必要に応じ他の窓明き部も設け、端子の
取り付け、ワイヤボンディング、第一第二の導電層間の
接続等に使用する。
特許請求の範囲第２項に示すように、金属基材と、前記
金属基材上に形成した第一の絶縁層と、前記第一の絶縁
層上に形成した第一の導電層と、前記第一の導電層上に
形成した第二の絶縁層と、前記第二の絶縁層上に形成し
た第二の導電層とからなる回路基板において、前記金属
基材の前記第一の絶縁層形成面、および前記第一の導電
層が部分的に露出する構造としたことにより、高発熱部
品（半導体チップ）を金属基材または第一の導電層に直
接取り付けることができ、直接金属基材へまたは、第一
の絶縁層を介して金属基材へ放熱する。また、必要に応
じ他の忘明き部も設け、端子の取り付け、ワイヤボンデ
ィング、第一、第二の導電層間の接続等に使用する。
金属基材上に形成した第一の絶縁層と、前記第一の絶縁
層上に形成した第一の導電層と、前記第一の導電層上に
形成した第二の絶縁層と、前記第二の絶縁層上に形成し
た第二の導電層とからなる回路基板において、前記金属
基材の前記第一の絶縁層形成面、および前記第一の導電
層が部分的に露出する構造としたことにより、高発熱部
品（半導体チップ）を金属基材または第一の導電層に直
接取り付けることができ、直接金属基材へまたは、第一
の絶縁層を介して金属基材へ放熱する。また、必要に応
じ他の忘明き部も設け、端子の取り付け、ワイヤボンデ
ィング、第一、第二の導電層間の接続等に使用する。
特許請求の範囲第３項に示すように、第一〇導電層を面
積の異なる複数個で構成するようにしたことにより、そ
の上に取り付けられる全ての高発熱部品く半導体チップ
）の金属基材への放熱が均等に行われる。
積の異なる複数個で構成するようにしたことにより、そ
の上に取り付けられる全ての高発熱部品く半導体チップ
）の金属基材への放熱が均等に行われる。
［実施例］
以下、本発明の第１の実施例につき第１図乃至第３図を
弁明し、詳細に説明する。第１図において１１は銅、ア
ルミといった良熱伝導性金属基材である。この金属基材
１工の上に第一の絶縁層１２を形成する。この絶縁層】
２は例えばエポキシ樹脂あるいはエポキシ樹脂を含浸し
たガラス繊維てあり、ロールコータ−、フローコーター
等での塗布法、スクリーン印刷法あるいはシート状プリ
プレグの貼り付は法等により形成する。
弁明し、詳細に説明する。第１図において１１は銅、ア
ルミといった良熱伝導性金属基材である。この金属基材
１工の上に第一の絶縁層１２を形成する。この絶縁層】
２は例えばエポキシ樹脂あるいはエポキシ樹脂を含浸し
たガラス繊維てあり、ロールコータ−、フローコーター
等での塗布法、スクリーン印刷法あるいはシート状プリ
プレグの貼り付は法等により形成する。
この第一の絶１３７！’１２の上に銅等からなる第一の
導電層２４．３４を形成する。この第一の導電Ｎ２４．
３４の形成方法としては、パターン状に銅箔を打ち抜い
たものを貼り付ける方法、全面に銅箔を貼り付はエツチ
ングによりパターンを形成する方法、あるいはステンレ
ス板等の上に第１図のようなパターンの電気鋼めっきを
行い、第一の絶１ｉｔＦ’１２上に転写、貼り付ける方
法等がある。
導電層２４．３４を形成する。この第一の導電Ｎ２４．
３４の形成方法としては、パターン状に銅箔を打ち抜い
たものを貼り付ける方法、全面に銅箔を貼り付はエツチ
ングによりパターンを形成する方法、あるいはステンレ
ス板等の上に第１図のようなパターンの電気鋼めっきを
行い、第一の絶１ｉｔＦ’１２上に転写、貼り付ける方
法等がある。
この第一の導電層２４．３４として上記の方法により、
厚みが０．０３ｍｍ程度から ３ｍｍ程度まで任意のも
のを作ることができる。この中で銅の厚みの薄いものは
前記エツチングまたは電気めっきをして転写する方法に
より形成する。
厚みが０．０３ｍｍ程度から ３ｍｍ程度まで任意のも
のを作ることができる。この中で銅の厚みの薄いものは
前記エツチングまたは電気めっきをして転写する方法に
より形成する。
これらの第１図乃至第３図およびこれからでてくる図も
、すべて第１２図の回路での本発明の実施例である。こ
の回路で６個のパワーＭＯＳ−ＦＥＴ１５は均等な発熱
をする。第１図で第一の導電１’１ｊ２４の上には３個
のパワーＭＯ９−ＦＥＴを実装し、同じく第一の導電層
３４の上にはそれぞれ１個のパワーＭＯ３−ＦＥＴを実
装する。従って、それぞれの第一の導電層２４．３４の
面積を２４では３４０３倍に、３４はそれぞれが等しく
なるようにパターンを設計する。一般の回路にも適応で
きる表現にすると、発熱部品の発熱量に応じて第一の導
電層のそれぞれの面積を変えるようにする。
、すべて第１２図の回路での本発明の実施例である。こ
の回路で６個のパワーＭＯＳ−ＦＥＴ１５は均等な発熱
をする。第１図で第一の導電１’１ｊ２４の上には３個
のパワーＭＯ９−ＦＥＴを実装し、同じく第一の導電層
３４の上にはそれぞれ１個のパワーＭＯ３−ＦＥＴを実
装する。従って、それぞれの第一の導電層２４．３４の
面積を２４では３４０３倍に、３４はそれぞれが等しく
なるようにパターンを設計する。一般の回路にも適応で
きる表現にすると、発熱部品の発熱量に応じて第一の導
電層のそれぞれの面積を変えるようにする。
この後、導電層のパターン間および基板端部、つまり第
１図のｖＡ箔のない部分１９に樹脂を塗布し、表面の段
差を極力なくすようにする。樹脂材料は第一の絶ｌＬｔ
層Ｉ２と同じエポキシ樹脂である。
１図のｖＡ箔のない部分１９に樹脂を塗布し、表面の段
差を極力なくすようにする。樹脂材料は第一の絶ｌＬｔ
層Ｉ２と同じエポキシ樹脂である。
塗布にはデイスペンサーまたはスクリーン印刷法を用い
る。このようにして、はぼ段差のない状態にし、その上
に第２図に示すように、第二の絶縁層２２を形成する。
る。このようにして、はぼ段差のない状態にし、その上
に第２図に示すように、第二の絶縁層２２を形成する。
形成方法はスクリーン印刷法であり、材料はエポキシ樹
脂である。この第二の絶ｉ３１！！’２２の印刷の際に
、部分的に絶縁層のない窓明き部５４．６４．７４．８
４を形成する。第２図において５４．６４は高発熱部品
（半導体チップ）１５が取り付けられる窓、７４は外部
引出し端子の取り付けられる窓、８４は半導体チップの
ワイヤボンディングのための窓である。
脂である。この第二の絶ｉ３１！！’２２の印刷の際に
、部分的に絶縁層のない窓明き部５４．６４．７４．８
４を形成する。第２図において５４．６４は高発熱部品
（半導体チップ）１５が取り付けられる窓、７４は外部
引出し端子の取り付けられる窓、８４は半導体チップの
ワイヤボンディングのための窓である。
この第二の絶１＆ｆｆ１２２の上に第３図に示す第二の
導電層１３を形成する。この第二の導電層１３の形成は
前記第一の導電層２４．３４の形成と同じ方法である。
導電層１３を形成する。この第二の導電層１３の形成は
前記第一の導電層２４．３４の形成と同じ方法である。
第４図は別の実施例を示したものである。第４図に示す
ように、第一の導電層２４．３４の厚みの大きいものは
銅板を打ち抜いたものを第一の絶縁層１２に貼り付ける
方法により形成する。第４図において１１８は最終的に
は外部端子となる部分である。
ように、第一の導電層２４．３４の厚みの大きいものは
銅板を打ち抜いたものを第一の絶縁層１２に貼り付ける
方法により形成する。第４図において１１８は最終的に
は外部端子となる部分である。
第５図は更に別の実施例を示したものである。
ここで、金属基材１１の上に絶縁層１２、および第一の
導電Ｐｉ２４．３４を形成する方法はこれまで述べた方
法と同じである。その上に形成する部分を、前もって、
絶縁体フィルム２０に形成しそれを前記第一の導電！２
４．３４の上に貼りつける。第５区に示すように絶縁体
フィルム２０には第二の導電Ｐ！１３と窓明き部５．↓
、６４．７４．８４が形成されている。
導電Ｐｉ２４．３４を形成する方法はこれまで述べた方
法と同じである。その上に形成する部分を、前もって、
絶縁体フィルム２０に形成しそれを前記第一の導電！２
４．３４の上に貼りつける。第５区に示すように絶縁体
フィルム２０には第二の導電Ｐ！１３と窓明き部５．↓
、６４．７４．８４が形成されている。
これまでの実施例において第一の導電層２４．３４と第
二の導電Ｆ１１３の接続をしようとする場合、後で両溝
電層間をワイヤ等で連結する必要が生じる。このわずら
れしさをなくすため、第二の導電層１３を次のような方
法で作ることも可能である。つまり、第二の絶縁層２２
まてを前述の方法で作り、第二の導電Ｐ！１３をセミア
デイティブ法により形成する。
二の導電Ｆ１１３の接続をしようとする場合、後で両溝
電層間をワイヤ等で連結する必要が生じる。このわずら
れしさをなくすため、第二の導電層１３を次のような方
法で作ることも可能である。つまり、第二の絶縁層２２
まてを前述の方法で作り、第二の導電Ｐ！１３をセミア
デイティブ法により形成する。
第二の絶縁層２２の表面を例えば液体ホーニングにより
粗面化し、第二の絶縁層２２の全面に無電解鋼めっきを
する。図では第７図乃至第９図に工程を追って、断面図
で図示し、国中２３が無電解めっきくａｉ＞であり厚み
は０．５μｍ〜１μｍである。この無電解めっき２３は
絶１ｔＦ１２２の窓明き部５４．６４．７４．８４にも
形成される。無電解めっき上にめっきレジスト１１１を
印刷し配線パターンを形成する。その後、電気銅めっき
により第二導電ＦＪ３３を形成する。第８図は更にその
上に部分めっき４３をする場合の例を図示したものであ
り、例えば、半導体チップをボンディングするときのラ
ンド部の金めつき等に相当するものである。第８図で部
分的にめっきをしたい所を残して再度めっきレジスト１
２１を印刷し、窓明きされた部分に電気めっき４３を行
う。この電気めっき４３が金めつきの場合、正確にはニ
ッケルめっきをした後、重ねて金めつきを行う。この後
、めっきレジスト１１１．１２１を除去し、めっき表面
の銅を短時間エツチングすることにより、露出した無電
解銅めっき２３は溶解してしまう。従って、最終第９図
に示すような構成となり、部分的なめっき４３を持ち、
第一の導電層２４と連結した第二の導Ｔ！１層３３を持
った、回路基板を形成することができる。
粗面化し、第二の絶縁層２２の全面に無電解鋼めっきを
する。図では第７図乃至第９図に工程を追って、断面図
で図示し、国中２３が無電解めっきくａｉ＞であり厚み
は０．５μｍ〜１μｍである。この無電解めっき２３は
絶１ｔＦ１２２の窓明き部５４．６４．７４．８４にも
形成される。無電解めっき上にめっきレジスト１１１を
印刷し配線パターンを形成する。その後、電気銅めっき
により第二導電ＦＪ３３を形成する。第８図は更にその
上に部分めっき４３をする場合の例を図示したものであ
り、例えば、半導体チップをボンディングするときのラ
ンド部の金めつき等に相当するものである。第８図で部
分的にめっきをしたい所を残して再度めっきレジスト１
２１を印刷し、窓明きされた部分に電気めっき４３を行
う。この電気めっき４３が金めつきの場合、正確にはニ
ッケルめっきをした後、重ねて金めつきを行う。この後
、めっきレジスト１１１．１２１を除去し、めっき表面
の銅を短時間エツチングすることにより、露出した無電
解銅めっき２３は溶解してしまう。従って、最終第９図
に示すような構成となり、部分的なめっき４３を持ち、
第一の導電層２４と連結した第二の導Ｔ！１層３３を持
った、回路基板を形成することができる。
次に、高発熱部品（半導体チップ）１５の実装につき第
６図で説明する。実装断面図、第６区に示すように、ワ
イヤボンディングの起点、終点の高さが概略同レベルに
なる。これは基板を二Ｎ構造とし、第一の導電Ｎ２４に
直接半導体チップ１５をとりつけ、ワイヤボンディング
の終点が第一の導電Ｎ２４または第二の導電層１３に付
くようにしたからである。ここで起点とは半導体チップ
１５側のボンディングポイント、終点とは基板側のボン
ディングポイントをさす。通常半導体チップ１５は取り
付は後、そのまわりをシリコン樹脂１７で封止する。こ
れはチップの保護による信頼性確保を目的としたもので
ある。このとき前記の理由により、第６図に示すように
、ボンディングワイヤを含め完全に樹脂中に埋設するこ
とができる。
６図で説明する。実装断面図、第６区に示すように、ワ
イヤボンディングの起点、終点の高さが概略同レベルに
なる。これは基板を二Ｎ構造とし、第一の導電Ｎ２４に
直接半導体チップ１５をとりつけ、ワイヤボンディング
の終点が第一の導電Ｎ２４または第二の導電層１３に付
くようにしたからである。ここで起点とは半導体チップ
１５側のボンディングポイント、終点とは基板側のボン
ディングポイントをさす。通常半導体チップ１５は取り
付は後、そのまわりをシリコン樹脂１７で封止する。こ
れはチップの保護による信頼性確保を目的としたもので
ある。このとき前記の理由により、第６図に示すように
、ボンディングワイヤを含め完全に樹脂中に埋設するこ
とができる。
次に、別の実施例について説明する。第１０図において
１１は銅、アルミといった良熱伝導性金属基材である。
１１は銅、アルミといった良熱伝導性金属基材である。
この金属基材１１の上に第一の絶縁層１２を形成する。
形成方法はスクリーン印刷法であり、材料はエポキシ樹
脂である。この第一の絶１８１Ｗ１２の印刷の際に、部
分的に絶縁層のない窓明き部４４を形成する。
脂である。この第一の絶１８１Ｗ１２の印刷の際に、部
分的に絶縁層のない窓明き部４４を形成する。
この第一の絶！３１１２の上に銅等からなる第一の導電
層３４を形成する。形成方法は第１図の第一の導電Ｆ’
２４．３４の形成と同し方法である。
層３４を形成する。形成方法は第１図の第一の導電Ｆ’
２４．３４の形成と同し方法である。
この後、導電層のパターン間および基板端部、つまり第
１０図の銅箔のない部分１９に樹脂を塗布し、表面の段
差を極力なくすようにする。樹脂材料は第一の絶＆ｔＦ
Ｉ １２と同じく、エポキシ樹脂である。塗布にはデイ
スペンサーまたはスクリーン印刷法を用いる。このよう
にして、はぼ段差のない状態にし、その上に第２図に示
すように、第二の絶縁層２２を形成する。形成方法はス
クリーン印刷法であり、材料はエポキシ樹脂である。こ
の第二の絶ＬｔＦ’２２の印刷の際に、部分的に絶縁層
のない、金属基材１１または第一の導電Ｎ３４を露出さ
せるように窓明き部５４．６４．７４．８４を形成する
。第１０図の窓明き部４４は第２図の第二の絶Ｉｌｔ層
２２の窓明き部５４．７４に対応するものである。従っ
て、第１０図の基板の上に第二の絶縁層を形成した第２
図の窓明き部５４．６４．７４．８４では、金属基材１
１または第一の導電Ｎ３４が露出する構造となる。
１０図の銅箔のない部分１９に樹脂を塗布し、表面の段
差を極力なくすようにする。樹脂材料は第一の絶＆ｔＦ
Ｉ １２と同じく、エポキシ樹脂である。塗布にはデイ
スペンサーまたはスクリーン印刷法を用いる。このよう
にして、はぼ段差のない状態にし、その上に第２図に示
すように、第二の絶縁層２２を形成する。形成方法はス
クリーン印刷法であり、材料はエポキシ樹脂である。こ
の第二の絶ＬｔＦ’２２の印刷の際に、部分的に絶縁層
のない、金属基材１１または第一の導電Ｎ３４を露出さ
せるように窓明き部５４．６４．７４．８４を形成する
。第１０図の窓明き部４４は第２図の第二の絶Ｉｌｔ層
２２の窓明き部５４．７４に対応するものである。従っ
て、第１０図の基板の上に第二の絶縁層を形成した第２
図の窓明き部５４．６４．７４．８４では、金属基材１
１または第一の導電Ｎ３４が露出する構造となる。
この第二の絶縁層２２の上に第３図に示す第二の導電１
？ｊ１３を形成する。形成方法は前述の第二の導電層１
３の形成と同じ方法である。
？ｊ１３を形成する。形成方法は前述の第二の導電層１
３の形成と同じ方法である。
次に、第１０図の実施例の高発熱部品く半導体チップ）
１５の実装につき実装断面図、第１１四で説明する。第
１１図に示すように半導体チップ１５が金属基材１１の
露出した窓明き部に取り付けられた場合、ワイヤボンデ
ィングの終点が起点より高くなる。これは金属基材１１
も導電部とし、金属基材１１に直接半導体チップ１５を
とりつζヂ、ワイヤボンディングの終点が第一の導電層
３４または第二の導電１ｔ’１３に付くようにしたから
である。半導体チップ１５が第一の導電層３４に取り付
けられる場合は、前記第６図に示したようになる。これ
らを樹脂封止すると第６図、第１１図に示すようにボン
ディングワイヤ１６を含め完全に樹脂１７中に埋設する
ことができる。
１５の実装につき実装断面図、第１１四で説明する。第
１１図に示すように半導体チップ１５が金属基材１１の
露出した窓明き部に取り付けられた場合、ワイヤボンデ
ィングの終点が起点より高くなる。これは金属基材１１
も導電部とし、金属基材１１に直接半導体チップ１５を
とりつζヂ、ワイヤボンディングの終点が第一の導電層
３４または第二の導電１ｔ’１３に付くようにしたから
である。半導体チップ１５が第一の導電層３４に取り付
けられる場合は、前記第６図に示したようになる。これ
らを樹脂封止すると第６図、第１１図に示すようにボン
ディングワイヤ１６を含め完全に樹脂１７中に埋設する
ことができる。
［発明の効果コ
これまでに述べたような構成とすることにより以下に述
べる効果が得られる。
べる効果が得られる。
特許請求の範囲第１項に示すように、金属基材と前記金
属基材上に形成した第一の絶縁層と、前記第一の絶縁層
上に形成した第一の導電層と、前記第一の導電層上に形
成した第二の絶縁層と、前記第二の絶縁層上に形成した
第二の導電層とからなる回路基板において、前記第一の
導電層が部分的に露出する構造としたことにより、高発
熱部品（半導体チップ）を第一の導電層に直接取り１寸
けることができ、ボンディングの信頼性が上がり、作り
易くコストも下がり、更に、放熱性もよくなる効果が得
られる。
属基材上に形成した第一の絶縁層と、前記第一の絶縁層
上に形成した第一の導電層と、前記第一の導電層上に形
成した第二の絶縁層と、前記第二の絶縁層上に形成した
第二の導電層とからなる回路基板において、前記第一の
導電層が部分的に露出する構造としたことにより、高発
熱部品（半導体チップ）を第一の導電層に直接取り１寸
けることができ、ボンディングの信頼性が上がり、作り
易くコストも下がり、更に、放熱性もよくなる効果が得
られる。
特許請求の範囲第２項に示すように、金属基材と前記金
属基材上に形成した第一の絶縁層と、前記第一の絶縁層
上に形成した第一の導電層と、前記第一の導電層上に形
成した第二の絶縁層と、前記第二の絶縁層上に形成した
第二の導電層とからなる回路基板において、前記金属基
材の前記第一の絶縁層形成面、および前記第一の導電層
が部分的に露出する構造としたことにより、高発熱部品
（半導体チップ）を金属基材または第一の導電層に直接
取り付けることができ、ボンディングの信頼性が上がり
、作り易くコストも下がり、更に、放熱性もよくなる効
果が得られる。
属基材上に形成した第一の絶縁層と、前記第一の絶縁層
上に形成した第一の導電層と、前記第一の導電層上に形
成した第二の絶縁層と、前記第二の絶縁層上に形成した
第二の導電層とからなる回路基板において、前記金属基
材の前記第一の絶縁層形成面、および前記第一の導電層
が部分的に露出する構造としたことにより、高発熱部品
（半導体チップ）を金属基材または第一の導電層に直接
取り付けることができ、ボンディングの信頼性が上がり
、作り易くコストも下がり、更に、放熱性もよくなる効
果が得られる。
特許請求のｉ′！ｉ囲第３項第３項ように、第一の導電
層を面積の異なる複数個で構成するようにしたことによ
り、全ての高発熱部品（半導体チップ）の放熱性がよく
なるという効果が得られる。
層を面積の異なる複数個で構成するようにしたことによ
り、全ての高発熱部品（半導体チップ）の放熱性がよく
なるという効果が得られる。
第１図、第２図および第３図は本発明の回路基板を形成
する工程を説明するための斜視図、第４図、第５図は本
発明のそれぞれ別の実施例を説明するための斜視図、第
６図は半導体チップ実装部を説明するための拡大断面図
、第７図、第８図および第９図は本発明の別の実施例を
説明するための断面図、第１０図および第１１図はそれ
ぞれ本発明の更に別の実施例を説明するための斜視図、
断面図、第１２図は実施例を説明するための回路図、第
１３図および第１４図はそれぞれ従来の回路基板を説明
するための斜視図および半導体チップ実装断面図である
。 １１・・・・・・金属基材 １２・・・・・・第一の
絶縁層２４．３４・・・・・・第一の導電層 ２２・
・・・・・第二の絶縁Ｍ １３・・・・・・第二の
導電層 １４・・・・・・金属ブロック １５・・
・・・・高発熱部品（半導体チップ）５４．６４．７４
．８４・・・由第二の絶縁層の忘明き部 第３５！！ｌ 第４因 ４１ 第２図 第５ 第６ｖＡ 第７図 第９図 第１２図 第１３図 ８ 第１０図 第１１図 第１４図
する工程を説明するための斜視図、第４図、第５図は本
発明のそれぞれ別の実施例を説明するための斜視図、第
６図は半導体チップ実装部を説明するための拡大断面図
、第７図、第８図および第９図は本発明の別の実施例を
説明するための断面図、第１０図および第１１図はそれ
ぞれ本発明の更に別の実施例を説明するための斜視図、
断面図、第１２図は実施例を説明するための回路図、第
１３図および第１４図はそれぞれ従来の回路基板を説明
するための斜視図および半導体チップ実装断面図である
。 １１・・・・・・金属基材 １２・・・・・・第一の
絶縁層２４．３４・・・・・・第一の導電層 ２２・
・・・・・第二の絶縁Ｍ １３・・・・・・第二の
導電層 １４・・・・・・金属ブロック １５・・
・・・・高発熱部品（半導体チップ）５４．６４．７４
．８４・・・由第二の絶縁層の忘明き部 第３５！！ｌ 第４因 ４１ 第２図 第５ 第６ｖＡ 第７図 第９図 第１２図 第１３図 ８ 第１０図 第１１図 第１４図
Claims (3)
- （１） 金属基材と、前記金属基材上に形成した第一の
絶縁層と、前記第一の絶縁層上に形成した第一の導電層
と、前記第一の導電層上に形成した第二の絶縁層と、前
記第二の絶縁層上に形成した第二の導電層とからなる回
路基板において、前記第一の導電層が部分的に露出する
構造としたことを特徴とする回路基板。 - （２） 金属基材と、前記金属基材上に形成した第一の
絶縁層と、前記第一の絶縁層上に形成した第一の導電層
と、前記第一の導電層上に形成した第二の絶縁層と、前
記第二の絶縁層上に形成した第二の導電層とからなる回
路基板において、前記金属基材の前記第一の絶縁層が形
成された面、および前記第一の導電層が部分的に露出す
る構造としたことを特徴とする回路基板。 - （３） 第一の導電層を面積の異なる複数個で構成する
ことを特徴とする特許請求の範囲第１項または特許請求
の範囲第２項記載の回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141357A JPH0744322B2 (ja) | 1989-06-02 | 1989-06-02 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141357A JPH0744322B2 (ja) | 1989-06-02 | 1989-06-02 | 回路基板 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4256389A Division JPH07123186B2 (ja) | 1992-09-25 | 1992-09-25 | 回路装置 |
| JP4256388A Division JPH07123185B2 (ja) | 1992-09-25 | 1992-09-25 | 回路基板 |
| JP4256390A Division JPH07123187B2 (ja) | 1992-09-25 | 1992-09-25 | 回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036096A true JPH036096A (ja) | 1991-01-11 |
| JPH0744322B2 JPH0744322B2 (ja) | 1995-05-15 |
Family
ID=15290099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1141357A Expired - Lifetime JPH0744322B2 (ja) | 1989-06-02 | 1989-06-02 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744322B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218606A (ja) * | 1992-09-25 | 1993-08-27 | Matsushita Electric Works Ltd | 回路装置 |
| JPH05218642A (ja) * | 1992-09-25 | 1993-08-27 | Matsushita Electric Works Ltd | 回路基板の製造方法 |
| JPH05218605A (ja) * | 1992-09-25 | 1993-08-27 | Matsushita Electric Works Ltd | 回路基板 |
| JP2018517307A (ja) * | 2015-05-15 | 2018-06-28 | オスラム ゲーエムベーハーＯＳＲＡＭ ＧｍｂＨ | 接続支持体を製造するための方法、接続支持体、ならびに接続支持体を備えているオプトエレクトロニクス半導体モジュール |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52119069A (en) * | 1976-03-31 | 1977-10-06 | Hitachi Ltd | Semiconductor device |
| JPS55117298A (en) * | 1980-01-04 | 1980-09-09 | Sharp Kk | Circuit board and method of fabricating same |
| JPS5740988A (en) * | 1980-08-25 | 1982-03-06 | Sharp Kk | Circuit board using metallic plate |
| JPS59132661U (ja) * | 1983-02-25 | 1984-09-05 | 新電元工業株式会社 | 混成集積回路用絶縁基板 |
| JPS60167399A (ja) * | 1984-02-09 | 1985-08-30 | 松下電器産業株式会社 | 高熱伝導性金属ベ−ス回路基板 |
| JPS617698A (ja) * | 1984-06-21 | 1986-01-14 | 堺電子工業株式会社 | 多層配線板の製造方法 |
| JPS61288495A (ja) * | 1985-06-17 | 1986-12-18 | 古河電気工業株式会社 | 多層回路基板の製造方法 |
| JPS6292653U (ja) * | 1985-11-29 | 1987-06-13 | ||
| JPS62217698A (ja) * | 1986-03-19 | 1987-09-25 | 昭和電工株式会社 | 金属ベ−ス多層プリント基板 |
| JPS6432655A (en) * | 1987-07-29 | 1989-02-02 | Hitachi Chemical Co Ltd | Substrate for loading semiconductor element |
| JPH01128493A (ja) * | 1987-11-12 | 1989-05-22 | Sanyo Electric Co Ltd | 多層配線基板の製造方法 |
-
1989
- 1989-06-02 JP JP1141357A patent/JPH0744322B2/ja not_active Expired - Lifetime
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52119069A (en) * | 1976-03-31 | 1977-10-06 | Hitachi Ltd | Semiconductor device |
| JPS55117298A (en) * | 1980-01-04 | 1980-09-09 | Sharp Kk | Circuit board and method of fabricating same |
| JPS5740988A (en) * | 1980-08-25 | 1982-03-06 | Sharp Kk | Circuit board using metallic plate |
| JPS59132661U (ja) * | 1983-02-25 | 1984-09-05 | 新電元工業株式会社 | 混成集積回路用絶縁基板 |
| JPS60167399A (ja) * | 1984-02-09 | 1985-08-30 | 松下電器産業株式会社 | 高熱伝導性金属ベ−ス回路基板 |
| JPS617698A (ja) * | 1984-06-21 | 1986-01-14 | 堺電子工業株式会社 | 多層配線板の製造方法 |
| JPS61288495A (ja) * | 1985-06-17 | 1986-12-18 | 古河電気工業株式会社 | 多層回路基板の製造方法 |
| JPS6292653U (ja) * | 1985-11-29 | 1987-06-13 | ||
| JPS62217698A (ja) * | 1986-03-19 | 1987-09-25 | 昭和電工株式会社 | 金属ベ−ス多層プリント基板 |
| JPS6432655A (en) * | 1987-07-29 | 1989-02-02 | Hitachi Chemical Co Ltd | Substrate for loading semiconductor element |
| JPH01128493A (ja) * | 1987-11-12 | 1989-05-22 | Sanyo Electric Co Ltd | 多層配線基板の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218606A (ja) * | 1992-09-25 | 1993-08-27 | Matsushita Electric Works Ltd | 回路装置 |
| JPH05218642A (ja) * | 1992-09-25 | 1993-08-27 | Matsushita Electric Works Ltd | 回路基板の製造方法 |
| JPH05218605A (ja) * | 1992-09-25 | 1993-08-27 | Matsushita Electric Works Ltd | 回路基板 |
| JP2018517307A (ja) * | 2015-05-15 | 2018-06-28 | オスラム ゲーエムベーハーＯＳＲＡＭ ＧｍｂＨ | 接続支持体を製造するための方法、接続支持体、ならびに接続支持体を備えているオプトエレクトロニクス半導体モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744322B2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081562A (en) | Circuit board with high heat dissipations characteristic | |
| US5198693A (en) | Aperture formation in aluminum circuit card for enhanced thermal dissipation | |
| EP0609774A1 (en) | Printed circuit board or card for direct chip attachment and fabrication thereof | |
| US9824977B2 (en) | Semiconductor packages and methods of forming the same | |
| JP2002026187A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| KR20070087519A (ko) | 회로 기판, 이것을 포함하는 조립품 및 회로 기판의 형성방법 | |
| CN1390086A (zh) | 制造多层电路组件的方法 | |
| US8022306B2 (en) | Printed circuit board and method of manufacturing the same | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JPH0529537A (ja) | 半導体モジユール構造 | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
| JPH036096A (ja) | 回路基板 | |
| JPH07123186B2 (ja) | 回路装置 | |
| JP2717200B2 (ja) | 電子部品搭載用基板におけるオーバーレイめっきの形成方法 | |
| JPS60100454A (ja) | プリント配線板の製法 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JP2001257445A (ja) | プリント配線板 | |
| JPS6134989A (ja) | 電子部品搭載用基板 | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| KR100763961B1 (ko) | 티비지에이 반도체 패키지와 이의 제조방법 | |
| JPH05218642A (ja) | 回路基板の製造方法 | |
| JP2813576B2 (ja) | 回路基板 | |
| JPH02218192A (ja) | プリント配線板の製造方法 | |
| JPH05218605A (ja) | 回路基板 |