JPH0744322B2 - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH0744322B2
JPH0744322B2 JP1141357A JP14135789A JPH0744322B2 JP H0744322 B2 JPH0744322 B2 JP H0744322B2 JP 1141357 A JP1141357 A JP 1141357A JP 14135789 A JP14135789 A JP 14135789A JP H0744322 B2 JPH0744322 B2 JP H0744322B2
Authority
JP
Japan
Prior art keywords
conductive layer
insulating layer
circuit board
base material
metal base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1141357A
Other languages
English (en)
Other versions
JPH036096A (ja
Inventor
公一 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1141357A priority Critical patent/JPH0744322B2/ja
Publication of JPH036096A publication Critical patent/JPH036096A/ja
Publication of JPH0744322B2 publication Critical patent/JPH0744322B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は高発熱部品が実装される回路基板に関するもの
である。
［従来の技術］ 従来高発熱部品が実装される回路基板は第13図および第
14図に示すように、銅、アルミニウム等の金属基材11の
上に絶縁層212を介して導電層213を形成したものが使用
されている。前記絶縁層212にはエポキシ系の樹脂が使
用されている。導電層213は銅箔を貼り付けたものをエ
ッチングしてパターン状に回路を形成するもの、あるい
は真空蒸着、スパッタリング等で形成する方法がある。
この導電層213の必要箇所に銅材でできた金属ブロック1
4が取り付けられる。金属ブロック14の上には高発熱部
品15が取り付けられる。高発熱部品15が半導体チップの
場合、金属ブロック14への接着には半田を使用すること
が多い。金属ブロック14の大きさは発熱部品15と同程度
から数倍くらいの大きさであり、厚みは0.5mm〜3mmのも
のが使用されている。高発熱部品15としては例示のパワ
ーMOS-FETの他、同じく半導体チップでパワートランジ
スタ、トライアック、SCR、ダイオード等がある。高発
熱部品15用ボンディングワイヤ16には金線、アルミニウ
ム線、銅線等が使用されチップと導電層213を接続する
ものである。
次に、回路の動作を第12図にもとづき説明する。第12図
に示すように、電流ｉは回路の一方の入力端子18から半
導体チップ15へ流れ、出力端子28を通り負荷（図示せ
ず）へ流れる。負荷を通った電流は別の出力端子28に戻
り、別の半導体チップ15を通り、もう一方の入力端子18
に流れる。この場合の負荷はモータである。電流の大き
さはモータの負荷状態により変わる。最も大きい負荷は
モータの回転がロックされたようなときである。このと
きは電流が急激に増大し、半導体チップ15の発熱も急激
に増える。この発熱による熱はすぐ金属ブロック14に伝
えられ、半導体チップ15の温度上昇がおさえられる。金
属ブロック14に伝えられた熱は絶縁層212を介して金属
基材11へ放熱される。
［発明が解決しようとする課題］ しかしながら、上記従来の方法では高発熱部品（半導体
チップ）15と導電層213の間には段差ができる。この段
差によるワイヤボンディングの信頼性の欠如が一つの課
題である。即ち、金属ブロック14の肩部または高発熱部
品（半導体チップ）15の端部とボンディングワイヤ16が
接触しやすくなることから信頼性が低下する。
更にこの実装された高発熱部品（半導体チップ）15はシ
リコン樹脂17等で封止される。その際第14図に示すよう
に、金属ブロック14の厚みのために、ボンディングワイ
ヤ16までを含め前記シリコン樹脂17中に埋設させること
が困難である。このために、ボンディングワイヤ16の断
線、あるいは他の導電部との接触等のトラブルが発生し
やすく信頼性の低下となっている。その対応として、実
装された半導体チップの周囲に堰を作り樹脂封止をする
方法が実施されることもある。しかし、この場合は材料
費の増大とか、工程が複雑になることにより、やはりコ
スト高になってしまう欠点がある。
また、金属ブロック14の取り付け位置、回転による方向
のずれ等、取り付けの精度も上がらないという欠点を有
している。従って、前記段差があること、およびこの位
置精度の不足等からボンディングの自動化を行いにく
く、商品のコストダウンのネックとなっている。
もう一つの課題として、従来例では瞬間的な発熱に対し
てはそれを金属ブロック14により吸収することができる
が、金属ブロック14そのものは短時間で温度上昇してし
まう。その後の高発熱部品（半導体チップ）15からの放
熱は、絶縁層212を介しての金属基材11への熱伝導が律
速になる。従って、発熱が瞬時で終わらないようなもの
では絶縁層212を介しての放熱をいかに良くするかの工
夫が必要である。
上記従来例における高発熱部品15は複数個（例として６
個）ありどれも同じ発熱量のものである。しかし、一般
にはそれぞれに異なった発熱量になる場合がある。その
場合、金属ブロック14の大きさをそれぞれに変えるべき
である。しかし現実には部品の種類が多くなり、部品管
理、設備対応が大変であり、細かな対応ができない。
本発明は上記問題点の解決をし、放熱性のよい回路基板
を提供することを目的とするものである。
［課題を解決するための手段］ 本発明は上記目的を達成するため以下のような手段を有
するものである。
特許請求の範囲第１項に示すように、金属基材と、前記
金属基材上に形成した第一の絶縁層と、前記第一の絶縁
層上に形成した第一の導電層と、前記第一の導電層上に
形成した第二の絶縁層と、前記第二の絶縁層上に形成し
た第二の導電層とからなる回路基板において、前記第一
の導電層を部分的に露出させ、高発熱部品を載置するた
めの窓明き部を形成したことを特徴とする。
特許請求の範囲第２項に示すように、金属基材と、前記
金属基材上に形成した第一の絶縁層と、前記第一の絶縁
層上に形成した第一の導電層と、前記第一の導電層上に
形成した第二の絶縁層と、前記第二の絶縁層上に形成し
た第二の導電層とからなる回路基板において、前記金属
基材の前記第一の絶縁層が形成された面、および前記第
一の導電層を部分的に露出させ、高発熱部品を載置する
ための窓明き部を形成したことを特徴とする。
特許請求の範囲第３項に示すように、載置される高発熱
部品の発熱量に応じて第一の導電層を面積の異なる複数
個で構成することを特徴とする。
特許請求の範囲第４項に示すように、金属基材と、前記
金属基材上に形成した第一の絶縁層と、前記第一の絶縁
層上に形成した第一の導電層と、前記第一の導電層上に
形成した第二の絶縁層と、前記第二の絶縁層上に形成し
た第二の導電層とからなる回路基板において、少なくと
も前記第一の導電層を部分的に露出させ、高発熱部品を
載置するための前記第二の絶縁層の窓明き部を形成した
ことを特徴とする。
特許請求の範囲第５項に示すように、第一の導電層と第
二の導電層との接続を、第一の導電層の露出部と第二の
導電層との間で行うことを特徴とする。
特許請求の範囲第６項に示すように、第一の絶縁層およ
び第二の絶縁がエポキシ樹脂であることを特徴とする。
特許請求の範囲第７項に示すように、金属基材が銅又は
アルミニウムであることを特徴とする。
［作用］ 特許請求の範囲第１項に示すように、金属基材と、前記
金属基材上に形成した第一の絶縁層と、前記第一の絶縁
層上に形成した第一の導電層と、前記第一の導電層上に
形成した第二の絶縁層と、前記第二の絶縁層上に形成し
た第二の導電層とからなる回路基板において、前記第一
の導電層を部分的に露出させ、高発熱部品を載置するた
めの窓明き部を形成したことにより、高発熱部品（半導
体チップ）を第一の導電層に直接取り付けることがで
き、第一の絶縁層を介して金属基材へ放熱する。また、
必要に応じ他の窓明き部も設け、端子の取り付け、ワイ
ヤボンディング、第一、第二の導電層間の接続等に使用
する。
特許請求の範囲第２項に示すように、金属基材と、前記
金属基材上に形成した第一の絶縁層と、前記第一の絶縁
層上に形成した第一の導電層と、前記第一の導電層上に
形成した第二の絶縁層と、前記第二の絶縁層上に形成し
た第二の導電層とからなる回路基板において、前記金属
基材の前記第一の絶縁層が形成された面、および前記第
一の導電層を部分的に露出させ、高発熱部品を載置する
ための窓明き部を形成したことにより、高発熱部品（半
導体チップ）を金属基材または第一の導電層に直接取り
付けることができ、直接金属基材へまたは、第一の絶縁
層を介して金属基材へ放熱する。また、必要に応じ他の
窓明き部も設け、端子の取り付け、ワイヤボンディン
グ、第一、第二の導電層間の接続等に使用する。
特許請求の範囲第３項に示すように、載置される高発熱
部品の発熱量に応じて第一の導電層を面積の異なる複数
個で構成することにより、その上に取り付けられる全て
の高発熱部品（半導体チップ）の金属基材への放熱が均
等に行われ、高発熱部品の温度上昇が均一になる。
特許請求の範囲第４項に示すように、金属基材と、前記
金属基材上に形成した第一の絶縁層と、前記第一の絶縁
層上に形成した第一の導電層と、前記第一の導電層上に
形成した第二の絶縁層と、前記第二の絶縁層上に形成し
た第二の導電層とからなる回路基板において、少なくと
も前記第一の導電層を部分的に露出させ、高発熱部品を
載置するための前記第二の絶縁層の窓明き部を形成した
ことにより、高発熱部品（半導体チップ）を第一の導電
層に直接取り付けることができ、また、端子の取り付
け、ワイヤボンディング、第一、第二の導電層間の接続
等に使用する。
［実施例］ 以下、本発明の第１の実施例につき第１図乃至第３図を
参照し、詳細に説明する。第１図において11は銅、アル
ミニウムといった良熱伝導性金属基材である。この金属
基材11の上に第一の絶縁層12を形成する。この絶縁層12
は例えばエポキシ樹脂あるいはエポキシ樹脂を含浸した
ガラス繊維であり、ロールコーター、フローコーター等
での塗布法、スクリーン印刷法あるいはシート状プリプ
レグの貼り付け法等により形成する。
この第一の絶縁層12の上に銅等からなる第一の導電層2
4、34を形成する。この第一の導電層24、34の形成方法
としては、パターン状に銅箔を打ち抜いたものを貼り付
ける方法、全面に銅箔を貼り付けエッチングによりパタ
ーンを形成する方法、あるいはステンレス板等の上に第
１図のようなパターンの電気銅めっきを行い、第一の絶
縁層12上に転写、貼り付ける方法等がある。この第一の
導電層24、34として上記の方法により、厚みが0.03mm程
度から3mm程度まで任意のものを作ることができる。こ
の中で銅の厚みの薄いものは前記エッチングまたは電気
めっきをして転写する方法により形成する。
これらの第１図乃至第３図およびこれからでてくる図
も、すべて第12図の回路での本発明の実施例である。こ
の回路で６個のパワーMOS-FET15は均等な発熱をする。
第１図で第一の導電層24の上には３個のパワーMOS-FET
を直接実装し、同じく第一の導電層34の上にはそれぞれ
１個のパワーMOS-FETを同じく直接実装する。従って、
それぞれの第一の導電層24、34の面積を24では34の３倍
に、34はそれぞれ等しくなるようにパターンを設計す
る。一般の回路にも適応できる表現にすると、発熱部品
の発熱量に応じて第一の導電層のそれぞれの面積を変え
るようにする。
この後、導電層のパターン間および基板端部、つまり第
１図の銅箔のない部分19に樹脂を塗布し、表面の段差を
極力なくすようにする。樹脂材料は第一の絶縁層12と同
じエポキシ樹脂である。塗布にはディスペンサーまたは
スクリーン印刷法を用いる。このようにして、ほぼ段差
のない状態にし、この上に第２図に示すように、第二の
絶縁層22を形成する。形成方法はスクリーン印刷法であ
り、材料はエポキシ樹脂である。この第二の絶縁層22の
印刷の際に、部分的に絶縁層のない窓明き部54、64、7
4、84を形成する。第２図において54、64は高発熱部品
（半導体チップ）15が直接取り付けられる窓、74は外部
引出し端子の取り付けられる窓、84は半導体チップのワ
イヤボンディングのための窓である。
この第二の絶縁層22の上に第３図に示す第二の導電層13
を形成する。この第二の導電層13の形成は前記第一の導
電層24、34の形成と同じ方法である。
第４図は別の実施例を示したものである。第４図に示す
ように、第一の導電層24、34の厚みの大きいものは銅板
を打ち抜いたものを第一の絶縁層12に貼り付ける方法に
より形成する。第４図において118は最終的には外部端
子となる部分である。
第５図は更に別の実施例を示したものである。ここで、
金属基材11の上に絶縁層12、および第一の導電層24、34
を形成する方法はこれまで述べた方法と同じである。そ
の上に形成する部分を、前もって、絶縁体フィルム20に
形成しそれを前記第一の導電層24、34の上に貼りつけ
る。第５図に示すように絶縁体フィルム20には第二の導
電層13と窓明き部54、64、74、84が形成されている。
これまでの実施例において第一の導電層24、34と第二の
導電層13の接続をしようとする場合、後で両導電層間を
ワイヤ等で連結する必要が生じる。このわずらわしさを
なくすため、第二の導電層13を次のような方法で作るこ
とも可能である。つまり、第二の絶縁層22までを前述の
方法で作り、第二の導電層13をセミアディティブ法によ
り形成する。
第二の絶縁層22の表面を例えば液体ホーニングにより粗
面化し、第二の絶縁層22の全面に無電解銅めっきをす
る。図では第７図乃至第９図に工程を追って、断面図で
図示し、図中23が無電解めっき（銅）であり厚みは0.5
μｍ〜１μｍである。この無電解めっき23は絶縁層22の
窓明き部54、64、74、84にも形成される。無電解めっき
上にめっきレジスト111を印刷し配線パターンを形成す
る。その後、電気銅めっきにより第二導電層33を形成す
る。第８図は更にその上に部分めっき43をする場合の例
を図示したものであり、例えば、半導体チップをボンデ
ィングするときのランド部の金めっき等に相当するもの
である。第８図で部分的にめっきをしたい所を残して再
度めっきレジスト121を印刷し、窓明きされた部分に電
気めっき43を行う。この電気めっき43が金めっきの場
合、正確にはニッケルめっきをした後、重ねて金めっき
を行う。この後、めっきレジスト111、121を除去し、め
っき表面の銅を短時間エッチングすることにより、露出
した無電解銅めっき23は溶解してしまう。従って、最終
第９図に示すような構成となり、部分的なめっき43を持
ち、第一の導電層24と連結した第二の導電層33を持っ
た、回路基板を形成することができる。
次に、高発熱部品（半導体チップ）15の実装につき第６
図で説明する。実装断面図、第６図に示すように、ワイ
ヤボンディングの起点、終点の高さが概略同レベルにな
る。これは基板を二層構造とし、第一の導電層24に直接
半導体チップ15をとりつけ、ワイヤボンディングの終点
が第一の導電層24または第二の導電層13に付くようにし
たからである。ここで起点とは半導体チップ15側のボン
ディングポイント、終点とは基板側のボンディングポイ
ントをさす。通常半導体チップ15は取り付け後、そのま
わりをシリコン樹脂17で封止する。これはチップの保護
による信頼性確保を目的としたものである。このとき前
記の理由により、第６図に示すように、ボンディングワ
イヤを含め完全に樹脂中に埋設することができる。
次に、別の実施例について説明する。第10図において11
は銅、アルミニウムといった良熱伝導性金属基材であ
る。この金属基材11の上に第一の絶縁層12を形成する。
形成方法はスクリーン印刷法であり、材料はエポキシ樹
脂である。この第一の絶縁層12の印刷の際に、部分的に
絶縁層のない窓明き部44を形成する。
この第一の絶縁層12の上に銅等からなる第一の導電層34
を形成する。形成方法は第１図の第一の導電層24、34の
形成と同じ方法である。この後、導電層のパターン間お
よび基板端部、つまり第10図の銅箔のない部分19に樹脂
を塗布し、表面の段差を極力なくすようにする。樹脂材
料は第一の絶縁層12と同じく、エポキシ樹脂である。塗
布にはディスペンサーまたはスクリーン印刷法を用い
る。このようにして、ほぼ段差のない状態にし、その上
に第２図に示すように、第二の絶縁層22を形成する。形
成方法はスクリーン印刷法であり、材料はエポキシ樹脂
である。この第二の絶縁層22の印刷の際に、部分的に絶
縁層のない、金属基材11または第一の導電層34を露出さ
せるように窓明き部54、64、74、84を形成する。第10図
の窓明き部44は第２図の第二の絶縁層22の窓明き部54、
74に対応するものである。従って、第10図の基板の上に
第二の絶縁層を形成した第２図の窓明き部54、64、74、
84では、金属基材11または第一の導電層34が露出する構
造となる。
この第二の絶縁層22の上に第３図に示す第二の導電層13
を形成する。形成方法は前述の第二の導電層13の形成と
同じ方法である。
次に、第10図の実施例の高発熱部品（半導体チップ）15
の実装につき実装断面図、第11図で説明する。第11図に
示すように半導体チップ15が金属基材11の露出した窓明
き部に直接取り付けられた場合、ワイヤボンディングの
終点が起点より高くなる。これは金属基材11も導電部と
し、金属基材11に直接半導体チップ15をとりつけ、ワイ
ヤボンディングの終点が第一の導電層34または第二の導
電層13に付くようにしたからである。半導体チップ15が
第一の導電層34に直接取り付けられる場合は、前記第６
図に示したようになる。これらを樹脂封止すると第６
図、第11図に示すようにボンディングワイヤ16を含め完
全に樹脂17中に埋設することができる。
以上の実施例のように、金属基材がアルミニウムあるい
は銅といった良熱伝導性金属基材であるので、高発熱部
品（半導体チップ）での発熱は速やかに放熱され温度上
昇を抑制する。
又、第一の絶縁層および第二の絶縁層がエポキシ樹脂で
あるので、第一の絶縁層と第二の絶縁層の接着が非常に
強いものとなる。又、金属基材、第一の導電層および第
二の導電層間の絶縁が信頼性の高いものとなる。
［発明の効果］ これまでに述べたような構成とすることにより以下に述
べる効果が得られる。
特許請求の範囲第１項に示すように、金属基材と前記金
属基材上に形成した第一の絶縁層と、前記第一の絶縁層
上に形成した第一の導電層と、前記第一の導電層上に形
成した第二の絶縁層と、前記第二の絶縁層上に形成した
第二の導電層とからなる回路基板において、前記第一の
導電層を部分的に露出させ、高発熱部品を載置するため
の窓明き部を形成したことにより、高発熱部品（半導体
チップ）を第一の導電層に直接取り付けることができ、
ボンディングの信頼性が上がり、作り易くコストも下が
り、更に、放熱性もよくなる効果が得られる。
特許請求の範囲第２項に示すように、金属基材と前記金
属基材上に形成した第一の絶縁層と、前記第一の絶縁層
上に形成した第一の導電層と、前記第一の導電層上に形
成した第二の絶縁層と、前記第二の絶縁層上に形成した
第二の導電層とからなる回路基板において、前記金属基
材の前記第一の絶縁層が形成された面、および前記第一
の導電層を部分的に露出させ、高発熱部品を載置するた
めの窓明き部を形成したことにより、高発熱部品（半導
体チップ）を金属基材または第一の導電層に直接取り付
けることができ、ボンディングの信頼性が上がり、作り
易くコストも下がり、更に、放熱性もよくなる効果が得
られる。
特許請求の範囲第３項に示すように、載置される高発熱
部品の発熱量に応じて第一の導電層を面積の異なる複数
個で構成することにより、全ての高発熱部品（半導体チ
ップ）の放熱性がよくなり、高発熱部品の温度上昇が均
一になるという効果が得られる。
特許請求の範囲第４項に示すように、金属基材と、前記
金属基材上に形成した第一の絶縁層と、前記第一の絶縁
層上に形成した第一の導電層と、前記第一の導電層上に
形成した第二の絶縁層と、前記第二の絶縁層上に形成し
た第二の導電層とからなる回路基板において、少なくと
も前記第一の導電層を部分的に露出させ、高発熱部品を
載置するための前記第二の絶縁層の窓明き部を形成した
ことにより、高発熱部品（半導体チップ）を第一の導電
層に直接取り付けることができ、ボンディングの信頼性
が上がり、作り易くコストも下がり、更に、放熱性もよ
くなる効果が得られる。
特許請求の範囲第５項に示すように、第一の導電層と第
二の導電層との接続を、第一の導電層の露出部と第二の
導電層との間で行うことにより、層間の信頼性の高い接
続をワイヤボンディングあるいはめっき等により簡単に
行うことができる。
特許請求の範囲第６項に示すように、第一の絶縁層およ
び第二の絶縁層がエポキシ樹脂であることにより、第一
の絶縁層と第一の導電層、第二の導電層と第二の絶縁層
の接着が非常に強いものとなる。又、金属基材、第一の
導電層および第二の導電層間の絶縁が信頼性の高いもの
となる。
特許請求の範囲第７項に示すように、金属基材が銅又は
アルミニウムであることにより、高発熱部品（半導体チ
ップ）での発熱を速やかに放熱することができる。
【図面の簡単な説明】
第１図、第２図および第３図は本発明の回路基板を形成
する工程を説明するための斜視図、第４図、第５図は本
発明のそれぞれ別の実施例を説明するための斜視図、第
６図は半導体チップ実装部を説明するための拡大断面
図、第７図、第８図および第９図は本発明の別の実施例
を説明するための断面図、第10図および第11図はそれぞ
れ本発明の更に別の実施例を説明するための斜視図、断
面図、第12図は実施例を説明するための回路図、第13図
および第14図はそれぞれ従来の回路基板を説明するため
の斜視図および半導体チップ実装断面図である。 11……金属基材、12……第一の絶縁層、24、34……第一
の導電層、22……第二の絶縁層、13……第二の導電層、
14……金属ブロック、15……高発熱部品（半導体チッ
プ）、54、64、74、84……第二の絶縁層の窓明き部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｕ 6921−4Ｅ Ｑ 6921−4Ｅ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】金属基材と、前記金属基材上に形成した第
    一の絶縁層と、前記第一の絶縁層上に形成した第一の導
    電層と、前記第一の導電層上に形成した第二の絶縁層
    と、前記第二の絶縁層上に形成した第二の導電層とから
    なる回路基板において、前記第一の導電層を部分的に露
    出させ、高発熱部品を載置するための窓明き部を形成し
    たことを特徴とする回路基板。
  2. 【請求項２】金属基材と、前記金属基材上に形成した第
    一の絶縁層と、前記第一の絶縁層上に形成した第一の導
    電層と、前記第一の導電層上に形成した第二の絶縁層
    と、前記第二の絶縁層上に形成した第二の導電層とから
    なる回路基板において、前記金属基材の前記第一の絶縁
    層が形成された面、および前記第一の導電層を部分的に
    露出させ、高発熱部品を載置するための窓明き部を形成
    したことを特徴とする回路基板。
  3. 【請求項３】載置される高発熱部品の発熱量に応じて第
    一の導電層を面積の異なる複数個で構成することを特徴
    とする特許請求の範囲第１項または特許請求の範囲第２
    項記載の回路基板。
  4. 【請求項４】金属基材と、前記金属基材上に形成した第
    一の絶縁層と、前記第一の絶縁層上に形成した第一の導
    電層と、前記第一の導電層上に形成した第二の絶縁層
    と、前記第二の絶縁層上に形成した第二の導電層とから
    なる回路基板において、少なくとも前記第一の導電層を
    部分的に露出させ、高発熱部品を載置するための前記第
    二の絶縁層の窓明き部を形成したことを特徴とする回路
    基板。
  5. 【請求項５】第一の導電層と第二の導電層との接続を、
    第一の導電層の露出部と第二の導電層との間で行うこと
    を特徴とする特許請求の範囲第１項乃至特許請求の範囲
    第４項記載の回路基板。
  6. 【請求項６】第一の絶縁層および第二の絶縁がエポキシ
    樹脂であることを特徴とする特許請求の範囲第１項乃至
    特許請求の範囲第５項記載の回路基板。
  7. 【請求項７】金属基材が銅又はアルミニウムであること
    を特徴とする特許請求の範囲第１項乃至特許請求の範囲
    第６項記載の回路基板。
JP1141357A 1989-06-02 1989-06-02 回路基板 Expired - Lifetime JPH0744322B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1141357A JPH0744322B2 (ja) 1989-06-02 1989-06-02 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1141357A JPH0744322B2 (ja) 1989-06-02 1989-06-02 回路基板

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP4256390A Division JPH07123187B2 (ja) 1992-09-25 1992-09-25 回路基板の製造方法
JP4256389A Division JPH07123186B2 (ja) 1992-09-25 1992-09-25 回路装置
JP4256388A Division JPH07123185B2 (ja) 1992-09-25 1992-09-25 回路基板

Publications (2)

Publication Number Publication Date
JPH036096A JPH036096A (ja) 1991-01-11
JPH0744322B2 true JPH0744322B2 (ja) 1995-05-15

Family

ID=15290099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1141357A Expired - Lifetime JPH0744322B2 (ja) 1989-06-02 1989-06-02 回路基板

Country Status (1)

Country Link
JP (1) JPH0744322B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07123187B2 (ja) * 1992-09-25 1995-12-25 松下電工株式会社 回路基板の製造方法
JPH07123186B2 (ja) * 1992-09-25 1995-12-25 松下電工株式会社 回路装置
JPH07123185B2 (ja) * 1992-09-25 1995-12-25 松下電工株式会社 回路基板
DE102015107657A1 (de) * 2015-05-15 2016-12-01 Alanod Gmbh & Co. Kg Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger sowie optoelektronisches Halbleiterbauteil mit einem Anschlussträger

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52119069A (en) * 1976-03-31 1977-10-06 Hitachi Ltd Semiconductor device
JPS55117298A (en) * 1980-01-04 1980-09-09 Sharp Kk Circuit board and method of fabricating same
JPS5740988A (en) * 1980-08-25 1982-03-06 Sharp Kk Circuit board using metallic plate
JPS59132661U (ja) * 1983-02-25 1984-09-05 新電元工業株式会社 混成集積回路用絶縁基板
JPS60167399A (ja) * 1984-02-09 1985-08-30 松下電器産業株式会社 高熱伝導性金属ベ−ス回路基板
JPS617698A (ja) * 1984-06-21 1986-01-14 堺電子工業株式会社 多層配線板の製造方法
JPS61288495A (ja) * 1985-06-17 1986-12-18 古河電気工業株式会社 多層回路基板の製造方法
JPS6292653U (ja) * 1985-11-29 1987-06-13
JPS62217698A (ja) * 1986-03-19 1987-09-25 昭和電工株式会社 金属ベ−ス多層プリント基板
JPS6432655A (en) * 1987-07-29 1989-02-02 Hitachi Chemical Co Ltd Substrate for loading semiconductor element
JPH01128493A (ja) * 1987-11-12 1989-05-22 Sanyo Electric Co Ltd 多層配線基板の製造方法

Also Published As

Publication number Publication date
JPH036096A (ja) 1991-01-11

Similar Documents

Publication Publication Date Title
US4993148A (en) Method of manufacturing a circuit board
US9048242B2 (en) Semiconductor device manufacturing method, semiconductor device, and wiring board
US5198693A (en) Aperture formation in aluminum circuit card for enhanced thermal dissipation
JPH0618247B2 (ja) 電子パツケージ
EP1082762A1 (en) Laminated integrated circuit package
KR19990023206A (ko) 반도체 제조 공정에서의 평탄화를 위한 덴드라이트 상호접속 부재와 그 제조 방법
JP2784522B2 (ja) 電子部品搭載用基板及びその製造法
JP3424526B2 (ja) 電子部品の実装方法
JPH0744322B2 (ja) 回路基板
US6207354B1 (en) Method of making an organic chip carrier package
GB2334375A (en) Mounting electronic devices on substrates
JPH07123186B2 (ja) 回路装置
JPH0420279B2 (ja)
JPS6359535B2 (ja)
JP3258564B2 (ja) 半導体装置およびその製造方法
JP3331146B2 (ja) Ｂｇａ型半導体装置の製造方法
KR20010057046A (ko) 캐비티를 갖는 패키지 기판
JP3506788B2 (ja) 半導体パッケージ
JP3117688B2 (ja) 表面実装用の半導体パッケージ
JP3378680B2 (ja) 半導体パッケージ
JPH0823049A (ja) 半導体パッケージ
JPS6215840A (ja) 電子素子用チツプキヤリア
JPH05218642A (ja) 回路基板の製造方法
JP2861984B2 (ja) 半導体装置、および該半導体装置の製造方法
JPH05218605A (ja) 回路基板