TWI568326B - 導電配線的製作方法 - Google Patents
導電配線的製作方法 Download PDFInfo
- Publication number
- TWI568326B TWI568326B TW103131763A TW103131763A TWI568326B TW I568326 B TWI568326 B TW I568326B TW 103131763 A TW103131763 A TW 103131763A TW 103131763 A TW103131763 A TW 103131763A TW I568326 B TWI568326 B TW I568326B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive
- pattern
- conductive layer
- sacrificial
- layer
- Prior art date
Links
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本發明係有關於一種導電配線的製作方法,尤指一種厚膜導電配線的製作方法。
近年隨電子技術的進展,供搭載諸如半導體元件、積體電路、電子零件等之用的配線基板,除輕薄短小化(Miniaturization)之外,亦朝高積體化、高輸出化及高速化急速進展。尤其,上述的配線基板的製程亦朝金屬配線細微化開發。例如,當在基材上形成諸如銅等金屬配線之際,一般可以採用濺鍍成膜與電解電鍍等製程。
當以習知技術在基材上製作厚膜金屬配線時,因金屬配線的厚度會影響蝕刻能力,往往因蝕刻不潔影響產品製作良率,甚至無法製作出預期銅厚、配線間距的產品。
本發明實施例在於提供一種厚膜導電配線的製作方法。
本發明其中一實施例所提供的一種導電配線的製作方法,提供一基材,所述基材的上表面形成有一導電層。接著,將所述導電層進行圖案化處理,以形成至少一導電圖案於所述基材的上表面,其中兩兩所述導電圖案之間形成一第一凹槽區域,所述第一凹槽區域的深度小於所述導電層的厚度,在所述第一凹槽區域內殘留有部分的導電層。然後,於所述導電層上形成至少一第一犧牲圖案,其中所述第一犧牲圖案至少填入所述第一凹槽區域內,所述第一犧牲圖案在厚度方向上凸出於所述導電
圖案的上表面,兩兩所述第一犧牲圖案之間形成一第二凹槽區域,且所述第二凹槽區域暴露至少一部分的所述導電圖案。然後,將所述導電層進行電鍍處理,使所述第二凹槽區域所暴露的所述導電圖案增厚。最後,移除所述第一犧牲圖案,並且,移除所述第一凹槽區域內所殘留的所述導電層。
透過本發明實施例所提供的導電配線的製作方法,可不受限於蝕刻能力而製作出配線密度高、配線寬度窄的厚膜導電配線。
為使能更進一步瞭解本發明的特徵及技術內容,請參閱以下有關本發明的詳細說明與附圖,然而所附圖式僅提供參考與說明用,並非用來對本發明加以限制者。
1‧‧‧基材
101‧‧‧基材的上表面
2、2’‧‧‧導電層
21、21’‧‧‧導電圖案
201、201’‧‧‧上表面
3、3’‧‧‧第一凹槽區域
4‧‧‧第一犧牲層
41‧‧‧第一犧牲圖案
401‧‧‧上表面
5‧‧‧第二凹槽區域
6‧‧‧蝕刻阻擋層
7‧‧‧第二犧牲圖案
H1、H3‧‧‧高度
H2‧‧‧厚度
S1~S6‧‧‧步驟
圖1A至圖1H顯示本發明一實施例之導電配線的製作方法的步驟流程。
圖2為本發明另一實施例之導電配線的製作方法的步驟流程圖。
請參閱圖1A至圖1H,圖1A至圖1H為本發明一實施例之具有導電配線的基板在製作過程中的側視示意圖,並且,圖1A至圖1H顯示本發明一實施例之導電配線的製作方法的步驟流程。
請參考圖1A,首先,提供一個基材1。基材1的種類可依據實際需求而選擇。例如,當所述導電配線的製作方法是應用於半導體領域中,基材1可為含矽的半導體晶圓;在其它應用上,基材1可以是線路基板,而基材1的材料可以是聚碳酸酯(polycarbonate,PC)、聚碳酸酯與丙烯腈-丁二烯-苯乙烯共聚物(Acrylonitrile Butadiene Styrene,ABS)或含有玻璃纖維的材料。基材1也可以是玻璃基材。
如圖1A所示,基材1的上表面101形成有導電層2。形成導電層2的方式可採用例如銅膏印刷、噴塗(Spray coating)、無電鍍製程(electroless plating)或濺鍍製程(Sputtering)等常見的導電材
料塗佈製程,也可採用黏貼導電膠帶或銅箔等方式,但不以此為限。
接著,為了將導電層2進行圖案化處理,以形成導電圖案21於所述基材1的上表面101,可對導電層2進行第一次的蝕刻處理。所述蝕刻處理可以採濕式蝕刻的方式。詳細而言,參考圖1A至圖1C,可先於導電層2上形成犧牲圖案,例如圖1B所示的第二犧牲圖案7。第二犧牲圖案7可使用乾墨,而形成第二犧牲圖案7的方式例如包括曝光及顯影等程序。
然後,透過所述第二犧牲圖案7蝕刻導電層2,也就是說,針對導電層2沒有被第二犧牲圖案7覆蓋而裸露出來的部分進行蝕刻(例如進行咬銅處理),以圖案化導電層2。最後,再移除第二犧牲圖案7。值得一提的是,在上述蝕刻導電層2的步驟中,裸露出來的導電層2僅有一部分的厚度被蝕刻,也就是說,裸露出來的導電層2仍然殘留有一部分的厚度。
綜上,導電圖案21可形成於所述基材1的上表面101,如圖1C所示,兩兩導電圖案21之間可形成第一凹槽區域3,所述第一凹槽區域3的深度小於導電層2的厚度,在第一凹槽區域3內殘留有部分的導電層2。形成於基材1上表面101的導電層2可藉由第一凹槽區域3內所殘留有的厚度而全面導通,以利後續的電鍍處理。
於本發明另一未繪示的實施例中,所述蝕刻處理可以採乾式蝕刻的方式,以雷射燒蝕導電層2,進而將所述導電層2進行圖案化處理。具體而言,可依據實際需求,例如依據導電層2的材質、導電層2的初始厚度或者導電層2於所述第一凹槽區域3內的殘留厚度H2等,對雷射能量與雷射的掃描時間做調整,以避免雷射燒蝕過量而使第一凹槽區域3暴露出基材1的上表面101,或避免雷射能量不足而使第一凹槽區域3未達到預期的深度。
接著,參考圖1D,於導電層2上形成第一犧牲圖案41,第一犧牲圖案41是至少填入第一凹槽區域3內,並且,第一犧牲圖案41在厚度方向上是凸出於導電圖案21的上表面201。亦即,第一犧牲圖案41在厚度方向上的高度H3是大於導電圖案21在厚度方向上的高度H1。第一犧牲圖案41在厚度方向上的高度H3亦為第一犧牲圖案41的上表面401至基材1的上表面101的垂直距離,而導電圖案21在厚度方向上的高度H1亦為導電圖案21的上表面201至基材1的上表面101的垂直距離。此外,第一犧牲圖案41的側壁形成第二凹槽區域5,所述第二凹槽區域5可暴露出一部分的導電圖案21。
以下詳細說明於導電層2上形成所述第一犧牲圖案41的實施方式。舉例來說,可先於導電層2上整面性地形成一層第一犧牲層4,其中第一犧牲層4可填滿第一凹槽區域3。然後,將第一犧牲層4進行圖案化處理,使第一犧牲層4形成所述第一犧牲圖案41。第一犧牲層4可使用乾墨,而圖案化第一犧牲圖案41的方式例如包括曝光及顯影等程序。
藉此,第一犧牲圖案41可對應於第一凹槽區域3而形成於第一凹槽區域3內所殘留的導電層2上。如圖1D所示,本實施例中,第一犧牲圖案41可填滿第一凹槽區域3,且第一犧牲圖案41的側壁與導電圖案21的側壁可部分切齊,換言之,第二凹槽區域5可暴露出導電圖案21。另一方面而言,第一犧牲圖案41與導電圖案21為正負互補,但發明並不以此為限。
接著,參考圖1D至圖1E,將導電層2進行電鍍處理,使第二凹槽區域5所暴露的導電圖案21增厚。於本實施例中,導電圖案21是增厚至第一犧牲圖案41在厚度方向上的高度H3。換言之,經增厚的導電圖案21’在厚度方向上的高度可與第一犧牲圖案41在厚度方向上的高度H3相同。經增厚的導電圖案21’在厚度方向上的高度亦為導電圖案21’的上表面201’至基材1的上表
面101的垂直距離。
然後,為了移除第一犧牲圖案41及移除導電層2’在第一凹槽區域3’內所殘留的部分,可於導電圖案21’上形成一層蝕刻阻擋層6,以保護導電圖案21’。蝕刻阻擋層6的材料例如包括錫及鉛。接著,在蝕刻阻擋層6的保護下,以去墨方式移除第一犧牲圖案41,如圖1F所示。所述去墨方式例如是利用溶劑浸泡第一犧牲圖案41或是利用電漿體將第一犧牲圖案41剝除。
接著,參考圖1G,為了移除導電層2’在第一凹槽區域3’內所殘留的部分,可在蝕刻阻擋層6的保護下,對導電層2’進行第二次的蝕刻處理。相似於第一次的蝕刻處理,所述第二次的蝕刻處理同樣可以採濕式咬銅的方式或是乾式雷射燒蝕的方式。導電層2’在第一凹槽區域3’內所殘留的部分僅具有部分厚度H2,導電層2’的所述部分厚度H2例如是小於5微米,因此,不論是使用濕式蝕刻的方式或是乾式蝕刻的方式,導電層2’在第一凹槽區域3’內所殘留的部分皆可被輕易去除。
最後,如圖1H所示,只要移除蝕刻阻擋層6,即可完成導電配線的製作,而獲得厚膜導電配線,例如厚銅配線。於本發明一實施例中,所述厚銅配線的厚度(亦即,導電圖案21’的厚度)可大於50微米,且所述厚銅配線的配線間距可達到小於50微米的等級。如圖1A至圖1H所示的實施利中,所述厚銅配線的配線間距亦為第一凹槽區域3、3’的寬度。
上述實施例可歸納出本發明另一實施例之導電配線的製作方法,請參照圖2之流程圖。首先,提供一基材,所述基材的上表面形成有一導電層(步驟S1);接著,將所述導電層進行圖案化處理,以形成至少一導電圖案於所述基材的上表面,其中兩兩所述導電圖案之間形成一第一凹槽區域,所述第一凹槽區域的深度小於所述導電層的厚度,在所述第一凹槽區域內殘留有部分的導電層(步驟S2);然後,於所述導電層上形成至少一第一犧牲圖案,
其中所述第一犧牲圖案至少填入所述第一凹槽區域內,所述第一犧牲圖案在厚度方向上凸出於所述導電圖案的上表面,兩兩所述第一犧牲圖案之間形成一第二凹槽區域,且所述第二凹槽區域暴露至少一部分的所述導電圖案(步驟S3);接著,將所述導電層進行電鍍處理,使所述第二凹槽區域所暴露的所述導電圖案增厚(步驟S4);然後,移除所述第一犧牲圖案(步驟S5);以及,移除所述第一凹槽區域內所殘留的所述導電層(步驟S6)。
綜上所述,本發明實施例提供一種導電配線的製作方法,其利用對導電層2所進行的第一次蝕刻處理,以圖案化導電層2,再利用對增厚的導電層2’所進行的第二次蝕刻處理,以移除第一凹槽區域3、3’內所殘留的導電層厚度。所述導電配線的製作方法藉由此兩段式的蝕刻方式來進行導電配線的製作,可不受限於蝕刻能力,進而避免因蝕刻不完全所造成的導電良率不佳的問題。
此外,所述導電配線的製作方法利用基材1之上表面101所形成的導電圖案21,可建立厚膜導電配線(例如厚銅配線)的第一階段高度,再利用凸出於導電圖案21之上表面201的第一犧牲圖案41,可建立厚膜導電配線(例如厚銅配線)的第二階段高度。所述導電配線的製作方法可以製作出配線密度高、配線寬度窄的導電配線。
以上所述僅為本發明的較佳可行實施例,非因此侷限本發明的專利範圍,故舉凡運用本發明說明書及圖式內容所做的等效技術變化,均包含於本發明的保護範圍內。
S1~S6‧‧‧步驟
Claims (9)
- 一種導電配線的製作方法,包括:提供一基材,所述基材的上表面形成有一導電層;將所述導電層進行圖案化處理,以形成至少一導電圖案於所述基材的上表面,其中兩兩所述導電圖案之間形成一第一凹槽區域,所述第一凹槽區域的深度小於所述導電層的厚度,在所述第一凹槽區域內殘留有部分的所述導電層;於所述導電層上形成至少一第一犧牲圖案,其中所述第一犧牲圖案至少填入所述第一凹槽區域內,所述第一犧牲圖案在厚度方向上凸出於所述導電圖案的上表面,兩兩所述第一犧牲圖案之間形成一第二凹槽區域,且所述第二凹槽區域暴露至少一部分的所述導電圖案;將所述導電層進行電鍍處理,使所述第二凹槽區域所暴露的所述導電圖案增厚;移除所述第一犧牲圖案;以及移除所述第一凹槽區域內所殘留的所述導電層。
- 如請求項第1項所述之導電配線的製作方法,其中將所述導電層進行電鍍處理的步驟之後及移除所述第一犧牲圖案的步驟之前,更進一步包括:於所述導電圖案上形成一蝕刻阻擋層。
- 如請求項第2項所述之導電配線的製作方法,其中移除所述第一凹槽區域內所殘留的所述導電層的步驟之後,更進一步包括:移除所述蝕刻阻擋層。
- 如請求項第1項所述之導電配線的製作方法,其中於所述導電層上形成所述第一犧牲圖案的步驟中,更進一步包括: 整面性地形成一第一犧牲層於所述導電層上,其中所述第一犧牲層填滿所述第一凹槽區域;以及將所述第一犧牲層進行圖案化處理,使所述第一犧牲層形成所述第一犧牲圖案於所述導電層上。
- 如請求項第1項所述之導電配線的製作方法,其中將所述導電層進行圖案化處理的步驟中,更進一步包括:形成一第二犧牲圖案於所述導電層上;透過所述第二犧牲圖案蝕刻所述導電層;以及移除所述第二犧牲圖案。
- 如請求項第1項所述之導電配線的製作方法,其中將所述導電層進行圖案化處理的步驟中,更進一步包括:以雷射燒蝕所述導電層。
- 如請求項第1項所述之導電配線的製作方法,其中所述導電圖案是增厚至所述第一犧牲圖案在厚度方向上的高度。
- 如請求項第1項所述之導電配線的製作方法,其中所述導電圖案與所述第一犧牲圖案為正負互補。
- 如請求項第1項所述之導電配線的製作方法,其中所述第一犧牲圖案的一側壁與所述導電圖案的一側壁部分切齊。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103131763A TWI568326B (zh) | 2014-09-15 | 2014-09-15 | 導電配線的製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103131763A TWI568326B (zh) | 2014-09-15 | 2014-09-15 | 導電配線的製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201611688A TW201611688A (zh) | 2016-03-16 |
TWI568326B true TWI568326B (zh) | 2017-01-21 |
Family
ID=56085349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103131763A TWI568326B (zh) | 2014-09-15 | 2014-09-15 | 導電配線的製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI568326B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI420993B (zh) * | 2010-10-28 | 2013-12-21 | Zhen Ding Technology Co Ltd | 電路板製作方法 |
CN102523689B (zh) * | 2011-12-26 | 2014-06-25 | 深圳市星河电路有限公司 | 一种高铜厚线路板的制作方法 |
-
2014
- 2014-09-15 TW TW103131763A patent/TWI568326B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI420993B (zh) * | 2010-10-28 | 2013-12-21 | Zhen Ding Technology Co Ltd | 電路板製作方法 |
CN102523689B (zh) * | 2011-12-26 | 2014-06-25 | 深圳市星河电路有限公司 | 一种高铜厚线路板的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201611688A (zh) | 2016-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4534984B2 (ja) | 金属フォトエッチング製品の製造方法 | |
US9565774B2 (en) | Embedded trace substrate and method of forming the same | |
US20120138336A1 (en) | Printed circuit board and method of manufacturing the same | |
US10667406B2 (en) | Circuit board and method for manufacturing the same | |
TWI573506B (zh) | 電路板的製作方法 | |
US20150053457A1 (en) | Printed circuit board and method of manufacturing the same | |
KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
TWI568326B (zh) | 導電配線的製作方法 | |
KR20110097322A (ko) | 미세 피치의 인쇄회로기판 제조방법 | |
JP2004221450A (ja) | プリント配線板およびその製造方法 | |
TWI554171B (zh) | 埋入式導電配線的製作方法 | |
TWI605741B (zh) | 線路板及其製作方法 | |
TWI731745B (zh) | 內埋式元件結構及其製造方法 | |
TWI691243B (zh) | 印刷電路板的製造方法 | |
US9288902B2 (en) | Printed circuit board and method of manufacturing the same | |
TWI607678B (zh) | 中介層結構及其製作方法 | |
TWI514670B (zh) | 天線的製作方法 | |
JP4333395B2 (ja) | プリント配線板及びその製造方法 | |
CN105513978B (zh) | 导电配线的制作方法 | |
TWI487440B (zh) | 印刷電路板及其製作方法 | |
TWI479974B (zh) | 印刷電路板之製作方法 | |
CN105514019B (zh) | 埋入式导电配线的制作方法 | |
KR100917774B1 (ko) | 인쇄 회로 기판의 회로 선폭 제어 방법 | |
KR101607821B1 (ko) | 미세패턴 인쇄회로기판 제조방법 | |
KR101603399B1 (ko) | 배선기판의 제조방법 |